JP4428853B2 - 大型回路基板 - Google Patents
大型回路基板 Download PDFInfo
- Publication number
- JP4428853B2 JP4428853B2 JP2000364702A JP2000364702A JP4428853B2 JP 4428853 B2 JP4428853 B2 JP 4428853B2 JP 2000364702 A JP2000364702 A JP 2000364702A JP 2000364702 A JP2000364702 A JP 2000364702A JP 4428853 B2 JP4428853 B2 JP 4428853B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- region
- large circuit
- terminal electrode
- snap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、回路基板となる回路基板領域が縦横に配置され、分割溝に沿って分割処理することにより、複数の回路基板が抽出できる大型回路基板に関するものである。
【0002】
【従来の技術】
回路基板は、基板のサイズの小型化、実装回路の高周波化などが求められており、回路基板材料には、耐熱性、耐久性、熱伝導性等に優れるアルミナセラミック材料などが多用されている。そして、回路基板には、ICチップ、LSIチップ等の半導体素子をはじめ、各種電子部品素子が表面に実装されたり、また、表面に形成したキャビティーに収容されたりしている。しかも、回路基板に形成した所定回路網とマザーボードの回路との接続は、回路基板の端面に形成した半円形状のスルーホール電極が用いられる。
このような回路基板を効率的に製造するために、各回路基板となる回路基板領域が縦横に配置された大型回路基板が使用され、回路基板の製造の最終工程で、回路基板領域を縦横に仕切る分割溝でもって分割処理していた。
【0003】
この分割溝(以下、スナップラインという)は、セラミックから成る大型回路基板を焼成処理する前に、基板の厚みの30〜70%の深さの溝となるように、金型のプレスにより形成していた。そして、焼成後、各種部品を基板に実装し、最終段階でスナップラインにそって複数の回路基板を抽出していた。
【0004】
図3は、従来の一実施例のスナップラインを形成した複数の回路基板が抽出できる大型回路基板を示す平面図である。また、図4は、一般的な基板の製造方法を示す平面図である。図において、30は大型回路基板、31は回路基板、32はY方向のスナップライン、33はX方向のスナップライン、35は大型回路基板の外周部の余白領域、39は分割後回路基板31となる各回路基板領域である。
【0005】
同図によれば、大型回路基板30の焼成前に、スナップライン32、33を形成し、必要に応じて内部配線や表面配線を基板と同時に焼結し、または焼結した後の回路基板領域39の表面に表面配線を形成し、各種電子部品を搭載した後、スナップライン32、33で分割することにより、各回路基板31を得ていた。図4では、大型回路基板30を2段階で分割処理して、回路基板31を得る分割工程を示している。即ち、図4(a)に示す大型回路基板30を、スナップライン32に沿って1次分割処理を行い(図4(b))、次いで、短冊状の回路基板30‘に残存するスナップライン33にそって、2次分割処理を行い、個々の回路基板31を得ていた。
【0006】
【発明が解決しようとする課題】
一般に、回路基板領域に各種電子部品を実装して、所定回路網を構成した後には、その所定回路網の正常に動作するかのついて検査工程が必要となる。上述の大型回路基板を用いて製造する場合、各回路基板領域39を分割処理して回路基板31した後に測定するのではなく、分割前の大型回路基板30の状態で測定することが望ましい。
【0007】
また、各回路基板31の所定回路網が高周波で動作する場合には、その回路網の動作とともに特性インピーダンスを測定する。この時、入出力端子電極とグランド端子電極に測定用プローブをあてて特性インピーダンスなどを測定する。そして、この入力端子電極やグランド端子電極は、回路基板31の端面に形成されることから、大型回路基板30では、隣接しあう回路基板領域39を仕切る分割溝(実際には、分割溝の延長線)に形成する必要がある。即ち、分割溝に、分割処理後、凹部となる貫通孔を形成し、この貫通孔の内壁面に各端子電極となる導体膜を形成する必要がある。図5では、例えば分割溝32状に貫通孔を形成して、その内壁面に端子電極36、37となる導体膜を形成している。
【0008】
ここで、図5に示すように、大型回路基板30において、隣接した回路基板領域39は回路網が繰り返しパターンとなるため、また、隣接しあう回路基板領域39を仕切る分割溝を跨いで貫通孔が形成されるため、隣接しあう回路基板39どおしの端子電極36、37が接することになる。 即ち、隣接する各回路基板領域39の入出力端子電極36どおし、グランド端子電極37どうし、または入出端子電極力36とグランド端子電極37が接合される。このため、1つの回路基板領域に形成された回路網の諸特性を検査しようとしても、互いに接合しあう端子電極36、37が存在しているため、単独の回路基板領域39の特性を測ることができなかった。
【0009】
このため、高周波特性の検査を、大型回路基板30に、半導体素子、厚膜抵抗素子、各種電子部品等を実装した後、分割処理を余儀なくされてしまっていた。このため、不良品の発見が遅れによるむだな工程が増えるという問題点があった。
【0010】
一方、各回路基板31の表面に、特性測定用電極を形成することも考えられるが、基板の占有面積が制約され、小型化の要求に応えられないという問題点があった。
【0011】
また、上記大型回路基板30の製造時に、図6の太線で示すように、基板30にヒビ38が入る問題点があった。これは、特に、焼成処理時の焼成炉内の位置により、焼成温度に分布が生じるためと考えられている。このヒビ38の発生は、大型回路基板30の中央に近付くほど発生しやすく、また、大型回路基板30のセラミック材料の収縮率が大きいほど発生しやすかった。そして、大型回路基板30にヒビ38が入ると、大型回路基板30上に各種電子部品を実装する際に、大型回路基板30が完全に割れてしまったり、実装時に位置ずれが発生するという問題点があった。このような問題を解決するにあたり、焼成プロファイルを調整して、急激な基板収縮を抑えたり、スナップライン32、33を浅くしてヒビ38を抑制する方法が考えられる。しかし、焼成プロファイルを調整する方法では、ヒビ38の発生は抑制できるものの、大型回路基板30にそりが発生したりする。またスナップライン32、33を部分的に浅くする方法では、大型回路基板30を各回路基板31に分割する際に、応力がかかりやすくなるため、端部にばりが発生し、寸法ばらつきの原因となる。
【0012】
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、分割前の大型回路基板の状態で、回路動作の特性検査を簡単に行うことができ、且つ大型回路基板を焼成する際の急激な基板収縮による、ヒビの発生を防止できる大型回路基板を提供するものである。
【0013】
【課題を解決するための手段】
本発明は、基板の端面に厚み方向に延びる凹部を設け、且つ該凹部の内壁面に端子電極を形成した矩形状の回路基板となる回路基板領域を、その周囲に余白領域を設けて縦横に配置して成る大型回路基板であって、
前記回路基板領域と前記余白領域とは、縦横で交差しあう余白領域で非連続となる断続した分割溝によって仕切られるとともに、
前記回路基板領域と前記余白領域との間の分割溝に、前記凹部となる貫通孔を形成し、該貫通孔の内壁面に隣接する他の回路基板領域と非導通の端子電極を形成したことを特徴した大型回路基板である。
【0014】
【発明の実施の形態】
以下、本発明の大型回路基板を図面に基づいて説明する。
【0015】
図1(a)は、本発明の大型回路基板の平面図であり、図1(b)は、図1(a)中、丸印部分の拡大図であり、図2は、図1の隣り合う6つの回路基板領域のみに着目した部分拡大図である。
【0016】
図において、10は大型回路基板、9は回路基板領域であり、5は各回路基板の領域に連続して形成された余白領域であり、2、3は回路基板領域9と余白領域5とを仕切る断続したスナップラインである。尚、2はY方向の断続したスナップラインであり、3はX方向のスナップラインである。また、4はスナップライン2、3が他方側に延びる余白領域内で途切れて形成された余白連結部であり、6は入出力端子、7はグランド端子である。なお、図において、焼成の前後で番号は区別しないこととする。
【0017】
大型回路基板10は、単板または多層構造であり、例えばセラミック基板から成る。例えば、850〜1050℃前後の比較的低い温度で焼成可能にするガラスーセラミック材料からなり、セラミック材料としては、クリストバライト、石英、コランダム(αアルミナ)、ムライト、コージェライトなどの絶縁セラミック材料、BaTiO3 、Pb4Fe2Nb2O12、TiO2などの誘電体セラミック材料、Ni−Znフェライト、Mn−Znフェライト(広義の意味でセラミックという)などの磁性体セラミック材料などが挙げられる。なお、その平均粒径1.0〜6.0μm、好ましくは1.5〜4.0μmに粉砕したものを用いる。また、セラミック材料は2種以上混合して用いられてもよい。特に、コランダムを用いた場合、コスト的に有利となる。ガラス材料は、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリットが挙げられる。この様なガラスフリットは、ガラス化範囲が広くまた屈伏点が600〜800℃付近となっている。
【0018】
各回路基板領域9の表面には、図示していないが、表面配線が形成され、必要に応じてICチップ、SAW素子、抵抗、コンデンサ、インダクタンス素子などの各種部品が実装される。また、回路基板の端面、即ち、各回路基板領域の端面には、基板の厚みを貫通する貫通孔11内の内壁面に、表面配線と接続する入出力端子電極6、グランド端子電極7が形成されている。これら表面配線や入出力端子電極6、グランド端子電極7は、Ag系(Ag単体、Ag−Pd、Ag−PtなどのAg合金)を主成分とする導体膜(導体)からなる。この入出力端子電極6、グランド端子電極7は、各回路基板領域9に形成された回路網の特性を測定する際にチェック用端子として利用される。
【0019】
図1、2において、互いに直交するスナップライン2、3は、大型回路基板10の一方の面または両主面に形成されている。このスナップライン2、3は、縦横に配置された矩形状の回路基板となる回路基板領域9の各辺となる部位に形成されている。また、各回路基板領域9の周囲には、余白領域5が形成されている。
【0020】
従って、一方方向から見ると、大型回路基板10は、余白領域5、回路基板領域9、余白領域5、回路基板領域9・・余白領域5の順に配置されていることになる。また、他方方向も同様である。即ち、スナップライン2、3は、従来は回路基板領域と回路基板領域を仕切るために形成されているが、本発明では、回路基板領域9と余白領域5とを仕切るために形成されている。
【0021】
また、スナップライン2、3は、個々の回路基板領域9に応じて、断続して形成されており、従来のように複数の回路基板領域39に沿って連続して形成されているものと相違している。即ち、スナップライン2、3は、交差する余白領域5で途切れるように形成されている。この途切れる部位は、余白領域5の余白連結部4となり、余白領域5は、スナップライン2、3によって分断されることがなく、各回路基板領域9の周囲で連続している。言い換えれば、ストリップライン2、3は、直交わる余白領域5の中央部付近で、非連続となるような断続した溝である。
【0022】
従って、回路基板の端面に形成された凹部内に被着される端子電極6、7は、各回路基板領域9と余白領域5とを仕切るスナップライン2、3に形成されるため、隣り合う回路基板領域9の向かい合う端子電極6、7と非導通の状態となっている。
【0023】
上述の製造方法に適用した一実施例について説明する。
まず、CaO−Al2O3−SiO2−B2O3系のガラス粉末60wt%とアルミナ粉末40wt%とを混合した粉体に、例えばDOP等の可塑剤と、例えばアクリル樹脂あるいはブチラール樹脂等のバインダーと、例えばトルエン、キシレン、アルコール類等の溶剤とを加え、十分に混練して粘度2000〜40000cpsのスラリーを作製し、ドクターブレード法によって例えば0.2mm厚の複数枚の低温焼成用のグリーンシートを形成する。
【0024】
次に、打ち抜き型やパンチングマシーン等を用いて、各グリーンシートの複数の所定位置に、例えば0.2mmφの端面スルーホール導体、ビアホール導体となる孔を打ち抜き形成し、各孔にAg、Ag−Pd、Au、Cu等の導体ペーストを充填する。各グリーンシートには配線用の導体パターンをスクリーン印刷する。
【0025】
次に導体パターンをスクリーン印刷した複数のグリーンシートを積層し、この大型回路基板10を例えば80〜150℃、50〜250kg/cm2の条件で熱圧着して一体化する。
【0026】
次に、熱圧着された大型回路基板10の表裏両面に、スナップライン2をプレスにより形成する。次に、矢印Xで示す方向のスナップライン3を大型回路基板10の表裏両面に形成し、図1に示すように、Y方向のスナップライン2とX方向のスナップライン3が形成された大型回路基板10を得る。
【0027】
次に大型回路基板10を電気式連続ベルト炉を使用して、空気中で900℃、20分の保持条件で焼成する。なお、導体ペーストがNi、Cuの場合は還元または中性雰囲気で焼成する。ここで、大型回路基板10上に半導体素子、厚膜抵抗素子、各種電子部品等を半田などで接合・実装を行う。
【0028】
次に、Y方向のスナップライン2に沿って、手またはブレイクローラ等の機械等で焼成後の大型回路基板10を分割する。次に、X方向のスナップライン3に沿って、大型回路基板10を分割する。
【0029】
このようにして、最終製品としての回路基板が得られる。
【0030】
かくして本発明の大型回路基板10によれば、少なくともX、Y方向のいずれかに隣接する回路基板領域9間に余白領域5が設けられ、図2に示すように、回路基板領域9と余白領域5に跨がる貫通孔(回路基板では、端面の凹部となる部分)の内壁に特性測定用端子となる入出力端子電極6、グランド端子電極7を形成ししており、隣接配置しあう回路基板領域9の入出力端子電極6、グランド端子電極7とが導通することが一切ないため、大型回路基板10の状態で各回路基板領域9自体の特性を測定しても、隣接配置しあう回路基板領域9の回路網の影響を一切受けないことになる。すなわち、大型回路基板10の状態で、特性の測定が可能であり、しかも、製造工程の早い段階で不良品を除去でき、むだ工程が減少でとする。
【0031】
また、スナップライン2、3が直交する余白領域5を横切る部位に、余白連結部4を設けたため、焼成時に各回路基板領域9のスナップライン2、3に沿って大型回路基板10にヒビが入ることを抑制できる。なお、余白連結部4の幅が200μm未満である場合、ヒビの抑制効果が不十分になるため、余白連結部4の幅の下限は200μm以上であることが望ましい。
【0032】
また、一方方向の余白連結部4の幅が、一方方向の回路基板領域9の長さの1/3を越えると、大型回路基板10の分割処理時、安定して分割することができず、その結果、分割時にばりが発生してしまう。このため、余白連結部4の幅の上限は、同一方向に延びる回路基板領域9の長さの1/3以下であることが望ましい。
【0033】
さらに、ヒビの発生を抑制するために、焼成プロファイルを調整したり、スナップライン2、3を浅くする必要がないため、基板のそりが大きくなったり、端部にばりが発生することはない。
【0034】
本発明者は、複数の回路基板が抽出できる大型回路基板10について、ヒビの発生頻度を求めた。大型回路基板10は、焼成後の寸法が75〜80mm角、厚みが0.75〜1.0mmで、分割により基板が35〜45個得られるものを用いた。
【0035】
また、X、Y方向のスナップライン3、2の幅は25〜80μm、深さは大型回路基板10厚みに対して1/5となるようにした。
【0036】
良否の判定基準は、100個の焼成後の大型回路基板10を目視し、ヒビが発生する割合を求めた。
【0037】
実験の結果、図3に示すような従来の大型回路基板30はヒビの発生率が5%だったが、図1に示すような本実施例の大型回路基板10は、ヒビの発生率が0%となった。
【0038】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【0039】
例えば、基板用セラミックスの材料として、低温焼成基板に限らず、アルミナ基板、窒化アルミニウム基板、ムライト基板等どのような大型回路基板に適用しても良いし、生の大型回路基板は積層基板に限らず、プレス成形体あるいは押し出し成形体あっても良い。
【0040】
また、本実施の形態では、X、Y方向のスナップライン2、3を大型回路基板10の表裏両面に形成したが、片面のみに形成しても良い。
【0041】
また、第1及び第2のスナップライン2、3が交差する部分を、スナップライン2、3の他の部分に比べて深くしてもよい。このことにより、分割時にかかる応力を軽減することができ、ばりの発生を低減でき、寸法ばらつきを防止することができる。
【0042】
【発明の効果】
以上のように、本発明によれば、少なくともX、Y方向のいずれかに隣接する回路基板領域間に余白領域が設けられ、該回路基板領域と余白領域との間に、隣接する回路基板領域と非導通状態の端子電極が形成されている。このため、大型回路基板の状態で各回路基板領域自体の特性を安定して測定することができる。
【0043】
また、スナップラインが直交する余白領域を横切る部位に余白連結部が形成されているため、焼成時に各回路基板領域のスナップラインに沿って大型回路基板にヒビが入ることを抑制でき、大型回路基板の製造時の取り扱いが容易となる。
【図面の簡単な説明】
【図1】本発明の大型回路基板を示し、(a)はその平面図であり、(b)は余白領域の交差部分の拡大平面図である。
【図2】大型回路基板の端子電極の形状状態を示す部分平面図である。
【図3】従来の大型回路基板を示す平面図である。
【図4】一般的な大型回路基板の製造方法を示す平面図である。
【図5】従来の大型回路基板の端子電極部分の拡大平面図である。
【図6】従来の大型回路基板に発生していたヒビを説明する平面図である。
【符号の説明】
10、30 大型回路基板
31 基板
2、32 Y方向のスナップライン
3、33 X方向のスナップライン
4 余白連結部
5、35 余白部
6、36 入出力端子
7、37 グランド端子
38 基板のヒビ
9、39 回路基板領域
Claims (1)
- 基板の端面に厚み方向に延びる凹部を設け、且つ該凹部の内壁面に端子電極を形成した矩形状の回路基板となる回路基板領域を、その周囲に余白領域を設けて縦横に配置して成る大型回路基板であって、
前記回路基板領域と前記余白領域とは、縦横で交差しあう余白領域で非連続となる断続した分割溝によって仕切られるとともに、
前記回路基板領域と前記余白領域との間の分割溝に、前記凹部となる貫通孔を形成し、該貫通孔の内壁面に隣接する他の回路基板領域と非導通状態の端子電極を形成したことを特徴した大型回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364702A JP4428853B2 (ja) | 2000-11-30 | 2000-11-30 | 大型回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364702A JP4428853B2 (ja) | 2000-11-30 | 2000-11-30 | 大型回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002171035A JP2002171035A (ja) | 2002-06-14 |
JP4428853B2 true JP4428853B2 (ja) | 2010-03-10 |
Family
ID=18835594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000364702A Expired - Fee Related JP4428853B2 (ja) | 2000-11-30 | 2000-11-30 | 大型回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4428853B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4867325B2 (ja) * | 2005-12-13 | 2012-02-01 | パナソニック株式会社 | チップ形ネットワーク電子部品の製造方法 |
JP4749165B2 (ja) * | 2006-01-27 | 2011-08-17 | 京セラ株式会社 | 多数個取り配線基板 |
JP5078441B2 (ja) * | 2006-11-29 | 2012-11-21 | 京セラ株式会社 | 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法 |
JP2007173867A (ja) * | 2007-03-20 | 2007-07-05 | Koa Corp | 電子部品用基板および電子部品の製造法 |
-
2000
- 2000-11-30 JP JP2000364702A patent/JP4428853B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002171035A (ja) | 2002-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101347058B (zh) | 陶瓷多层基板的制造方法 | |
JP4506990B2 (ja) | セラミック多層基板 | |
US7655103B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
US7417196B2 (en) | Multilayer board with built-in chip-type electronic component and manufacturing method thereof | |
EP1873826A2 (en) | Electronic component module | |
JP4428853B2 (ja) | 大型回路基板 | |
JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP2006173368A (ja) | セラミック基板 | |
JP2003204161A (ja) | 配線基板の製造方法 | |
JP2004259898A (ja) | 多層配線基板およびその製造方法 | |
JP4583123B2 (ja) | 高周波モジュール | |
JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
JP2003046241A (ja) | 回路基板 | |
JP2002290040A (ja) | セラミック基板の製造方法 | |
JPH1154886A (ja) | 配線基板の多数個取り基板及びその製造方法 | |
JP2001185852A (ja) | 多層配線基板の製造方法 | |
KR100519813B1 (ko) | 다층기판의 단자구조 및 그 형성방법 | |
JP2006041241A (ja) | セラミック配線基板 | |
KR100896599B1 (ko) | 세라믹 다층 기판 및 그 제조 방법 | |
JP2002225018A (ja) | 大型セラミック基板 | |
JP2006157257A (ja) | 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 | |
JP3940659B2 (ja) | 多層回路基板の製造方法 | |
JP2003046253A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |