KR101699388B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101699388B1
KR101699388B1 KR1020150068735A KR20150068735A KR101699388B1 KR 101699388 B1 KR101699388 B1 KR 101699388B1 KR 1020150068735 A KR1020150068735 A KR 1020150068735A KR 20150068735 A KR20150068735 A KR 20150068735A KR 101699388 B1 KR101699388 B1 KR 101699388B1
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
face
side margin
margin portion
Prior art date
Application number
KR1020150068735A
Other languages
English (en)
Other versions
KR20150134274A (ko
Inventor
다이키 후쿠나가
히데아키 다나카
코지 모리야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20150134274A publication Critical patent/KR20150134274A/ko
Application granted granted Critical
Publication of KR101699388B1 publication Critical patent/KR101699388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명에 따른 적층 세라믹 콘덴서(10)는, 세라믹 소체(12)와 세라믹 소체의 양단면에 각각 형성된 외부전극(40,42)으로 구성된다. 세라믹 소체는, 복수의 내층용 세라믹층(20) 및 상기 복수의 내층용 세라믹층끼리의 계면에 배치된 복수의 제1 및 제2의 내부전극(22,24)에 의해 구성되는 내층부(26)와, 내층부를 적층(T) 방향으로 끼우도록 배치된 외층부(28,30)와, 내층부 및 외층부를 폭(W) 방향으로 끼우도록 배치된 사이드 마진부(32,34)로 구성된다. 사이드 마진부의 내측에서 외측을 향해 틈새부가 감소하고 있다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
이 발명은 적층 세라믹 콘덴서에 관한 것이다.
최근, 대용량이면서, 소형의 적층 세라믹 콘덴서가 요구되고 있다. 이와 같은 적층 세라믹 콘덴서는, 예를 들면 내층용 세라믹층(유전체 세라믹층)과 내부전극이 교대로 겹치고, 그 상면과 하면에 외층용 세라믹층이 배치되어, 직방체상으로 형성된 세라믹 소체를 가지며, 그 세라믹 소체의 양단면에 외부전극이 형성되어 있다. 이 세라믹 소체의 양측면에는 외부전극과의 접속을 방지하기 위해 사이드 마진부(side margin portion)가 형성되어 있다.
상술한 바와 같은 적층 세라믹 콘덴서의 제조방법으로서, 일본국 공개특허공보 소61-248413호에 기재된 제조방법이 개시되어 있다. 즉, 이 적층 세라믹 콘덴서의 제조방법은, 내부전극이 되는 도전막이 표면에 형성된 복수의 세라믹 그린시트가 적층되고, 마더 적층체가 형성되며, 그 마더 적층체를 절단하는데 있어, 외부전극이 형성되지 않는 측면에 있어서 도전막이 노출되도록 절단된다. 그리고, 그 양측면에 대하여, 사이드 마진부가 되는 세라믹 슬러리가 도포됨으로써, 편차가 적은 균일한 사이드 마진부를 형성한다고 하고 있다.
그러나 일본국 공개특허공보 소61-248413호에 기재되는 적층 세라믹 콘덴서의 제조방법에서는, 사이드 마진부의 형성에 사용되는 세라믹 슬러리는, 내층용 세라믹층을 형성하기 위해 사용되는 세라믹 슬러리와 같은 유전체 세라믹 재료에 의해 구성되어 있다. 이 적층 세라믹 콘덴서의 제조방법의 소성 공정에 있어서, 내층용 세라믹층을 형성하는 조건으로 소성하면, 사이드 마진부의 내부에 있어서 틈새부가 증가하기 때문에, 이 틈새부를 통해 사이드 마진부로부터의 수분의 침입을 방지할 수 없어, 적층 세라믹 콘덴서의 신뢰성이 저하한다는 문제가 있었다.
이 발명의 주된 목적은, 사이드 마진부를 가지는 적층체 칩을 보다 치밀하게 소결할 수 있어, 신뢰성을 향상시킨 적층 세라믹 콘덴서를 제공하는 것이다.
이 발명에 따른 적층 세라믹 콘덴서는, 제1의 단면과 제1의 단면에 대향하는 제2의 단면과, 제1의 단면 및 제2의 단면에 직교하는 제1의 측면과 제2의 측면과, 제1의 단면 및 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고, Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과, 제1의 주면에서 제2의 주면을 잇는 방향으로, 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와, 세라믹 소체의 제1의 단면 및 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고, 제1의 내부전극과 제2의 내부전극은, 각각 교대로 제1의 단면과 제2의 단면으로 인출되어 외부전극에 전기적으로 접속하며, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면, 사이드 마진부는 복수층 구조인 적층 세라믹 콘덴서이다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 사이드 마진부는, 내부전극측의 이너부(inner portion)와 세라믹 소체의 측면측의 아우터부(outer portion)의 2층으로 형성되고, 이너부는 아우터부보다 두께가 얇은 것이 바람직하다.
이 발명에 따른 적층 세라믹 콘덴서는, 제1의 단면과 제1의 단면에 대향하는 제2의 단면과, 제1의 단면 및 제2의 단면에 직교하는 제1의 측면과 제2의 측면과, 제1의 단면 및 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고, Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과, 제1의 주면에서 제2의 주면을 잇는 방향으로, 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와, 세라믹 소체의 제1의 단면 및 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고, 제1의 내부전극과 제2의 내부전극은, 각각 교대로 제1의 단면과 제2의 단면으로 인출되어 외부전극에 전기적으로 접속하고, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면, 사이드 마진부는 내측에서 외측을 향해 틈새부가 감소하고 있는 적층 세라믹 콘덴서이다.
이 발명에 따른 적층 세라믹 콘덴서는, 제1의 단면과 제1의 단면에 대향하는 제2의 단면과, 제1의 단면 및 제2의 단면에 직교하는 제1의 측면과 제2의 측면과, 제1의 단면 및 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고, Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과, 제1의 주면에서 제2의 주면을 잇는 방향으로, 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와, 세라믹 소체의 제1의 단면 및 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고, 제1의 내부전극과 제2의 내부전극은, 각각 교대로 제1의 단면과 제2의 단면으로 인출되어 외부전극에 전기적으로 접속하며, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면, 사이드 마진부는, 내측에서 외측을 향해, 세라믹 유전체로 이루어지는 세라믹 입자간의 Ba가 감소하고 있는 적층 세라믹 콘덴서이다.
게다가 또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 유전체 세라믹층은, Ba가 세라믹 입자간에 존재하며, 사이드 마진부 중 제1의 내부전극 및 제2의 내부전극측의 Ba의 함유량은 사이드 마진부 중 측면측의 Ba의 함유량에 비해, 100%를 넘고 140% 미만인 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 유전체 세라믹층은, Ba가 세라믹 입자간에 존재하고, 사이드 마진부에 있어서, 제1의 내부전극 및 제2의 내부전극측의 Ba의 함유량은, Ti 1mol에 대한 몰비가 1.020보다 크고 1.040 미만이며, 사이드 마진부에 있어서, 측면측의 Ba의 함유량은 Ti 1mol에 대한 몰비가 1.000보다 크고 1.020 미만인 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 제1의 내부전극 및 제2의 내부전극으로 끼워진 유전체 세라믹층의 Ba의 함유량이 사이드 마진부의 Ba의 함유량보다 적은 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 사이드 마진부가, 내부전극측의 이너부와 세라믹 소체의 측면측의 아우터부의 2층으로 형성되고, 이너부의 Ba의 함유량이 아우터부의 Ba의 함유량보다 많은 것이 바람직하다.
이 발명에 따른 적층 세라믹 콘덴서에 의하면, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 했을 때, 사이드 마진부가, 복수층 구조로 함으로써, 사이드 마진부에서 세라믹 소체의 내측을 향해, 수분의 침입을 억제할 수 있기 때문에, 적층 세라믹 콘덴서의 내습성을 향상시킬 수 있다. 따라서, 신뢰성을 향상시킨 적층 세라믹 콘덴서를 제공할 수 있다.
또한 사이드 마진부를, 내부전극측의 이너부와, 세라믹 소체의 측면측의 아우터부의 2층으로 형성한 경우에도, 사이드 마진부에서 세라믹 소체의 내측을 향해, 수분의 침입을 억제할 수 있기 때문에 적층 세라믹 콘덴서의 내습성을 향상시킬 수 있다.
이 발명에 따른 적층 세라믹 콘덴서에 의하면, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 했을 때, 사이드 마진부가 형성된 적층체 칩을 소결시킬 때에, 세라믹 소체에 있어서의 내부전극이 포함되는 내층부를 소결시키기 위한 조건이어도, 이 사이드 마진부의 내측에서 외측을 향해, 틈새부를 적게 할 수 있기 때문에, 사이드 마진부에서 세라믹 소체의 내측을 향해, 수분의 침입이 억제되므로, 적층 세라믹 콘덴서의 내습성을 향상시킬 수 있다. 따라서, 신뢰성을 향상시킨 적층 세라믹 콘덴서를 제공할 수 있다.
이 발명에 따른 적층 세라믹 콘덴서에 의하면, 세라믹 소체의 사이드 마진부의 내측에서 외측을 향해, 세라믹 유전체로 이루어지는 세라믹 입자간의 Ba의 함유량이 감소하고 있다. 그 때문에, 사이드 마진부가 형성된 적층체 칩을 소결시킬 때에, 세라믹 소체에 있어서의 내부전극이 포함되는 내층부를 소결시키기 위한 조건이어도, 사이드 마진부의 외측의 영역에 있어서의 유전체 세라믹 입자의 입성장을 촉진시킴으로써, 보다 치밀하게 소결할 수 있기 때문에, 사이드 마진부의 외측을 구성하는 유전체 세라믹층에 있어서의 틈새부를 적게 할 수 있기 때문에, 사이드 마진부에서 세라믹 소체의 내측을 향해 수분의 침입을 방지할 수 있다. 한편, 사이드 마진부의 내측은, Ba의 양이 많기 때문에, 유전체 세라믹 입자의 입성장을 억제시킬 수 있어, 내부전극간의 신뢰성을 향상시킬 수 있다. 이상으로 인해, 보다 신뢰성을 향상시킨 적층 세라믹 콘덴서를 제공할 수 있다.
또한 사이드 마진부를 가지는 적층 세라믹 콘덴서의 신뢰성을 향상시키기 위해, 유전체 세라믹층은, Ba가 세라믹 입자간에 존재하고, 사이드 마진부에 있어서, 제1의 내부전극 및 제2의 내부전극측의 Ba의 함유량은 사이드 마진부에 있어서, 측면측의 Ba의 함유량에 비해, 100%를 넘고 140% 미만인 것이 바람직하고, 또한 사이드 마진부 중 제1의 내부전극 및 제2의 내부전극측의 Ba의 함유량은, Ti 1mol에 대한 몰비가 1.020보다 크고 1.040 미만이며, 사이드 마진부 중 측면측의 Ba의 함유량은, Ti 1mol에 대한 몰비가 1.000보다 크고 1.020 미만인 것이 바람직하다.
또한 사이드 마진부를 가지는 적층 세라믹 콘덴서의 신뢰성을 향상시키기 위해, 이 사이드 마진부가 내부전극측의 이너부와 측면측의 아우터부의 2층으로 형성되고, 이너부의 Ba 함유량이 아우터부의 Ba의 함유량보다 많은 것이 바람직하다.
이 발명에 의하면, 사이드 마진부를 가지는 적층체 칩을 보다 치밀하게 소결할 수 있어, 신뢰성을 향상시킨 적층 세라믹 콘덴서를 제공할 수 있다.
이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부의 도면과 관련하여 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 이 발명에 따른 적층 세라믹 콘덴서의 외관의 일례를 나타내는 개략 사시도이다.
도 2는 도 1의 II-II선에 있어서의 단면을 나타내는 단면도이다.
도 3은 도 1의 III-III선에 있어서의 단면을 나타내는 단면도이다.
도 4a 및 도 4b는 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 도면으로서, 도 4a는 세라믹 그린시트에 도전막을 형성한 상태를 모식적으로 나타낸 사시도이고, 도 4b는 도전막이 형성된 세라믹 그린시트를 겹치는 상태를 모식적으로 나타낸 사시도이다.
도 5는 도 4a 및 도 4b에 나타낸 적층 세라믹 콘덴서의 제조방법에 있어서 제조되는 적층체 칩의 외관의 일례를 나타내는 개략 사시도이다.
본 발명에 따른 적층 세라믹 콘덴서의 일례에 대하여 설명한다. 도 1은 세라믹 소체와 외부전극에 의해 구성된 적층 세라믹 콘덴서의 외관의 일례인 적층 세라믹 콘덴서의 개략 사시도이다. 도 2는 도 1의 II-II선에 있어서의 단면을 나타내는 단면도이다. 또한 도 3은 도 1의 III-III선에 있어서의 단면을 나타내는 단면도이다.
이 실시의 형태에 따른 적층 세라믹 콘덴서(10)는 개략 세라믹 소체(12)와, 세라믹 소체(12)의 양단면에 각각 형성된 외부전극(40,42)으로 구성된다.
본 발명에 따른 적층 세라믹 콘덴서(10)의 크기는, 길이(L) 방향의 치수, 폭(W) 방향의 치수, 적층(T) 방향의 치수가 예를 들면 1.6mm×0.8mm×0.8mm, 1.0mm×0.5mm×0.5mm, 0.6mm×0.3mm×0.3mm, 0.4mm×0.2mm×0.2mm의 조합이 있다.
세라믹 소체(12)는, 직방체상으로 형성되고, 폭(W) 방향 및 적층(T) 방향을 따라 연장되는 제1의 단면(13) 및 제2의 단면(14)과, 길이(L) 방향 및 적층(T) 방향을 따라 연장되는 제1의 측면(15) 및 제2의 측면(16)과, 길이(L) 방향 및 폭(W) 방향을 따라 연장되는 제1의 주면(17) 및 제2의 주면(18)을 가진다. 또한 세라믹 소체(12)에 있어서, 제1의 단면(13) 및 제2의 단면(14)은 서로 대향하고, 제1의 측면(15) 및 제2의 측면(16)은 서로 대향하며, 제1의 주면(17) 및 제2의 주면(18)은 서로 대향한다. 또한 제1의 측면(15) 및 제2의 측면(16)은 제1의 단면(13) 및 제2의 단면(14)에 직교하고, 제1의 주면(17) 및 제2의 주면(18)은 제1의 단면(13) 및 제1의 측면(16)에 직교한다. 또한 세라믹 소체(12)의 코너부 및 모퉁이부는 둥그스름하게 형성되어 있는 것이 바람직하다.
세라믹 소체(12)는, 복수의 내층용 세라믹층(유전체 세라믹층)(20) 및 복수의 내층용 세라믹층(20)끼리의 계면에 배치된 복수의 제1의 내부전극(22) 및 제2의 내부전극(24)에 의해 구성되는 내층부(26)와, 내층부(26)를 적층(T) 방향으로 끼도록 외층용 세라믹층이 배치된 외층부(28,30)와, 내층부(26) 및 외층부(28,30)를 폭(W) 방향에 끼도록 사이드 마진용의 세라믹층이 배치된 사이드 마진부(32,34)로 구성되어 있다. 바꿔 말하면, 내층부(26)는 가장 제1의 주면(17)측 혹은 제2의 주면(18)측에 배치된 제1 및 제2의 내부전극(22,24)에 끼워진 영역이다. 또한 사이드 마진부(32,34)는, 세라믹 소체(12)를 적층(T) 방향에서 보아, 제1의 내부전극(22) 및 제2의 내부전극(24)이 존재하지 않는 영역이다.
내층용 세라믹층(20)은, 예를 들면 Ba 및 Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하고, 페로브스카이트 구조를 포함하는 유전체 세라믹 입자로 이루어진다. 또한 이들 주성분에 첨가제로서 Si, Mg, Ba 중 적어도 1종이 첨가되어 있고, 세라믹 입자간에 그들 첨가제가 존재하고 있다. 소성 후의 내층용 세라믹층(20)의 두께는 0.3㎛ 이상 10㎛ 이하인 것이 바람직하다.
상하에 배치된 외층부(28,30)는 각각 내층용 세라믹층(20)과 같은 유전체 세라믹 재료가 사용되고 있다. 또한 외층부(28,30)는 내층용 세라믹층(20)과 다른 유전체 세라믹 재료로 구성되어 있어도 된다. 소성 후의 외층부(28,30)의 두께는 15㎛ 이상 40㎛ 이하인 것이 바람직하다.
제1의 내부전극(22)과 제2의 내부전극(24)은, 두께 방향에 있어서 내층용 세라믹층(20)을 통해 대향하고 있다. 이 제1의 내부전극(22)과 제2의 내부전극(24)이 내층용 세라믹층(20)을 통해 대향하고 있는 부분에 정전 용량이 형성되어 있다.
제1의 내부전극(22)의 도 2에 있어서의 좌측 단부는, 세라믹 소체(12)의 제1의 단면(13)으로 인출되어 외부전극(40)에 전기적으로 접속되어 있다. 제2의 내부전극(24)의 도 2에 있어서의 우측 단부는, 세라믹 소체(12)의 제2의 단면(14)으로 인출되어 외부전극(42)에 전기적으로 접속되어 있다.
제1 및 제2의 내부전극(22,24)은 예를 들면 Ni, Cu 등으로 이루어진다. 제1 및 제2의 내부전극(22,24)의 두께는 0.3㎛ 이상 2.0㎛ 이하인 것이 바람직하다.
사이드 마진부(32,34)는, 세라믹 소체(12)의 측면측에 위치하는 아우터부(32a,34a) 및 제1 및 제2의 내부전극(22,24)측에 위치하는 이너부(32b,34b)를 포함하는 2층 구조이다. 또한 사이드 마진부(32,34)는, 예를 들면 BaTiO3 등의 주성분으로 이루어지는 페로브스카이트 구조를 포함하는 유전체 세라믹 재료로 이루어진다. 또한 이들 주성분에 첨가제로서 Si, Mg, Ba 중 적어도 1종이 첨가되어 있고, 세라믹 입자간에 그들 첨가제가 존재하고 있다. 소성 후의 사이드 마진부(32,34)의 두께는 5㎛ 이상 40㎛ 이하인 것이 바람직하다. 특히, 20㎛ 이하에서 본 발명이 유효하게 작용한다. 또한 바람직하게는, 이너부(32b,34b)는 아우터부(32a,34a)보다 두께가 얇고, 구체적으로는 아우터부(32a,34a)의 두께는 5㎛ 이상 20㎛ 이하가 바람직하며, 이너부(32b,34b)의 두께는 0.1㎛ 이상 20㎛ 이하가 바람직하다. 또한 아우터부(32a,34a)와 이너부(32b,34b)에 있어서의 소결성의 차이에 의해, 광학 현미경을 사용함으로써, 사이드 마진부(32,34)가 2층 구조인 것은 용이하게 파악할 수 있다. 또한 사이드 마진부(32,34)는 아우터부(32a,34a), 이너부(32b,34b)의 2층에 한정되지 않고, 3층 이상이어도 된다.
또한 외층부(28,30)의 두께, 혹은 사이드 마진부(32,34)의 두께는, 세라믹 소체(12)를 적층(T) 방향 및 폭(W) 방향으로 이루어지는 면에 대하여 수직해지는 방향으로 길이가 약 1/2이 되도록 연마하고, 내부전극 단부(세라믹 유전체가 확산하고 있는 단부도 포함)에서 외측을 향한 길이를 10층마다 측정하여, 그 평균값으로부터 구해진다.
또한 사이드 마진부(32,34)에 있어서, 이너부(32b)에서 아우터부(32a) 및 이너부(34b)에서 아우터부(34a)를 향해 틈새부가 감소하고 있다.
여기서, 틈새부란, 공간 혹은 유리가 메워져 있는 개소와 혼재하고 있는 상황이다. 틈새부의 수는 30㎛×30㎛의 범위를 배율 5000으로 SEM에 의해 촬상하여, 카운트함으로써 확인할 수 있다.
또한 사이드 마진부(32,34)의 이너부(32b,34b)에 있어서의 세라믹 입자의 입경인 그레인 사이즈는, 아우터부(32a,34a)에 있어서의 그레인 사이즈에 비해 작게 되어 있어, 치밀성이 증가하고 있다. 특히, 사이드 마진부(32,34) 근방의 제1 및 제2의 내부전극(22,24)의 단부에 있어서, 그레인 사이즈가 아우터부(32a,34a)에 있어서의 그레인 사이즈보다 작게 되어 있다.
이 틈새부는, 사이드 마진부(32,34)의 두께의 측정시와 마찬가지로 세라믹 소체(12)를 연마하여, 적층 세라믹 콘덴서(10)의 외형 치수가, 예를 들면 0.6mm×0.3mm×0.3mm의 경우, 배율 5000배로 SEM 촬영하여 틈새부로 보여지는 점을 셈으로써 관측할 수 있다.
또한 배율 20000~50000배로 SEM 촬영하고, 촬상 범위의 그레인을 선택하여 그 크기의 평균(예를 들면 50개)을 산출함으로써, 아우터부(32a,34a) 및 이너부(32b,34b)에 있어서의 그레인 사이즈의 크기의 차이를 파악할 수 있다.
또한 내층부(26)의 내층용 세라믹층(20)과, 사이드 마진부(32,34)의 아우터부(32a,34a) 및 이너부(32b,34b)의 세라믹 입자간에 있어서의 첨가재인 Ba의 양은,
내층부(26)의 내층용 세라믹층(20)＜아우터부(32a,34a)＜이너부(32b,34b)이다.
이러한 사이드 마진부(32,34)의 세라믹 입자간에 있어서의 첨가제인 Ba의 함유량이 다르다. 또한 Ba의 함유량의 차이는 TEM 분석에 의해 찾아낼 수 있다.
사이드 마진부(32,34)의 아우터부(32a,34a) 및 이너부(32b,34b)에 있어서의 Ba의 함유량은, Ti 1mol에 대한 몰비가, 센터값으로,
아우터부(32a,34a)는 Ba 1.000보다 크고 1.020 미만,
이너부(32b,34b)는 Ba 1.020보다 크고 1.040 미만,
이 되도록 조합(調合)되어 있다.
또한 사이드 마진부(32,34)측으로부터 세라믹 소체(12)를 연마하고, 아우터부(32a,34a) 및 이너부(32b,34b)의 부분을 연마한 각각의 가루를 산(酸)에 의해 용해하고, ICP 발광 분광 분석을 행함으로써, 아우터부(32a,34a) 및 이너부(32b,34b)에 있어서, 상기의 몰비로 되어 있는 것을 확인할 수 있다.
또한 이들 범위에 있어서, 아우터부(32a,34a)에 대하여, 이너부(32b,34b)의 세라믹 입자간의 Ba의 함유량이 100%를 넘고 140% 미만 많이 첨가된다.
외부전극(40,42)은, 베이킹에 의해 형성되는 Cu를 포함하는 전극층(40a,42a)과, 그 전극층(40a,42a)의 표면에 형성되는 솔더 용해(dissolution)를 방지하기 위해 Ni를 포함하는 제1의 도금층(40b,42b)과, 제1의 도금층(40b,42b)의 표면에 형성되는 Sn을 포함하는 제2의 도금층(40c,42c)에 의해 구성된 3중 구조이다.
도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 사이드 마진부(32,34)의 내측에서 외측을 향해 틈새부가 감소하고 있다. 즉, 도 1에 나타내는 적층 세라믹 콘덴서에서는, 사이드 마진부(32,34)의 이너부(32b,34b)에 비해 아우터부(32a,34a)에 있어서의 틈새부가 적어지고 있기 때문에, 틈새부를 통해 사이드 마진부(32,34)에서 세라믹 소체(12)의 내측을 향한 수분의 침입이 억제되어, 적층 세라믹 콘덴서(10)의 내습성을 향상시킬 수 있다.
또한 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 사이드 마진부(32,34)의 이너부(32b,34b)에서 아우터부(32a,34a)(즉, 사이드 마진부(32,34)의 내측에서 외측)를 향해 세라믹 입자간의 Ba가 감소하고 있다. 또한 이너부(32b,34b)로부터, 이너부(32b,34b)와 제1 및 제2의 내부전극(22,24)의 단부 사이에 있어서의 내층용 세라믹층(20)에 Ba가 확산함으로써, 제1 및 제2의 내부전극(22,24)의 사이드 마진부(32,34)의 근방에 있어서 Ba의 양이 많아지고 있다. 따라서, 제1 및 제2의 내부전극(22,24)의 단부에 있어서의 세라믹 입자의 입성장을 억제할 수 있어, 내부전극간의 신뢰성을 향상시킬 수 있다.
한편, 도 1에 나타내는 적층 세라믹 콘덴서(10)에서는, 사이드 마진부(32,34)의 아우터부(32a,34a)에 있어서 Ba가 적기 때문에, 세라믹 입자의 입성장이 촉진되어, 보다 치밀하게 소결시킬 수 있다. 따라서, 외부로부터의 수분의 침입에 대하여 강해진다.
다음으로, 적층 세라믹 콘덴서의 제조방법에 대하여 설명한다. 도 4a 및 도 4b는, 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 도면이며, 도 4a는 세라믹 그린시트에 도전막을 형성한 상태를 모식적으로 나타낸 사시도이고, 도 4b는 도전막이 형성된 세라믹 그린시트를 겹치는 상태를 모식적으로 나타낸 사시도이다. 도 5는 도 4a 및 도 4b에 나타낸 적층 세라믹 콘덴서의 제조방법에 있어서 제조되는 적층체 칩의 개관(槪觀)의 일례를 나타내는 개략 사시도이다. 이하에서, 상세하게 설명한다.
(1)세라믹 소체의 형성
우선, 유전체 세라믹 재료로서 Ba 및 Ti를 포함하는 페로브스카이트형 화합물이 준비된다. 이 유전체 세라믹 재료로부터 얻어진 유전체 분말에, 첨가제로서 Si, Mg, Ba 중 적어도 1종, 유기 바인더, 유기 용제, 가소제 및 분산제를 소정의 비율로 혼합하여 세라믹 슬러리가 제작된다. 이 세라믹 슬러리는 수지 필름(도시하지 않음)상에 세라믹 그린시트(50a(50b))로서 복수장 성형된다. 세라믹 그린시트(50a(50b))의 성형은 예를 들면 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등을 사용하여 행해진다.
다음으로, 도 4a에 나타내는 바와 같이, 세라믹 그린시트(50a(50b))의 표면에, 내부전극용 도전성 페이스트를 X방향으로 스트라이프 형상으로 인쇄하고, 건조함으로써 내부전극(22(24))이 되는 도전막(52a(52b))이 형성된다. 인쇄 방법은 스크린 인쇄, 잉크젯 인쇄, 그라비어 인쇄 등 각종의 방법이 사용된다. 도전막(52a(52b))의 두께는 1.5㎛ 이하가 바람직하다.
계속해서, 도 4b에 나타내는 바와 같이, 도전막(52a,52b)이 인쇄된 복수장의 세라믹 그린시트(50a,50b)가, 도전막(52a,52b)의 인쇄하는 방향(X방향)과는 수직한 방향(도전막(52a,52b)의 폭 방향: Y방향)으로 약간 어긋나게 겹쳐진다. 또한 이와 같이 적층된 내층부(26)가 되는 세라믹 그린시트(50a,50b)의 상면 및 하면에, 필요에 따라, 외층부(28,30)가 되는 도전막이 형성되어 있지 않은 세라믹 그린시트가 소정 매수 겹쳐져 마더 적층체가 얻어진다.
다음으로 얻어진 마더 적층체는 프레스된다. 마더 적층체를 프레스하는 방법은 강체(剛體) 프레스, 정수압 프레스 등의 방법이 사용된다.
계속해서, 프레스된 마더 적층체가 칩 형상으로 컷트되어, 도 5에 나타난 바와 같은 적층체 칩(60)이 얻어진다. 마더 적층체를 컷트하는 방법은 눌러 자름, 다이싱(dicing), 레이저 등의 각종 방법이 사용된다.
이상의 공정을 거침으로써, 적층체 칩(60)의 양단면인 한쪽 단면은, 세라믹 그린시트(50a)의 도전막(52a)만이 노출되어 있고, 다른쪽 단면은 세라믹 그린시트(50b)의 도전막(52b)만이 노출되어 있는 면이 된다.
또한 적층체 칩(60)의 양측면에는, 세라믹 그린시트(50a)의 도전막(52a) 및 세라믹 그린시트(50b)의 도전막(52b)의 각각이 노출되어 있는 면이 된다.
(2)사이드 마진부의 형성
다음으로 사이드 마진부(32,34)가 되는 사이드 마진용 세라믹 그린시트가 준비된다. 이하에서, 보다 상세하게 설명한다.
우선, 유전체 세라믹 재료로서, Ba 및 Ti를 포함하는 페로브스카이트형 화합물이 준비된다. 이 유전체 세라믹 재료로부터 얻어진 유전체 분말에, 첨가제로서 Si, Mg, Ba 중 적어도 1종, 바인더 수지, 유기 용제, 가소제 및 분산제를 소정의 비율로 혼합하여, 세라믹 슬러리가 제작된다.
여기서, 사이드 마진부(32,34)의 아우터부(32a,34a)가 되는 세라믹 슬러리는, Ba의 몰비가 Ti 1mol에 대하여 Ba 1.000보다 크고 1.020 미만으로 조정된다. 또한 사이드 마진부(32,34)의 이너부(32b,34b)가 되는 세라믹 슬러리는, Ba의 몰비가 Ti 1mol에 대하여 Ba 1.020보다 크고 1.040 미만으로 조정된다.
또한 사이드 마진부(32,34)의 아우터부(32a,34a)가 되는 세라믹 슬러리에 포함되는 폴리염화비닐(PVC)의 양은, 사이드 마진부(32,34)의 이너부(32b,34b)가 되는 세라믹 슬러리에 포함되는 폴리염화비닐(PVC)의 양보다도 많이 포함된다.
또한 사이드 마진부(32,34)의 이너부(32b,34b)가 되는 세라믹 슬러리에 포함되는 용제는, 아우터부용 세라믹 그린시트에 대한 시트 어택을 방지하기 위해 적절히 최적의 용제가 선택된다. 또한 이 이너부용 세라믹 그린시트는 적층체 칩(60)과 접착하기 위한 역할을 가지고 있다.
그리고, 수지 필름상에, 사이드 마진부(32,34)의 아우터부(32a,34a)가 되는 제작된 세라믹 슬러리를 도포하고, 건조하여 아우터부용 세라믹 그린시트가 제작된다.
다음으로 아우터부용 세라믹 그린시트의 표면에, 사이드 마진부(32,34)의 이너부(32b,34b)가 되는 제작된 세라믹 슬러리를 도포하고, 건조하여 이너부용 세라믹 그린시트가 형성되며, 그 결과, 2층 구조의 사이드 마진용 세라믹 그린시트가 제작된다.
여기서, 이너부용 세라믹 그린시트의 두께는 아우터부용 세라믹 그린시트의 두께보다도 얇게 하여 형성된다. 예를 들면 아우터부용 세라믹 그린시트의 두께는 소성 후의 두께가 5㎛ 이상 20㎛ 이하가 되도록 형성되고, 이너부용 세라믹 그린시트의 두께는 소성 후의 두께가 0.1㎛ 이상 20㎛ 이하가 되도록 형성된다. 아우터부용 세라믹 그린시트 쪽이 이너부용 세라믹 그린시트보다 두꺼운 쪽이 바람직하다. 또한 아우터부(32a,34a)와 이너부(32b,34b) 사이에는 계면이 존재하고, 이 계면에 의해 적층 세라믹 콘덴서(10)에 가해지는 응력을 완화할 수 있다.
또한 상술한 2층 구조의 사이드 마진용 세라믹 그린시트는, 아우터부용 세라믹 그린시트의 표면에 이너부용 세라믹 그린시트를 인쇄함으로써 제작되었는데, 아우터부용 세라믹 그린시트와 이너부용 세라믹 그린시트를 각각 미리 형성해 두고, 그 후, 각각을 서로 붙임으로써 2층 구조로 한 사이드 마진용 세라믹 그린시트를 제작해도 된다.
다음으로 수지 필름으로부터 사이드 마진용 세라믹 그린시트가 박리된다.
계속해서, 박리된 사이드 마진용 세라믹 그린시트에 있어서의 이너부용 세라믹 그린시트를 향해, 적층체 칩(60)의 도전막(52a,52b)이 노출되어 있는 한쪽 측면 혹은 다른쪽 측면을 각각 밀어붙여 펀칭함으로써, 사이드 마진부(32,34)가 되는 층이 형성된다. 이때, 적층체 칩(60)의 측면에는 미리 접착제가 되는 유기 용제를 도포해 두는 것이 바람직하다.
다음으로, 그리고, 사이드 마진부(32,34)가 되는 층이 형성된 적층체 칩(60)은, 질소 분위기 중에서, 소정의 조건으로 탈지 처리된 후, 질소-수소-수증기 혼합 분위기 중에서, 소정의 온도로 소성되어 소결한 세라믹 소체(12)가 된다.
다음으로, 소결한 세라믹 소체(12)의 양단부에, 각각 Cu를 주성분으로 하는 외부전극 페이스트가 도포되어 베이킹되고, 제1 및 제2의 내부전극(22,24)에 전기적으로 접속된 전극층(40a,42a)이 형성된다. 또한 전극층(40a,42a)의 표면에 Ni 도금에 의한 제1의 도금층(40b,42b)이 형성되고, 제1의 도금층(40b,42b)의 표면에 Sn 도금에 의한 제2의 도금층(40c,42c)이 형성되며, 외부전극(40,42)이 형성된다.
상술과 같이 하여, 도 1에 나타내는 적층 세라믹 콘덴서(10)가 제조된다.
또한 사이드 마진부(32,34)의 형성은, 적층체 칩(60)의 도전막(52a,52b)이 노출되어 있는 양측면에, 사이드 마진용의 세라믹 슬러리의 도포에 의해서도 형성할 수 있다.
즉, 적층체 칩(60)의 도전막(52a,52b)이 노출되어 있는 양측면에, 이너부(32b,34b)가 되는 세라믹 슬러리가 도포되고, 건조시키며, 또한 아우터부(32a,34a)가 되는 세라믹 슬러리가 도포된다.
이 경우, 이너부(32b,34b)가 되는 세라믹 슬러리의 두께, 혹은 아우터부(32a,34a)가 되는 세라믹 슬러리의 두께의 조정은, 각각의 세라믹 슬러리에 포함되는 수지의 양을 조정함으로써 행할 수 있다.
또한 사이드 마진부(32,34)의 형성은, 적층체 칩(60)의 양단면을 수지 등으로 마스크한 후에, 이 적층체 칩(60)을 통째로 이너부(32b,34b)가 되는 세라믹 슬러리 내에 디핑(dipped)하고, 건조시키며, 또한 아우터부(32a,34a)가 되는 세라믹 슬러리 내에 디핑함으로써 형성해도 된다. 이 경우, 외층부(28,30)도 덮도록 사이드 마진부(32,34)로서 2층 구조로 형성된다.
(실험예)
1.실시예 및 비교예
실험예에서는, 이하에 나타내는 실시예 및 비교예의 적층 세라믹 콘덴서의 각 시료가 제조되어, 적층 세라믹 콘덴서의 내습 부하 시험에 의한 평가가 행해졌다.
(실시예)
실시예에서는 상술의 방법으로 도 1에 나타내는 적층 세라믹 콘덴서(10)를 제조하였다. 이 경우, 적층 세라믹 콘덴서(10)의 외형 치수를 길이 0.6mm, 폭 0.3mm, 높이 0.3mm로 하였다. 실시예에서는, 사이드 마진부(32,34)에 있어서의 첨가제인 Ba에 대하여, Ti 1mol에 대한 Ba의 몰비는, 아우터부(32a,34a)를 1.020으로 하고, 이너부(32b,34b)를 1.028로 하였다. 또한 사이드 마진부(32,34)의 두께는 20㎛로 하고, 아우터부(32a,34a)의 두께를 16㎛로 하며, 이너부(32b,34b)의 두께를 4㎛로 하였다. 또한 내층용 세라믹층(20)의 두께는 1층당 0.83㎛로 하고, 제1 및 제2의 내부전극(22,24)의 1층당의 두께는 0.40㎛로 하며, 외층부(28) 및 외층부(30)의 두께는 각각 25㎛로 하였다. 또한 두께의 수치는 모두 소성 후의 수치이다. 또한 내층용 세라믹층(20)의 적층 매수는 280층으로 하였다.
(비교예)
비교예에서는, 사이드 마진부의 첨가재인 Ba에 대하여, Ti 1mol에 대한 Ba의 몰비를 동일하게 1.020으로 한 것 이외에는, 실시예와 같은 조건으로 적층 세라믹 콘덴서를 제조하였다.
(내습 부하 시험)
실시예 및 비교예의 각 시료에 대하여, 내습 부하 시험을 행하였다. 내습 부하 시험의 조건은 상대 습도 95%, 온도 40℃로 하고, 정격 전압 6.3V를 인가하여 행하였다. 그리고, 각 시료의 절연 저항값을 측정하여, 1.0×106[Ω] 이내의 절연 저항의 열화가 일어난 경우를 불량으로 판정하였다. 이 내습 부하 시험에는 실시예 및 비교예의 시료 각각 36개씩 준비하였다.
내습 부하 시험의 결과, 비교예의 적층 세라믹 콘덴서에서는, 불량으로 판정된 시료수는 36개 중 36개였다.
한편, 실시예의 적층 세라믹 콘덴서에서는, 불량으로 판정된 시료수는 36개 중 0개였다.
따라서, 실시예에서는 모든 시료에서, 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있었다.
또한 이 발명은 상기 실시의 형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 다양하게 변형된다. 또한 세라믹 전자부품의 세라믹층의 두께, 층수, 대향전극 면적 및 외형 치수는 이에 한정되는 것이 아니다.
본 발명의 실시의 형태에 대하여 설명했는데, 이번에 개시된 실시의 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구의 범위에 의해 나타나며, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (8)

  1. 제1의 단면(端面)과 상기 제1의 단면에 대향하는 제2의 단면과,
    상기 제1의 단면 및 상기 제2의 단면에 직교하는 제1의 측면과 제2의 측면과,
    상기 제1의 단면 및 상기 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고,
    Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과,
    상기 제1의 주면에서 상기 제2의 주면을 잇는 방향으로, 상기 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와,
    상기 세라믹 소체의 상기 제1의 단면 및 상기 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고,
    상기 제1의 내부전극과 상기 제2의 내부전극은, 각각 교대로 상기 제1의 단면과 상기 제2의 단면으로 인출되어 상기 외부전극에 전기적으로 접속하며,
    상기 세라믹 소체를 적층 방향에서 보아 상기 제1의 내부전극과 상기 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부(side margin portion)로 하면,
    상기 사이드 마진부는, 상기 내부전극을 위한 도전막이 노출된 적층체 칩의 양 측면에 세라믹 슬러리 또는 세라믹 그린시트가 부착되어 형성되고,
    상기 사이드 마진부는 복수층 구조인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 사이드 마진부는, 상기 내부전극측의 이너부(inner portion)와 상기 세라믹 소체의 측면측의 아우터부(outer portion)의 2층으로 형성되고, 상기 이너부는 상기 아우터부보다 두께가 얇은 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1의 단면과 상기 제1의 단면에 대향하는 제2의 단면과,
    상기 제1의 단면 및 상기 제2의 단면에 직교하는 제1의 측면과 제2의 측면과,
    상기 제1의 단면 및 상기 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고,
    Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과,
    상기 제1의 주면에서 상기 제2의 주면을 잇는 방향으로, 상기 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와,
    상기 세라믹 소체의 상기 제1의 단면 및 상기 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하며,
    상기 제1의 내부전극과 상기 제2의 내부전극은, 각각 교대로 상기 제1의 단면과 상기 제2의 단면으로 인출되어 상기 외부전극에 전기적으로 접속하고,
    상기 세라믹 소체를 적층 방향에서 보아 상기 제1의 내부전극과 상기 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면,
    상기 사이드 마진부는, 상기 내부전극을 위한 도전막이 노출된 적층체 칩의양 측면에 세라믹 슬러리 또는 세라믹 그린시트가 부착되어 형성되고,
    상기 사이드 마진부는, 내측에서 외측을 향해 틈새부가 감소하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1의 단면과 상기 제1의 단면에 대향하는 제2의 단면과,
    상기 제1의 단면 및 상기 제2의 단면에 직교하는 제1의 측면과 제2의 측면과,
    상기 제1의 단면 및 상기 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고,
    Ba 및 Ti를 포함하는 페로브스카이트형 화합물로 이루어지는 복수의 유전체 세라믹층과,
    상기 제1의 주면에서 상기 제2의 주면을 잇는 방향으로, 상기 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와,
    상기 세라믹 소체의 상기 제1의 단면 및 상기 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하며,
    상기 제1의 내부전극과 상기 제2의 내부전극은, 각각 교대로 상기 제1의 단면과 상기 제2의 단면으로 인출되어 상기 외부전극에 전기적으로 접속하고,
    상기 세라믹 소체를 적층 방향에서 보아 상기 제1의 내부전극과 상기 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면,
    상기 사이드 마진부는, 상기 내부전극을 위한 도전막이 노출된 적층체 칩의 양 측면에 세라믹 슬러리 또는 세라믹 그린시트가 부착되어 형성되고,
    상기 사이드 마진부는, 내측에서 외측을 향해 상기 세라믹 유전체로 이루어지는 세라믹 입자간의 Ba가 감소하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제3항 또는 제4항에 있어서,
    상기 유전체 세라믹층은 Ba가 세라믹 입자간에 존재하고,
    상기 사이드 마진부 중 상기 제1의 내부전극 및 상기 제2의 내부전극측의 상기 Ba의 함유량은 상기 사이드 마진부 중 측면측의 상기 Ba의 함유량에 비해, 100%를 넘고 140% 미만인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제3항 또는 제4항에 있어서,
    상기 유전체 세라믹층은 Ba가 세라믹 입자간에 존재하고,
    상기 사이드 마진부에 있어서, 상기 제1의 내부전극 및 상기 제2의 내부전극측의 상기 Ba의 함유량은, Ti 1mol에 대한 몰비가 1.020보다 크고 1.040 미만이며, 상기 사이드 마진부에 있어서, 측면측의 상기 Ba의 함유량은 Ti 1mol에 대한 몰비가 1.000보다 크고 1.020 미만인 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제3항 또는 제4항에 있어서,
    상기 제1의 내부전극 및 상기 제2의 내부전극으로 끼워진 상기 유전체 세라믹층의 Ba의 함유량은, 상기 사이드 마진부의 상기 Ba의 함유량보다 적은 것을 특징으로 하는 적층 세라믹 콘덴서.
  8. 제3항 또는 제4항에 있어서,
    상기 사이드 마진부는, 상기 내부전극측의 이너부와 상기 세라믹 소체의 측면측의 아우터부의 2층으로 형성되고,
    상기 이너부의 상기 Ba의 함유량이 상기 아우터부의 Ba의 함유량보다 많은 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020150068735A 2014-05-21 2015-05-18 적층 세라믹 콘덴서 KR101699388B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-105588 2014-05-21
JP2014105588 2014-05-21
JP2015075012A JP6439551B2 (ja) 2014-05-21 2015-04-01 積層セラミックコンデンサ
JPJP-P-2015-075012 2015-04-01

Publications (2)

Publication Number Publication Date
KR20150134274A KR20150134274A (ko) 2015-12-01
KR101699388B1 true KR101699388B1 (ko) 2017-01-24

Family

ID=54556551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150068735A KR101699388B1 (ko) 2014-05-21 2015-05-18 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (3) US9633788B2 (ko)
JP (1) JP6439551B2 (ko)
KR (1) KR101699388B1 (ko)
CN (2) CN105097282B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6106009B2 (ja) * 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6500801B2 (ja) * 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
US10020117B2 (en) 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6520861B2 (ja) 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
JP2018056464A (ja) * 2016-09-30 2018-04-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2018063969A (ja) * 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6851174B2 (ja) * 2016-10-26 2021-03-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102550172B1 (ko) * 2016-12-20 2023-07-03 삼성전기주식회사 전자부품
JP7302940B2 (ja) * 2017-01-27 2023-07-04 太陽誘電株式会社 積層セラミック電子部品
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102029545B1 (ko) * 2017-12-01 2019-10-07 삼성전기주식회사 적층형 커패시터
JP2019102752A (ja) 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7125093B2 (ja) * 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7036430B2 (ja) 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035788A (ja) 2018-08-27 2020-03-05 株式会社村田製作所 電子部品
KR102662851B1 (ko) * 2018-08-29 2024-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102551219B1 (ko) 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7040384B2 (ja) 2018-09-27 2022-03-23 株式会社村田製作所 積層セラミックコンデンサ
JP2020053577A (ja) 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP6592160B2 (ja) * 2018-10-04 2019-10-16 太陽誘電株式会社 積層セラミックコンデンサ
JP2020057738A (ja) 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
KR102392247B1 (ko) * 2018-10-11 2022-04-29 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP7476493B2 (ja) * 2018-10-11 2024-05-01 株式会社村田製作所 電子部品
JP7136053B2 (ja) * 2018-10-22 2022-09-13 株式会社村田製作所 積層セラミック電子部品
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020167198A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167197A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167202A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167201A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116131A (ko) 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102662852B1 (ko) * 2019-07-24 2024-05-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP6816225B2 (ja) * 2019-07-29 2021-01-20 太陽誘電株式会社 積層セラミックコンデンサ
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
KR20190116176A (ko) 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7484047B2 (ja) 2020-01-28 2024-05-16 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7268650B2 (ja) * 2020-07-01 2023-05-08 株式会社村田製作所 電子部品の製造方法
KR20220059150A (ko) 2020-11-02 2022-05-10 삼성전기주식회사 적층형 커패시터
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220121025A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
JP2023046622A (ja) 2021-09-24 2023-04-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터
JP2023132183A (ja) * 2022-03-10 2023-09-22 太陽誘電株式会社 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143128B1 (ko) * 2009-06-15 2012-05-08 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH0529176A (ja) * 1991-07-19 1993-02-05 Rohm Co Ltd 電子部品の端子電極
JPH06188162A (ja) * 1992-12-19 1994-07-08 Taiyo Yuden Co Ltd チップ状回路部品の外部電極形成方法
JPH10208979A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2004186341A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体の製法
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP4864899B2 (ja) * 2005-10-28 2012-02-01 京セラ株式会社 積層型圧電素子およびこれを用いた噴射装置
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP5077393B2 (ja) * 2010-06-15 2012-11-21 Ｔｄｋ株式会社 セラミック電子部品およびその製造方法
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143128B1 (ko) * 2009-06-15 2012-05-08 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
JP2016001721A (ja) 2016-01-07
KR20150134274A (ko) 2015-12-01
US9633788B2 (en) 2017-04-25
US20170133157A1 (en) 2017-05-11
CN108878142B (zh) 2020-12-08
CN105097282B (zh) 2018-08-07
US9812261B2 (en) 2017-11-07
US20170148572A1 (en) 2017-05-25
JP6439551B2 (ja) 2018-12-19
CN105097282A (zh) 2015-11-25
CN108878142A (zh) 2018-11-23
US9812260B2 (en) 2017-11-07
US20150340155A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
KR101699388B1 (ko) 적층 세라믹 콘덴서
KR102435634B1 (ko) 적층 세라믹 콘덴서
JP7544218B2 (ja) 積層セラミックコンデンサ
US11239030B2 (en) Electronic component
JP2024149822A (ja) 積層セラミックコンデンサ
JP2023130486A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4