CN105097282B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN105097282B
CN105097282B CN201510248970.8A CN201510248970A CN105097282B CN 105097282 B CN105097282 B CN 105097282B CN 201510248970 A CN201510248970 A CN 201510248970A CN 105097282 B CN105097282 B CN 105097282B
Authority
CN
China
Prior art keywords
internal electrode
ampleness
face
ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510248970.8A
Other languages
English (en)
Other versions
CN105097282A (zh
Inventor
福永大树
田中秀明
森山晃司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201810799806.XA priority Critical patent/CN108878142B/zh
Publication of CN105097282A publication Critical patent/CN105097282A/zh
Application granted granted Critical
Publication of CN105097282B publication Critical patent/CN105097282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

本发明提供一种层叠陶瓷电容器。本发明所涉及的层叠陶瓷电容器(10)由陶瓷坯体(12)、和分别形成在陶瓷坯体的两端面的外部电极(40、42)构成。陶瓷坯体由多个内层用陶瓷层(20)以及配设在该多个内层用陶瓷层彼此的界面的多个第1以及第2内部电极(22、24)所构成的内层部(26)、在层叠(T)方向上夹着内层部而配设的外层部(28、30)、和在宽度(W)方向上夹着内层部以及外层部而配设的侧余裕部(32、34)来构成。空隙部从侧余裕部的内侧朝向外侧而减少。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
近年来，谋求大电容且小型的层叠陶瓷电容器。这样的层叠陶瓷电容器例如具有交替重叠内层用陶瓷层(电介质陶瓷层)和内部电极并在其上表面和下表面配设外层用陶瓷层从而形成为长方体状的陶瓷坯体，在该陶瓷坯体的两端面形成有外部电极。为了防止与外部电极的连接，在该陶瓷坯体的两侧面形成有侧余裕部(side margin portions)。
作为上述那样的层叠陶瓷电容器的制造方法，公开了日本特开昭61-248413号公报所记载的制造方法。即，在该层叠陶瓷电容器的制造方法中，成为内部电极的导电膜形成于表面的多个陶瓷生片被重叠，形成母层叠体，每当切断该母层叠体时，都被切断为在未形成有外部电极的侧面露出导电膜。然后，通过对其两侧面涂覆成为侧余裕部的陶瓷浆，由此来形成偏差少的均匀的侧余裕部。
但是，在日本特开昭61-248413号公报所记载的层叠陶瓷电容器的制造方法中，用于形成侧余裕部的陶瓷浆由与为了形成内层用陶瓷层而使用的陶瓷浆相同的电介质陶瓷材料来构成。在该层叠陶瓷电容器的制造方法的烧成工序中，若以形成内层用陶瓷层的条件来烧成，则由于在侧余裕部的内部空隙部会增加，因此无法防止水分经由该空隙部而从侧余裕部的浸入，有层叠陶瓷电容器的可靠性降低这样的问题。
发明内容
本发明的主要目的在于，提供能更致密地烧结具有侧余裕部的层叠体芯片且使可靠性提升的层叠陶瓷电容器。
本发明所涉及的层叠陶瓷电容器包含陶瓷坯体和外部电极，该陶瓷坯体由第1端面和与第1端面对置的第2端面、与第1端面以及第2端面正交的第1侧面和第2侧面、和与第1端面以及第1侧面正交的第1主面和第2主面形成为长方体状，该陶瓷坯体由含有Ba以及Ti的钙钛矿型化合物所构成的多个电介质陶瓷层、和在相连第1主面至第2主面的方向上隔着电介质陶瓷层层状地重合而形成的内部电极来构成，该外部电极设置在陶瓷坯体的第1端面以及第2端面，其中，内部电极具备第1内部电极和第2内部电极，第1内部电极和第2内部电极分别被交替地引出到第1端面和第2端面而与外部电极电连接，若将从层叠方向观察陶瓷坯体的情况下不存在第1内部电极和第2内部电极的区域设为侧余裕部，则侧余裕部是多层结构。
此外，在本发明所涉及的层叠陶瓷电容器中，优选侧余裕部形成为内部电极侧的内侧部和陶瓷坯体的侧面侧的外侧部这两层，内侧部的厚度薄于外侧部的厚度。
本发明所涉及的层叠陶瓷电容器包含陶瓷坯体和外部电极，该陶瓷坯体由第1端面和与第1端面对置的第2端面、与第1端面以及第2端面正交的第1侧面和第2侧面、和与第1端面以及第1侧面正交的第1主面和第2主面形成为长方体状，该陶瓷坯体由含有Ba以及Ti的钙钛矿型化合物所构成的多个电介质陶瓷层、和在相连第1主面至第2主面的方向上隔着电介质陶瓷层层状地重合而形成的内部电极来构成，该外部电极设置在陶瓷坯体的第1端面以及第2端面，其中，内部电极具备第1内部电极和第2内部电极，第1内部电极和第2内部电极分别被交替地引出到第1端面和第2端面而与外部电极电连接，若将从层叠方向观察陶瓷坯体的情况下不存在第1内部电极和第2内部电极的区域设为侧余裕部，则侧余裕部的空隙部从内侧朝向外侧而减少。
本发明所涉及的层叠陶瓷电容器包含陶瓷坯体和外部电极，该陶瓷坯体由第1端面和与第1端面对置的第2端面、与第1端面以及第2端面正交的第1侧面和第2侧面、和与第1端面以及第1侧面正交的第1主面和第2主面形成为长方体状，该陶瓷坯体由含有Ba以及Ti的钙钛矿型化合物所构成的多个电介质陶瓷层、和在相连第1主面至第2主面的方向上隔着电介质陶瓷层层状地重合而形成的内部电极来构成，外部电极设置在陶瓷坯体的第1端面以及第2端面，其中，内部电极具备第1内部电极和第2内部电极，第1内部电极和第2内部电极分别被交替地引出到第1端面和第2端面而与外部电极电连接，若将从层叠方向观察陶瓷坯体的情况下不存在第1内部电极和第2内部电极的区域设为侧余裕部，则侧余裕部的由陶瓷电介质构成的陶瓷粒子之间的Ba从内侧朝向外侧而减少。
再另外，在本发明所涉及的层叠陶瓷电容器中，优选电介质陶瓷层的Ba存在于陶瓷粒子之间，侧余裕部之中的第1内部电极以及第2内部电极侧的Ba的含有量相比于侧余裕部之中的侧面侧的Ba的含有量，超过100％且不足140％。
另外，在本发明所涉及的层叠陶瓷电容器中，优选电介质陶瓷层的Ba存在于陶瓷粒子之间，在侧余裕部中，关于第1内部电极以及第2内部电极侧的Ba的含有量，相对于1molTi的摩尔比大于1.020且小于1.040，在侧余裕部中，关于侧面侧的Ba的含有量，相对于1molTi的摩尔比大于1.000且小于1.020。
进而，在本发明所涉及的层叠陶瓷电容器中，优选被第1内部电极以及第2内部电极所夹持的电介质陶瓷层的Ba的含有量少于侧余裕部的Ba的含有量。
此外，在本发明所涉及的层叠陶瓷电容器中，优选侧余裕部形成为内部电极侧的内侧部和陶瓷坯体的侧面侧的外侧部这两层，内侧部的Ba的含有量多于外侧部的Ba的含有量。
根据本发明所涉及的层叠陶瓷电容器，在将从层叠方向观察陶瓷坯体的情况下不存在第1内部电极和第2内部电极的区域设为侧余裕部时，侧余裕部设为多层结构，从而能抑制水分从侧余裕部朝向陶瓷坯体的内侧的浸入，因而能提升层叠陶瓷电容器的耐湿性。因此，能提供提升了可靠性的层叠陶瓷电容器。
此外，在将侧余裕部形成为内部电极侧的内侧部、和陶瓷坯体的侧面侧的外侧部这两层的情况下，也能抑制水分从侧余裕部朝向陶瓷坯体的内侧的浸入，因此能提升层叠陶瓷电容器的耐湿性。
根据本发明所涉及的层叠陶瓷电容器，在将从层叠方向观察陶瓷坯体的情况下不存在第1内部电极和第2内部电极的区域设为侧余裕部时，当使形成有侧余裕部的层叠体芯片烧结之际，即使在用于使陶瓷坯体中的内部电极所具备的内层部烧结的条件下，也能使空隙部从该侧余裕部的内侧朝向外侧而减少，因此抑制了水分从侧余裕部朝向陶瓷坯体的内侧的浸入，因而能提升层叠陶瓷电容器的耐湿性。因此，能提供提升了可靠性的层叠陶瓷电容器。
根据本发明所涉及的层叠陶瓷电容器，由陶瓷电介质构成的陶瓷粒子间的Ba的含有量从陶瓷坯体的侧余裕部的内侧朝向外侧而减少。由此，在使形成有侧余裕部的层叠体芯片烧结之际，即使在用于使陶瓷坯体中的内部电极所具备的内层部烧结的条件下，也能通过促进侧余裕部的外侧的区域中的电介质陶瓷粒子的粒生长来更致密地进行烧结，因此能使构成侧余裕部的外侧的电介质陶瓷层中的空隙部较少，因而能防止水分从侧余裕部朝向陶瓷坯体的内侧的侵入。另一方面，由于侧余裕部的内侧的Ba的量较多，因此能抑制电介质陶瓷粒子的粒生长，能提升内部电极间的可靠性。根据以上，能提供进一步提升了可靠性的层叠陶瓷电容器。
此外，为了提升具有侧余裕部的层叠陶瓷电容器的可靠性，优选电介质陶瓷层的Ba存在于陶瓷粒子间，侧余裕部之中第1内部电极以及第2内部电极侧的Ba的含有量相比于侧余裕部之中侧面侧的Ba的含有量，超过100％且不足140％，进而优选关于侧余裕部之中的第1内部电极以及第2内部电极侧的Ba的含有量相对于1mol Ti的摩尔比大于1.020且小于1.040，侧余裕部之中的侧面侧的Ba的含有量相对于1mol Ti的摩尔比大于1.000且小于1.020。
此外，为了提升具有侧余裕部的层叠陶瓷电容器的可靠性，优选该侧余裕部形成为内部电极侧的内侧部和侧面侧的外侧部这两层，内侧部的Ba含有量多于外侧部的Ba的含有量。
根据本发明，能更致密地烧结具有侧余裕部的层叠体芯片，能提供使可靠性提升的层叠陶瓷电容器。
本发明的上述以及其他目的、特征、局面以及优点从与附图关联来理解的本发明所涉及的接下来的详细的说明会将变得明了。
附图说明
图1是表示本发明所涉及的层叠陶瓷电容器的外观的一例的简要立体图。
图2是表示图1的II-II线处的剖面的剖视图。
图3是表示图1的III-III线处的剖面的剖视图。
图4A以及图4B是用于说明层叠陶瓷电容器的制造方法的图，图4A是示意性地示出在陶瓷生片形成了导电膜的状态的立体图，图4B是示意性地示出重叠形成有导电膜的陶瓷生片的状态的立体图。
图5是表示在图4A以及图4B所示的层叠陶瓷电容器的制造方法中所制造的层叠体芯片的外观的一例的简要立体图。
具体实施方式
对本发明所涉及的层叠陶瓷电容器的一例进行说明。图1是由陶瓷坯体和外部电极构成的层叠陶瓷电容器的外观的一例的层叠陶瓷电容器的简要立体图。图2是表示图1的II-II线处的剖面的剖视图。另外，图3是表示图1的III-III线处的剖面的剖视图。
本实施方式所涉及的层叠陶瓷电容器10简要地由陶瓷坯体12、和分别形成在陶瓷坯体12的两端面的外部电极40、42构成。
本发明所涉及的层叠陶瓷电容器10的大小有长度(L)方向的尺寸、宽度(W)方向的尺寸、层叠(T)方向的尺寸例如为1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mm的组合。
陶瓷坯体12形成为长方体状，具有：沿着宽度(W)方向以及层叠(T)方向延伸的第1端面13以及第2端面14；沿着长度(L)方向以及层叠(T)方向延伸的第1侧面15以及第2侧面16；和沿着长度(L)方向以及宽度(W)方向延伸的第1主面17以及第2主面18。此外，在陶瓷坯体12中，第1端面13以及第2端面14相互对置，第1侧面15以及第2侧面16相互对置，第1主面17以及第2主面18相互对置。此外，第1侧面15以及第2侧面16与第1端面13以及第2端面14正交，第1主面17以及第2主面18与第1端面13以及第1侧面16正交。进而，优选陶瓷坯体12的角部以及棱部形成有圆润度。
陶瓷坯体12由内层部26、外层部28、30和侧余裕部32、34构成，其中，内层部26由多个内层用陶瓷层(电介质陶瓷层)20以及配设在多个内层用陶瓷层20彼此的界面的多个第1内部电极22以及第2内部电极24构成，外层部28、30按照在层叠(T)方向上夹着内层部26的方式配设有外层用陶瓷层，侧余裕部32、34按照在宽度(W)方向上夹着内层部26以及外层部28、30的方式配设有侧余裕用的陶瓷层。换言之，内层部26是被配置在最靠第1主面17侧或最靠第2主面18侧的第1以及第2内部电极22、24所夹持的区域。此外，侧余裕部32、34是在从层叠(T)方向观察陶瓷坯体12的情况下不存在第1内部电极22以及第2内部电极24的区域。
内层用陶瓷层20例如由以含有Ba以及Ti的钙钛矿型化合物为主成分且具备钙钛矿结构的电介质陶瓷粒子构成。此外，在这些主成分中作为添加剂而加入Si、Mg、Ba当中的至少一种，这些添加剂存在于陶瓷粒子间。烧成后的内层用陶瓷层20的厚度优选为0.3μm以上且10μm以下。
于上下配设的外层部28、30分别使用与内层用陶瓷层20相同的电介质陶瓷材料。另外，外层部28、30也可以由与内层用陶瓷层20不同的电介质陶瓷材料构成。烧成后的外层部28、30的厚度优选为15μm以上且40μm以下。
第1内部电极22和第2内部电极24在厚度方向上隔着内层用陶瓷层20而对置。在该第1内部电极22和第2内部电极24隔着内层用陶瓷层20而对置的部分，形成有静电电容。
第1内部电极22的图2中的左侧端部被引出到陶瓷坯体12的第1端面13而与外部电极40电连接。第2内部电极24的图2中的右侧端部被引出到陶瓷坯体12的第2端面14而与外部电极42电连接。
第1以及第2内部电极22、24例如由Ni、Cu等构成。第1以及第2内部电极22、24的厚度优选为0.3μm以上且2.0μm以下。
侧余裕部32、34是包含位于陶瓷坯体12的侧面侧的外侧部32a、34a以及位于第1以及第2内部电极22、24侧的内侧部32b、34b的2层结构。此外，侧余裕部32、34例如由具备BaTiO3等主成分所形成的钙钛矿结构的电介质陶瓷材料构成。此外，在这些主成分中作为添加剂而加入Si、Mg、Ba当中的至少一种，这些添加剂存在于陶瓷粒子间。烧成后的侧余裕部32、34的厚度优选为5μm以上且40μm以下。特别在20μm以下，本发明有效地发挥作用。此外，优选内侧部32b、34b的厚度薄于外侧部32a、34a的厚度，具体而言优选外侧部32a、34a的厚度为5μm以上且20μm以下，优选内侧部32b、34b的厚度为0.1μm以上且20μm以下。另外，根据外侧部32a、34a和内侧部32b、34b中的烧结性的差异，通过使用光学显微镜，从而能够容易地掌握侧余裕部32、34是2层结构。此外，侧余裕部32、34并不限于外侧部32a、34a、内侧部32b、34b的2层，也可以是3层以上。
另外，外层部28、30的厚度或者侧余裕部32、34的厚度如下那样求出：朝向与由层叠(T)方向以及宽度(W)方向构成的面垂直的方向按照长度成为约1/2的方式来研磨陶瓷坯体12，每隔10层来测量从内部电极端部(也包含陶瓷电介质扩散的端部)朝向外侧的长度，根据其平均值来求出。
此外，在侧余裕部32、34中，从内侧部32b朝向外侧部32a以及从内侧部34b朝向外侧部34a，空隙部减少。
在此，所谓空隙部，是指与空间或玻璃填埋之处混合存在的状况。通过SEM以倍率5000来摄像30μm×30μm的范围，并进行计数，从而能够确认空隙部的数量。
此外，侧余裕部32、34的内侧部32b、34b中的陶瓷粒子的粒径即粒度与外侧部32a、34a中的粒度相比较小，且致密性增大。特别是在侧余裕部32、34近处的第1以及第2内部电极22、24的端部，粒度小于外侧部32a、34a中的粒度。
该空隙部能如下那样进行观测：与测量侧余裕部32、34的厚度时同样地研磨陶瓷坯体12，在层叠陶瓷电容器10的外形尺寸例如为0.6mm×0.3mm×0.3mm的情况下，以倍率5000倍来进行SEM摄影，清点视作空隙部的点，由此来进行观测。
此外，以倍率20000～50000倍来进行SEM摄影，选择摄像范围的晶粒，算出其大小的平均(例如50个)，由此能掌握外侧部32a、34a以及内侧部32b、34b中的粒度的大小的差异。
此外，内层部26的内层用陶瓷层20、与侧余裕部32、34的外侧部32a、34a以及内侧部32b、34b的陶瓷粒子间的添加材即Ba的量为：内层部26的内层用陶瓷层20＜外侧部32a、34a＜内侧部32b、34b。
这样的侧余裕部32、34的陶瓷粒子间的添加剂即Ba的含有量不同。另外，能通过TEM分析找出Ba的含有量的差异。
对侧余裕部32、34的外侧部32a、34a以及内侧部32b、34b中的Ba的含有量进行调和，使得相对于1mol Ti的摩尔比在中心值成为外侧部32a、34a的Ba大于1.000且小于1.020，内侧部32b、34b的Ba大于1.020且小于1.040。
此外，从侧余裕部32、34侧起研磨陶瓷坯体12，将研磨外侧部32a、34a以及内侧部32b、34b的部分所获的各自的粉用酸来溶解，进行ICP发光分光分析，从而能够在外侧部32a、34a以及内侧部32b、34b中确认成为上述的摩尔比。
进而，在这些范围内，相对于外侧部32a、34a而内侧部32b、34b的陶瓷粒子间的Ba的含有量超过100％且不足140％地被添加得较多。
外部电极40、42是由电极层40a、42a、第1镀覆层40b、42b和第2镀覆层40c、42c构成的3层结构，其中，电极层40a、42a通过煅烧来形成且含有Cu，第1镀覆层40b、42b形成在该电极层40a、42a的表面且为了防止焊料侵蚀而含有Ni，第2镀覆层40c、42c形成在第1镀覆层40b、42b的表面且含有Sn。
在图1所示的层叠陶瓷电容器10中，空隙部从侧余裕部32、34的内侧朝向外侧而减少。即，在图1所示的层叠陶瓷电容器中，由于与侧余裕部32、34的内侧部32b、34b相比外侧部32a、34a中的空隙部较少，因此可抑制水分经由空隙部而从侧余裕部32、34朝向陶瓷坯体12的内侧的浸入，能提升层叠陶瓷电容器10的耐湿性。
此外，在图1所示的层叠陶瓷电容器10中，陶瓷粒子间的Ba从侧余裕部32、34的内侧部32b、34b朝向外侧部32a、34a(即，从侧余裕部32、34的内侧朝向外侧)而减少。此外，Ba从内侧部32b、34b向内侧部32b、34b与第1以及第2内部电极22、24的端部之间的内层用陶瓷层20扩散，从而在第1以及第2内部电极22、24的侧余裕部32、34的近处，Ba的量变多。因此，能抑制第1以及第2内部电极22、24的端部中的陶瓷粒子的粒生长，能提升内部电极间的可靠性。
另一方面，在图1所示的层叠陶瓷电容器10中，由于在侧余裕部32、34的外侧部32a、34a中Ba较少，因此促进了陶瓷粒子的粒生长，能更致密地烧结。因此，耐得住水分从外部的侵入。
接下来说明层叠陶瓷电容器的制造方法。图4A以及图4B是用于说明层叠陶瓷电容器的制造方法的图，图4A是示意性地示出在陶瓷生片形成了导电膜的状态的立体图，图4B是示意性地示出重叠形成有导电膜的陶瓷生片的状态的立体图。图5是表示在图4A以及图4B所示的层叠陶瓷电容器的制造方法中所制造的层叠体芯片的概观的一例的简要立体图。以下详细进行说明。
(1)陶瓷坯体的形成
首先，作为电介质陶瓷材料而准备含有Ba以及Ti的钙钛矿型化合物。在从该电介质陶瓷材料得到的电介质粉末中，作为添加剂而以给定比例混合Si、Mg、Ba当中的至少一种、有机粘合剂、有机溶剂、增塑剂以及分散剂，从而制作陶瓷浆。该陶瓷浆在树脂薄膜(未图示)上被成型为多片陶瓷生片50a(50b)。陶瓷生片50a(50b)的成型例如使用模涂布机(die coater)、凹版涂布机(gravure coater)、微型凹版涂布机(micro gravure coater)等进行。
接下来，如图4A所示，在陶瓷生片50a(50b)的表面，在X方向上将内部电极用导电性膏印刷为条带形状，并进行干燥，由此形成成为内部电极22(24)的导电膜52a(52b)。印刷方法使用丝网印刷、喷墨印刷、凹版印刷等各种方法。导电膜52a(52b)的厚度优选为1.5μm以下。
接下来，如图4B所示，在与导电膜52a、52b所印刷的方向(X方向)垂直的方向(导电膜52a、52b的宽度方向：Y方向)上错开地重叠印刷有导电膜52a、52b的多片陶瓷生片50a、50b。进而，在如此层叠的成为内层部26的陶瓷生片50a、50b的上表面以及下表面，根据需要重叠给定片数的成为外层部28、30的未形成导电膜的陶瓷生片，从而得到母层叠体。
接下来，对得到的母层叠体进行压制。压制母层叠体的方法使用刚性压制、静水压压制等方法。
接下来，将被压制的母层叠体剪切成芯片形状，从而得到图5所示那样的层叠体芯片60。剪切母层叠体的方法使用裁断、切割、激光等各种方法。
经过以上的工序，层叠体芯片60的两端面中的一个端面成为仅露出陶瓷生片50a的导电膜52a的面，另一个端面成为仅露出陶瓷生片50b的导电膜52b的面。
此外，在层叠体芯片60的两侧面，成为陶瓷生片50a的导电膜52a以及陶瓷生片50b的导电膜52b分别露出的面。
(2)侧余裕部的形成
接下来，准备成为侧余裕部32、34的侧余裕用陶瓷生片。以下更详细地进行说明。
首先，作为电介质陶瓷材料而准备含有Ba以及Ti的钙钛矿型化合物。在从该电介质陶瓷材料得到的电介质粉末中，作为添加剂而以给定比例混合Si、Mg、Ba当中的至少一种、粘合剂树脂、有机溶剂、增塑剂以及分散剂，从而制作陶瓷浆。
在此，成为侧余裕部32、34的外侧部32a、34a的陶瓷浆中的Ba的摩尔比被调整为相对于1mol Ti而Ba大于1.000且小于1.020。此外，成为侧余裕部32、34的内侧部32b、34b的陶瓷浆中的Ba的摩尔比被调整为相对于1mol Ti而Ba大于1.020且小于1.040。
此外，成为侧余裕部32、34的外侧部32a、34a的陶瓷浆中所含的聚氯乙烯(PVC)的量含有得多于成为侧余裕部32、34的内侧部32b、34b的陶瓷浆中所含的聚氯乙烯(PVC)的量。
进而，为了防止对外侧部用陶瓷生片的薄片腐蚀(sheet attack)，成为侧余裕部32、34的内侧部32b、34b的陶瓷浆中所含的溶剂酌情选择最适的溶剂。此外，该内侧部用陶瓷生片具有用于与层叠体芯片60粘结的作用。
然后，在树脂薄膜上涂覆成为侧余裕部32、34的外侧部32a、34a的被制作的陶瓷浆，并进行干燥，从而制作外侧部用陶瓷生片。
接下来，在外侧部用陶瓷生片的表面涂覆成为侧余裕部32、34的内侧部32b、34b的被制作的陶瓷浆，并进行干燥，从而形成内侧部用陶瓷生片，其结果制作出2层结构的侧余裕用陶瓷生片。
在此，内侧部用陶瓷生片的厚度被形成得薄于外侧部用陶瓷生片的厚度。例如，外侧部用陶瓷生片的厚度被形成为烧成后的厚度成为5μm以上且20μm以下，内侧部用陶瓷生片的厚度被形成为烧成后的厚度成为0.1μm以上且20μm以下。优选外侧部用陶瓷生片厚于内侧部用陶瓷生片。此外，在外侧部32a、34a与内侧部32b、34b之间存在界面，通过该界面能够缓和施于层叠陶瓷电容器10的应力。
另外，虽然上述的2层结构的侧余裕用陶瓷生片通过在外侧部用陶瓷生片的表面印刷内侧部用陶瓷生片来制作，但也可以分别预先形成外侧部用陶瓷生片和内侧部用陶瓷生片，然后将它们贴合来制作设为2层结构的侧余裕用陶瓷生片。
接下来，从树脂薄膜剥离侧余裕用陶瓷生片。
接下来，将层叠体芯片60的导电膜52a、52b露出的一个侧面或另一个侧面分别朝向被剥离的侧余裕用陶瓷生片中的内侧部用陶瓷生片挤压并冲裁，由此形成成为侧余裕部32、34的层。此时，优选在层叠体芯片60的侧面预先涂覆成为粘结剂的有机溶剂。
接下来，在氮气氛中以给定的条件对形成有成为侧余裕部32、34的层的层叠体芯片60进行脱脂处理后，在氮-氢-水蒸气混合气氛中以给定的温度进行烧成，被作为烧结后的陶瓷坯体12。
接下来，在烧结后的陶瓷坯体12的两端部，分别涂覆以Cu为主成分的外部电极膏并被煅烧，从而形成与第1以及第2内部电极22、24电连接的电极层40a、42a。进而，在电极层40a、42a的表面形成有基于Ni镀覆的第1镀覆层40b、42b，在第1镀覆层40b、42b的表面形成有基于Sn镀覆的第2镀覆层40c、42c，从而形成外部电极40、42。
如上述那样制造出图1所示的层叠陶瓷电容器10。
另外，侧余裕部32、34的形成也能通过在层叠体芯片60的导电膜52a、52b露出的两侧面涂覆侧余裕用的陶瓷浆来实现。
即，在层叠体芯片60的导电膜52a、52b露出的两侧面，涂覆成为内侧部32b、34b的陶瓷浆，并干燥，进一步涂覆成为外侧部32a、34a的陶瓷浆。
在这种情况下，成为内侧部32b、34b的陶瓷浆的厚度、或成为外侧部32a、34a的陶瓷浆的厚度的调整能通过调整各自的陶瓷浆中所含的树脂的量来进行。
此外，侧余裕部32、34的形成也可以如下那样进行：在用树脂等遮掩层叠体芯片60的两端面的基础上，将该层叠体芯片60整个浸渍到成为内侧部32b、34b的陶瓷浆内，进行干燥，进一步浸渍到成为外侧部32a、34a的陶瓷浆内。在这种情况下，作为侧余裕部32、34而被形成为2层结构，以便也覆盖外层部28、30。
(实验例)
1.实施例以及比较例
在实验例中，制造以下所示的实施例以及比较例的层叠陶瓷电容器的各样品，进行层叠陶瓷电容器的基于耐湿负荷试验的评价。
(实施例)
在实施例中，用上述的方法制造了图1所示的层叠陶瓷电容器10。在这种情况下，将层叠陶瓷电容器10的外形尺寸设为长度0.6mm、宽度0.3mm、高度0.3mm。在实施例中，关于侧余裕部32、34中的添加剂即Ba，相对于1mol Ti的Ba的摩尔比设为：外侧部32a、34a为1.020，内侧部32b、34b为1.028。此外，将侧余裕部32、34的厚度设为20μm，将外侧部32a、34a的厚度设为16μm，将内侧部32b、34b的厚度设为4μm。此外，内层用陶瓷层20的厚度设为每1层0.83μm，第1以及第2内部电极22、24的每1层的厚度设为0.40μm，外层部28以及外层部30的厚度分别设为25μm。另外，厚度的数值全都是烧成后的数值。此外，内层用陶瓷层20的层叠片数设为280层。
(比较例)
在比较例中，关于侧余裕部的添加材即Ba，除了将相对于1mol Ti的Ba的摩尔比一样地设为1.020以外，在与实施例相同的条件下制造了层叠陶瓷电容器。
(耐湿负荷试验)
对实施例以及比较例的各样品进行了耐湿负荷试验。耐湿负荷试验的条件设为相对湿度95％、温度40度，施加额定电压6.3V来进行。然后，测量各样品的绝缘电阻值，将引起1.0×106[Ω]以内的绝缘电阻的劣化的情况判定为不良。在该耐湿负荷试验中，将实施例以及比较例的样品分别各准备36个。
耐湿负荷试验的结果，在比较例的层叠陶瓷电容器中，判定为不良的样品数在36个中为36个。
另一方面，在实施例的层叠陶瓷电容器中，判定为不良的样品数在36个中为0个。
因此，在实施例中，在全部样品都能够获得可靠性高的层叠陶瓷电容器。
另外，本发明并不限定于所述实施方式，能在其主旨的范围内进行各种变形。此外，陶瓷电子部件的陶瓷层的厚度、层数、对置电极面积以及外形尺寸并不限定于此。
虽对本发明的实施方式进行了说明，但本次公开的实施方式在全部点上都为例示，而应认为是非限制性的。本发明的范围由权利要求书来示出，意图包含与权利要求书等同的意义以及范围内的全部变更。

Claims (8)

1.一种层叠陶瓷电容器，包含陶瓷坯体和外部电极，
所述陶瓷坯体由第1端面和与所述第1端面对置的第2端面、与所述第1端面以及所述第2端面正交的第1侧面和第2侧面、和与所述第1端面以及所述第1侧面正交的第1主面和第2主面构成为长方体状，
所述陶瓷坯体由含有Ba以及Ti的钙钛矿型化合物所构成的多个电介质陶瓷层、和在相连所述第1主面至所述第2主面的方向上隔着所述电介质陶瓷层层状地重合而形成的内部电极来构成，
所述外部电极设置在所述陶瓷坯体的所述第1端面以及所述第2端面，
其中，
所述内部电极具备第1内部电极和第2内部电极，
所述第1内部电极和所述第2内部电极分别被交替地引出到所述第1端面和所述第2端面而与所述外部电极电连接，
若将从层叠方向观察所述陶瓷坯体的情况下不存在所述第1内部电极和所述第2内部电极的区域设为侧余裕部，则所述侧余裕部是多层结构，
在所述内部电极之中的第1最外侧内部电极与所述第1主面之间设置有第1外层部，在所述内部电极之中的第2最外侧内部电极与所述第2主面之间设置有第2外层部，所述第1外层部以及所述第2外层部对置的侧面被所述侧余裕部覆盖，且对所述第1外层部以及所述第2外层部对置的侧面进行覆盖的侧余裕部具有多层，
通过使多层结构的陶瓷生片附着于层叠体芯片的侧面，从而形成所述多层。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
所述侧余裕部形成为所述内部电极侧的内侧部和所述陶瓷坯体的侧面侧的外侧部这两层，所述内侧部的厚度薄于所述外侧部的厚度。
3.根据权利要求1所述的层叠陶瓷电容器，其中，
所述侧余裕部的空隙部从内侧朝向外侧而减少。
4.一种层叠陶瓷电容器，包含陶瓷坯体和外部电极，
所述陶瓷坯体由第1端面和与所述第1端面对置的第2端面、与所述第1端面以及所述第2端面正交的第1侧面和第2侧面、和与所述第1端面以及所述第1侧面正交的第1主面和第2主面构成为长方体状，
所述陶瓷坯体由含有Ba以及Ti的钙钛矿型化合物所构成的多个电介质陶瓷层、和在相连所述第1主面至所述第2主面的方向上隔着所述电介质陶瓷层层状地重合而形成的内部电极来构成，
所述外部电极设置在所述陶瓷坯体的所述第1端面以及所述第2端面，
其中，
所述内部电极具备第1内部电极和第2内部电极，
所述第1内部电极和所述第2内部电极分别被交替地引出到所述第1端面和所述第2端面而与所述外部电极电连接，
若将从层叠方向观察所述陶瓷坯体的情况下不存在所述第1内部电极和所述第2内部电极的区域设为侧余裕部，则所述侧余裕部的由陶瓷电介质构成的陶瓷粒子之间的Ba从内侧朝向外侧而减少。
5.根据权利要求3或4所述的层叠陶瓷电容器，其中，
所述电介质陶瓷层的Ba存在于陶瓷粒子之间，
所述侧余裕部之中的所述第1内部电极以及所述第2内部电极侧的所述Ba的含有量相比于所述侧余裕部之中的侧面侧的所述Ba的含有量，超过100％且不足140％。
6.根据权利要求3或4所述的层叠陶瓷电容器，其中，
所述电介质陶瓷层的Ba存在于陶瓷粒子之间，
在所述侧余裕部中，关于所述第1内部电极以及所述第2内部电极侧的所述Ba的含有量，相对于1mol Ti的摩尔比大于1.020且小于1.040，
在所述侧余裕部中，关于侧面侧的所述Ba的含有量，相对于1mol Ti的摩尔比大于1.000且小于1.020。
7.根据权利要求3或4所述的层叠陶瓷电容器，其中，
被所述第1内部电极以及所述第2内部电极所夹持的所述电介质陶瓷层的Ba的含有量少于所述侧余裕部的所述Ba的含有量。
8.根据权利要求3或4所述的层叠陶瓷电容器，其中，
所述侧余裕部形成为所述内部电极侧的内侧部和所述陶瓷坯体的侧面侧的外侧部这两层，
所述内侧部的所述Ba的含有量多于所述外侧部的Ba的含有量。
CN201510248970.8A 2014-05-21 2015-05-15 层叠陶瓷电容器 Active CN105097282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810799806.XA CN108878142B (zh) 2014-05-21 2015-05-15 层叠陶瓷电容器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014105588 2014-05-21
JP2014-105588 2014-05-21
JP2015-075012 2015-04-01
JP2015075012A JP6439551B2 (ja) 2014-05-21 2015-04-01 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810799806.XA Division CN108878142B (zh) 2014-05-21 2015-05-15 层叠陶瓷电容器

Publications (2)

Publication Number Publication Date
CN105097282A CN105097282A (zh) 2015-11-25
CN105097282B true CN105097282B (zh) 2018-08-07

Family

ID=54556551

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510248970.8A Active CN105097282B (zh) 2014-05-21 2015-05-15 层叠陶瓷电容器
CN201810799806.XA Active CN108878142B (zh) 2014-05-21 2015-05-15 层叠陶瓷电容器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810799806.XA Active CN108878142B (zh) 2014-05-21 2015-05-15 层叠陶瓷电容器

Country Status (4)

Country Link
US (3) US9633788B2 (zh)
JP (1) JP6439551B2 (zh)
KR (1) KR101699388B1 (zh)
CN (2) CN105097282B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6106009B2 (ja) * 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6500801B2 (ja) * 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
US10020117B2 (en) 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6520861B2 (ja) * 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
JP2018056464A (ja) * 2016-09-30 2018-04-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2018063969A (ja) * 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6851174B2 (ja) * 2016-10-26 2021-03-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102550172B1 (ko) * 2016-12-20 2023-07-03 삼성전기주식회사 전자부품
JP7302940B2 (ja) * 2017-01-27 2023-07-04 太陽誘電株式会社 積層セラミック電子部品
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102029545B1 (ko) * 2017-12-01 2019-10-07 삼성전기주식회사 적층형 커패시터
JP2019102752A (ja) * 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7125093B2 (ja) * 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7036430B2 (ja) * 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) * 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035788A (ja) 2018-08-27 2020-03-05 株式会社村田製作所 電子部品
KR102551219B1 (ko) 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7040384B2 (ja) 2018-09-27 2022-03-23 株式会社村田製作所 積層セラミックコンデンサ
JP2020053577A (ja) 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP6592160B2 (ja) * 2018-10-04 2019-10-16 太陽誘電株式会社 積層セラミックコンデンサ
JP2020057738A (ja) 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
KR102392247B1 (ko) * 2018-10-11 2022-04-29 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2020065043A (ja) * 2018-10-11 2020-04-23 株式会社村田製作所 電子部品
JP7136053B2 (ja) * 2018-10-22 2022-09-13 株式会社村田製作所 積層セラミック電子部品
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020167201A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167202A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167198A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167197A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116142A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP6816225B2 (ja) * 2019-07-29 2021-01-20 太陽誘電株式会社 積層セラミックコンデンサ
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
KR20190116176A (ko) 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021118302A (ja) * 2020-01-28 2021-08-10 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7268650B2 (ja) * 2020-07-01 2023-05-08 株式会社村田製作所 電子部品の製造方法
KR20220059150A (ko) 2020-11-02 2022-05-10 삼성전기주식회사 적층형 커패시터
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220121025A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099880A (zh) * 2009-06-15 2011-06-15 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
CN102751092A (zh) * 2011-04-18 2012-10-24 太阳诱电株式会社 叠层陶瓷电容器
CN103915253A (zh) * 2012-12-28 2014-07-09 株式会社村田制作所 陶瓷电子部件的制造方法及陶瓷电子部件
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH0529176A (ja) * 1991-07-19 1993-02-05 Rohm Co Ltd 電子部品の端子電極
JPH06188162A (ja) * 1992-12-19 1994-07-08 Taiyo Yuden Co Ltd チップ状回路部品の外部電極形成方法
JPH10208979A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2004186341A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体の製法
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
US8378554B2 (en) * 2005-10-28 2013-02-19 Kyocera Corporation Multi-layer piezoelectric element and injection apparatus using the same
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP5077393B2 (ja) * 2010-06-15 2012-11-21 Ｔｄｋ株式会社 セラミック電子部品およびその製造方法
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099880A (zh) * 2009-06-15 2011-06-15 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
CN102751092A (zh) * 2011-04-18 2012-10-24 太阳诱电株式会社 叠层陶瓷电容器
CN103915253A (zh) * 2012-12-28 2014-07-09 株式会社村田制作所 陶瓷电子部件的制造方法及陶瓷电子部件
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
KR101699388B1 (ko) 2017-01-24
US20170148572A1 (en) 2017-05-25
US9812261B2 (en) 2017-11-07
US9812260B2 (en) 2017-11-07
US20170133157A1 (en) 2017-05-11
JP6439551B2 (ja) 2018-12-19
CN105097282A (zh) 2015-11-25
US9633788B2 (en) 2017-04-25
CN108878142A (zh) 2018-11-23
JP2016001721A (ja) 2016-01-07
KR20150134274A (ko) 2015-12-01
US20150340155A1 (en) 2015-11-26
CN108878142B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN105097282B (zh) 层叠陶瓷电容器
US10892104B2 (en) Multilayer ceramic capacitor
CN102810397A (zh) 多层陶瓷电子元件和多层陶瓷电容器
KR101029689B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101835391B1 (ko) 적층 세라믹 콘덴서
JP7338665B2 (ja) 積層セラミックコンデンサ
JP7427460B2 (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
CN111755248A (zh) 层叠陶瓷电容器
JP2023098834A (ja) 積層型電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant