JP2000150291A - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法Info
- Publication number
- JP2000150291A JP2000150291A JP10326761A JP32676198A JP2000150291A JP 2000150291 A JP2000150291 A JP 2000150291A JP 10326761 A JP10326761 A JP 10326761A JP 32676198 A JP32676198 A JP 32676198A JP 2000150291 A JP2000150291 A JP 2000150291A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- internal electrode
- multilayer ceramic
- width
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 積層セラミックコンデンサの構造上、機械的
なストレスに弱いと椎測される内部電極取り出し部の構
造を改良し、耐電圧性に優れる積層セラミックコンデン
サとその製造方法を提供すること。 【解決手段】 積層セラミックコンデンサにおいて、同
じ電圧極性を印加する外部端子電極８，８へ接続する内
部電極２の取り出し部２ａ，２ｂのマージン部７の構造
で、積層セラミックコンデンサ１０の静電容量を得る内
部電極２の幅の内側にセラミック単体からなる積層部位
を設けた。また、積層セラミックコンデンサにおいて、
同じ電圧極性を印加する外部端子電極８，８へ接続する
内部電極２の取り出し部２ａ，２ｂのマージン部７の構
造で、任意の内部電極取り出し部２ａ，２ｂの幅部分
が、積層セラミックコンデンサの静電容量を得る内部電
極２の幅の中央１／５部分以外に配置した。
なストレスに弱いと椎測される内部電極取り出し部の構
造を改良し、耐電圧性に優れる積層セラミックコンデン
サとその製造方法を提供すること。 【解決手段】 積層セラミックコンデンサにおいて、同
じ電圧極性を印加する外部端子電極８，８へ接続する内
部電極２の取り出し部２ａ，２ｂのマージン部７の構造
で、積層セラミックコンデンサ１０の静電容量を得る内
部電極２の幅の内側にセラミック単体からなる積層部位
を設けた。また、積層セラミックコンデンサにおいて、
同じ電圧極性を印加する外部端子電極８，８へ接続する
内部電極２の取り出し部２ａ，２ｂのマージン部７の構
造で、任意の内部電極取り出し部２ａ，２ｂの幅部分
が、積層セラミックコンデンサの静電容量を得る内部電
極２の幅の中央１／５部分以外に配置した。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミック部
品及びその製造方法に関し、詳しくは、積層セラミック
コンデンサの内部に積層する内部電極の構造とその製造
方法に関する。
品及びその製造方法に関し、詳しくは、積層セラミック
コンデンサの内部に積層する内部電極の構造とその製造
方法に関する。
【０００２】
【従来の技術】積層セラミックコンデンサは、極性が
ない、共振点付近の周波数領域でインピーダンスが小
さい、半永久的な寿命を示す、など他の電解コンデン
サに比べ優れた特長を有することから様々な電気電子機
器に使用されている。
ない、共振点付近の周波数領域でインピーダンスが小
さい、半永久的な寿命を示す、など他の電解コンデン
サに比べ優れた特長を有することから様々な電気電子機
器に使用されている。
【０００３】近年では電子機器の小型化がすすみ、リー
ド線を有するデイップタイプから表面実装が可能なチッ
プタイプへの移行が急速に進んでいる。
ド線を有するデイップタイプから表面実装が可能なチッ
プタイプへの移行が急速に進んでいる。
【０００４】これら従来の積層セラミックコンデンサの
製造方法は、大別して粉末作製と素子作製の２工程に分
けられる。
製造方法は、大別して粉末作製と素子作製の２工程に分
けられる。
【０００５】粉末作製の工程では、高誘電体セラミック
粉末を作製するため、各種原料を必要とする分量だけ秤
量し、均一に混合して混合粉末を得る。各原料の混合粉
末を仮焼し反応させたあとにさらに粉砕することで高誘
電体セラミック粉末を得ることが行われる。
粉末を作製するため、各種原料を必要とする分量だけ秤
量し、均一に混合して混合粉末を得る。各原料の混合粉
末を仮焼し反応させたあとにさらに粉砕することで高誘
電体セラミック粉末を得ることが行われる。
【０００６】一方、素子作製工程では、高誘電体セラミ
ック粉末を有機樹脂と溶媒中に分散、混合することでセ
ラミックスラリーを作製し、それをドクターブレード法
などで一定の厚みで成膜しグリーンシートと呼ばれるセ
ラミックシートを作製する。また、一方で、銀やパラジ
ウム、ニッケルなどの低抵抗金属の粉末と有機樹脂から
なる内部電極ぺーストを作製しておき、得られたグリー
ンシート上へ内部電極ペーストの転写、印刷を行い、対
向する内部電極を作製する。これら内部電極の作製にあ
たっては後に得られる積層体から複数個の積層セラミッ
クコンデンサが得られるように複数個のパターンを設け
るのが一般的である。また、内部電極を転写、印刷した
グリーンシートは内部電極が、極性の異なる外部端子電
極に交互に取り出されるように、位置合わせを行いなが
ら積層を行う。このように積層されたグリーンシートを
圧着させて積層体を得る。積層体は個々の積層セラミッ
クコンデンサの形状に切断する。このようにして得られ
た積層セラミックコンデンサの生素子は、脱バインダの
後焼成され、角取り等の後、銀や銅などの低抵抗金属粉
末とガラスフリット及び有機樹脂成分からなる端子電極
用ぺース卜を塗布、焼き付け形成することで、グリーン
シートの積層体から、同形状でやや寸法が小さくなった
状態の積層セラミックコンデンサを得る。
ック粉末を有機樹脂と溶媒中に分散、混合することでセ
ラミックスラリーを作製し、それをドクターブレード法
などで一定の厚みで成膜しグリーンシートと呼ばれるセ
ラミックシートを作製する。また、一方で、銀やパラジ
ウム、ニッケルなどの低抵抗金属の粉末と有機樹脂から
なる内部電極ぺーストを作製しておき、得られたグリー
ンシート上へ内部電極ペーストの転写、印刷を行い、対
向する内部電極を作製する。これら内部電極の作製にあ
たっては後に得られる積層体から複数個の積層セラミッ
クコンデンサが得られるように複数個のパターンを設け
るのが一般的である。また、内部電極を転写、印刷した
グリーンシートは内部電極が、極性の異なる外部端子電
極に交互に取り出されるように、位置合わせを行いなが
ら積層を行う。このように積層されたグリーンシートを
圧着させて積層体を得る。積層体は個々の積層セラミッ
クコンデンサの形状に切断する。このようにして得られ
た積層セラミックコンデンサの生素子は、脱バインダの
後焼成され、角取り等の後、銀や銅などの低抵抗金属粉
末とガラスフリット及び有機樹脂成分からなる端子電極
用ぺース卜を塗布、焼き付け形成することで、グリーン
シートの積層体から、同形状でやや寸法が小さくなった
状態の積層セラミックコンデンサを得る。
【０００７】図２は従来技術による積層セラミックコン
デンサの構造を示す図で、（ａ）は平面図、（ｂ）は
（ａ）のIIB −IIB 線に沿った断面図、（ｃ）は（ａ）
のIIC1−IIC1又はIIC2−IIC2線に沿った断面図、（ｅ）
は（ａ）の積層セラミックコンデンサをセラミック層毎
に分解して積層順に並べた平面図である。
デンサの構造を示す図で、（ａ）は平面図、（ｂ）は
（ａ）のIIB −IIB 線に沿った断面図、（ｃ）は（ａ）
のIIC1−IIC1又はIIC2−IIC2線に沿った断面図、（ｅ）
は（ａ）の積層セラミックコンデンサをセラミック層毎
に分解して積層順に並べた平面図である。
【０００８】図２を参照すると、積層セラミックコンデ
ンサ５０は、グリーンシートの積層方向つまり高さ方向
（Ｔ方向）の上下層に内部電極５２ａ，５２ｂが存在し
ない保護膜層５３，５４を設け、また幅方向（Ｗ方向）
にも積層した内部電極５１ａ，５１ｂがむき出しになら
ないようにサイドマージン部５６を設けている。長さ方
向（Ｌ方向）については、内部に積層される内部電極層
５２ａ，５２ｂを取り出す様に、素子の両端に外部端子
電極５８，５８を夫々形成する。積層される内部電極５
２ａ，５２ｂは、一般的に極性の異なる電圧印加を行う
外部端子電極５８，５８で取り出されるように並列構造
となっており、積層される内部電極５２ａ，５２ｂの一
層おきに（上下交互に）相対する外部端子電極５８との
絶縁部分であるグリーンシート（セラミック層）５１が
存在するように構成されている。
ンサ５０は、グリーンシートの積層方向つまり高さ方向
（Ｔ方向）の上下層に内部電極５２ａ，５２ｂが存在し
ない保護膜層５３，５４を設け、また幅方向（Ｗ方向）
にも積層した内部電極５１ａ，５１ｂがむき出しになら
ないようにサイドマージン部５６を設けている。長さ方
向（Ｌ方向）については、内部に積層される内部電極層
５２ａ，５２ｂを取り出す様に、素子の両端に外部端子
電極５８，５８を夫々形成する。積層される内部電極５
２ａ，５２ｂは、一般的に極性の異なる電圧印加を行う
外部端子電極５８，５８で取り出されるように並列構造
となっており、積層される内部電極５２ａ，５２ｂの一
層おきに（上下交互に）相対する外部端子電極５８との
絶縁部分であるグリーンシート（セラミック層）５１が
存在するように構成されている。
【０００９】
【発明が解決しようとする課題】前述した従来技術によ
る積層セラミックコンデンサ５０は、その誘電体材料と
して強誘電体セラミック材料を用いるため、電圧印加の
際に電歪現象が発生する。この場合、強誘電体セラミッ
クの分極方向である積層方向（Ｔ方向）について膨張変
位が発生し、Ｌ及びＷ方向は収縮変位が発生する。
る積層セラミックコンデンサ５０は、その誘電体材料と
して強誘電体セラミック材料を用いるため、電圧印加の
際に電歪現象が発生する。この場合、強誘電体セラミッ
クの分極方向である積層方向（Ｔ方向）について膨張変
位が発生し、Ｌ及びＷ方向は収縮変位が発生する。
【００１０】ここで、電歪効果による変位は、静電容量
を獲得する極性の異なる内部電極５２ａ，５２ｂが積層
された有効層５５の部分で生じるが、それを取り囲むサ
イドマージン部５６及び内部電極の取り出しマージン部
５７では変位を生じないため、極端な場合、内部電極５
２ａ，５２ｂの積層部分とサイドマージン部５６及び内
部電極取り出し部との境界で，内部電極層と誘電体セラ
ミック層の剥離であるデラミネーションやクラックなど
が発生し、これらデラミネーションやクラックを起因と
するショート不良が発生する恐れがある。そのため、積
層セラミックコンデンサの定格電圧設定は十分に余裕の
ある設計をしなければならない。
を獲得する極性の異なる内部電極５２ａ，５２ｂが積層
された有効層５５の部分で生じるが、それを取り囲むサ
イドマージン部５６及び内部電極の取り出しマージン部
５７では変位を生じないため、極端な場合、内部電極５
２ａ，５２ｂの積層部分とサイドマージン部５６及び内
部電極取り出し部との境界で，内部電極層と誘電体セラ
ミック層の剥離であるデラミネーションやクラックなど
が発生し、これらデラミネーションやクラックを起因と
するショート不良が発生する恐れがある。そのため、積
層セラミックコンデンサの定格電圧設定は十分に余裕の
ある設計をしなければならない。
【００１１】ここで、本発明者らは、検証実験として、
積層セラミックコンデンサヘ定格電圧を越える電圧を積
層セラミックコンデンサヘ印加する耐電圧試験を行った
ところ、積層セラミックコンデンサの破壊には特長があ
り構造的に弱い部分から破壊に至ることがわかった。そ
れはＷ方向の内部電極５２ａ，５２ｂが存在しないサイ
ドマージン部５６よりも、内部電極５２ａ，５２ｂが存
在する内部電極取り出しマージン部５７の方が比較的故
障しやすい傾向があった。
積層セラミックコンデンサヘ定格電圧を越える電圧を積
層セラミックコンデンサヘ印加する耐電圧試験を行った
ところ、積層セラミックコンデンサの破壊には特長があ
り構造的に弱い部分から破壊に至ることがわかった。そ
れはＷ方向の内部電極５２ａ，５２ｂが存在しないサイ
ドマージン部５６よりも、内部電極５２ａ，５２ｂが存
在する内部電極取り出しマージン部５７の方が比較的故
障しやすい傾向があった。
【００１２】この結果からＷ方向に存在するセラミック
層からなるサイドマージン部５６よりも、Ｌ方向の内部
電極取り出しマージン部５７に存在する内部電極層とセ
ラミック層の界面の方が変位差による機械的なストレス
に弱いことが推定され、内部電極取り出しマージン部５
７を改善することで耐電圧性の向上が可能となることが
推測される。
層からなるサイドマージン部５６よりも、Ｌ方向の内部
電極取り出しマージン部５７に存在する内部電極層とセ
ラミック層の界面の方が変位差による機械的なストレス
に弱いことが推定され、内部電極取り出しマージン部５
７を改善することで耐電圧性の向上が可能となることが
推測される。
【００１３】そこで、本発明の技術的課題は、前述した
通り積層セラミックコンデンサの構造上、機械的なスト
レスに弱いと椎測される内部電極取り出し部の構造を改
良し、耐電圧性に優れる積層セラミックコンデンサとそ
の製造方法を提供することにある。
通り積層セラミックコンデンサの構造上、機械的なスト
レスに弱いと椎測される内部電極取り出し部の構造を改
良し、耐電圧性に優れる積層セラミックコンデンサとそ
の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明では、前述の耐電
圧性の向上のため内部電極取り出しマージン部分の強度
を改善するために、積層セラミックコンデンサにおい
て、同じ電圧極性を印加する外部端子電極へ接続する内
部電極の取り出し部のマージン部の構造で、前記積層セ
ラミックコンデンサの静電容量を得る内部電極の幅の内
側にセラミック単体からなる積層部位を設けたことを特
徴とする。
圧性の向上のため内部電極取り出しマージン部分の強度
を改善するために、積層セラミックコンデンサにおい
て、同じ電圧極性を印加する外部端子電極へ接続する内
部電極の取り出し部のマージン部の構造で、前記積層セ
ラミックコンデンサの静電容量を得る内部電極の幅の内
側にセラミック単体からなる積層部位を設けたことを特
徴とする。
【００１５】また、本発明では、積層セラミックコンデ
ンサにおいて、同じ電圧極性を印加する端子電極へ接続
する内部電極の取り出し部のマージン部の構造で、任意
の内部電極取り出し部の幅部分が、積層セラミックコン
デンサの静電容量を得る内部電極の幅の中央１／５部分
以外に配置されていることを特徴とする。
ンサにおいて、同じ電圧極性を印加する端子電極へ接続
する内部電極の取り出し部のマージン部の構造で、任意
の内部電極取り出し部の幅部分が、積層セラミックコン
デンサの静電容量を得る内部電極の幅の中央１／５部分
以外に配置されていることを特徴とする。
【００１６】また、本発明では、積層セラミックコンデ
ンサの製造方法において、同じ電圧極性を印加する外部
端子電極へ接続する内部電極の取り出し部のマージン部
の構造の形成方法で、前記積層セラミックコンデンサの
静電容量を得る内部電極の幅の内側にセラミック単体か
らなる積層部位を設けることを特徴とする。
ンサの製造方法において、同じ電圧極性を印加する外部
端子電極へ接続する内部電極の取り出し部のマージン部
の構造の形成方法で、前記積層セラミックコンデンサの
静電容量を得る内部電極の幅の内側にセラミック単体か
らなる積層部位を設けることを特徴とする。
【００１７】さらに、本発明では、積層セラミックコン
デンサの製造方法において、同じ電圧極性を印加する端
子電極へ接続する内部電極の取り出し部のマージン部の
構造の形成方法で、任意の内部電極取り出し部の幅を、
積層セラミックコンデンサの静電容量を得る内部電極の
幅の中央１／５部分以外に配置することを特徴とする。
デンサの製造方法において、同じ電圧極性を印加する端
子電極へ接続する内部電極の取り出し部のマージン部の
構造の形成方法で、任意の内部電極取り出し部の幅を、
積層セラミックコンデンサの静電容量を得る内部電極の
幅の中央１／５部分以外に配置することを特徴とする。
【００１８】即ち、本発明では、比較的クラックやデラ
ミネーシヨンの入りにくかった積層セラミックコンデン
サのサイドマージン部分を構成するセラミック単体から
なる構造部位を、内部電極の取り出し部にも設けられる
ように内部電極取り出し部の構造について発明したもの
であり、内部電極取り出し部を静電容量を得る有効内部
電極の中央１／５部分以外に配置することで、積層セラ
ミックコンデンサのサイドマージン部分を構成するよう
なセラミック単体の柱が内部電極取り出し部の中央部分
に形成できるものである。
ミネーシヨンの入りにくかった積層セラミックコンデン
サのサイドマージン部分を構成するセラミック単体から
なる構造部位を、内部電極の取り出し部にも設けられる
ように内部電極取り出し部の構造について発明したもの
であり、内部電極取り出し部を静電容量を得る有効内部
電極の中央１／５部分以外に配置することで、積層セラ
ミックコンデンサのサイドマージン部分を構成するよう
なセラミック単体の柱が内部電極取り出し部の中央部分
に形成できるものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２０】図１は本発明の実施の形態による積層セラ
ミックコンデンサを示す図で、（ａ）は平面図、（ｂ）
は（ａ）のIB−IB線に沿った断面図、（ｃ）は（ａ）の
IC−IC線に沿った断面図、（ｄ）が（ａ）のID−ID線に
沿った断面図、（ｅ）は（ａ）のセラミックコンデンサ
の分解して積層順に並べた平面図である。
ミックコンデンサを示す図で、（ａ）は平面図、（ｂ）
は（ａ）のIB−IB線に沿った断面図、（ｃ）は（ａ）の
IC−IC線に沿った断面図、（ｄ）が（ａ）のID−ID線に
沿った断面図、（ｅ）は（ａ）のセラミックコンデンサ
の分解して積層順に並べた平面図である。
【００２１】図１（ａ）〜（ｅ）を参照すると、積層セ
ラミックコンデンサ１０は、一面に内部電極２が形成さ
れた複数の高誘電体セラミック粉末のグリーンシート１
を内部電極２の取り出し部２ａ，２ｂが互いに逆方向の
端部に露出するように積層して、有効層５を形成すると
ともに、この有効層５の高さ方向（Ｔ）の上下層に内部
電極２が存在しないグリーンシート１を積層して保護層
３，４を設けている。また、有効層５を形成する内部電
極は、幅（Ｗ）方向には、サイドマージン部６を設け、
長さ（Ｌ）方向には、内部電極を取り出すように、取り
出し部２ａ，２ｂと内部電極の取り出しマージン部７を
設けている。この取り出し部２ａ，２ｂは、各内部電極
２から対応する一端まで、Ｗ２の幅で延在するととも
に、幅方向中央部分がＷ１の幅で切り取られたいわゆる
二本平行線状に形成されている。このように積層された
グリーンシート１の積層体は、焼成後に、両端に外部電
極８，８を設けて、積層セラミックスコンデンサ１０と
なる。
ラミックコンデンサ１０は、一面に内部電極２が形成さ
れた複数の高誘電体セラミック粉末のグリーンシート１
を内部電極２の取り出し部２ａ，２ｂが互いに逆方向の
端部に露出するように積層して、有効層５を形成すると
ともに、この有効層５の高さ方向（Ｔ）の上下層に内部
電極２が存在しないグリーンシート１を積層して保護層
３，４を設けている。また、有効層５を形成する内部電
極は、幅（Ｗ）方向には、サイドマージン部６を設け、
長さ（Ｌ）方向には、内部電極を取り出すように、取り
出し部２ａ，２ｂと内部電極の取り出しマージン部７を
設けている。この取り出し部２ａ，２ｂは、各内部電極
２から対応する一端まで、Ｗ２の幅で延在するととも
に、幅方向中央部分がＷ１の幅で切り取られたいわゆる
二本平行線状に形成されている。このように積層された
グリーンシート１の積層体は、焼成後に、両端に外部電
極８，８を設けて、積層セラミックスコンデンサ１０と
なる。
【００２２】次に、本発明の実施の形態による積層セラ
ミックコンデンサの具体的な製造およびその特性の評価
について説明する。
ミックコンデンサの具体的な製造およびその特性の評価
について説明する。
【００２３】まず、材料として、誘電体セラミックにＰ
ｂＴｉＯ3 を主成分とし、この主成分のＴｉの置換成分
として、Ｍｇ，Ｗ，Ｎｉ，Ｚｒ，Ｍｎの内の３成分を含
む複合ぺロブスカイト構造を有する緩和型強誘電体セラ
ミックを用いた。ここで，緩和型強誘電体セラミックと
は、強誘電性が散漫相転移によって、緩和されたセラミ
ックを呼び、その特長としてキュリー点（Ｔｃ）付近で
の強誘電率の変化が散漫であり、見掛け上（即ち、測定
上）のキュリー点（Ｔｃ´）に周波数依存性があり、例
えば、周波数が高まるに連れて、高温側にシフトし、ま
た、この見掛け上のキュリー点（Ｔｃ´）と真のＴｃと
が一致しないという性質を備えたものである。
ｂＴｉＯ3 を主成分とし、この主成分のＴｉの置換成分
として、Ｍｇ，Ｗ，Ｎｉ，Ｚｒ，Ｍｎの内の３成分を含
む複合ぺロブスカイト構造を有する緩和型強誘電体セラ
ミックを用いた。ここで，緩和型強誘電体セラミックと
は、強誘電性が散漫相転移によって、緩和されたセラミ
ックを呼び、その特長としてキュリー点（Ｔｃ）付近で
の強誘電率の変化が散漫であり、見掛け上（即ち、測定
上）のキュリー点（Ｔｃ´）に周波数依存性があり、例
えば、周波数が高まるに連れて、高温側にシフトし、ま
た、この見掛け上のキュリー点（Ｔｃ´）と真のＴｃと
が一致しないという性質を備えたものである。
【００２４】また、内部電極には酸化銀７０部、酸化パ
ラジウム３０部からなる混合粉末のぺーストを用いた。
さらに、外部端子電極８の形成は銀及びガラスフリット
からなるぺーストを用いた。
ラジウム３０部からなる混合粉末のぺーストを用いた。
さらに、外部端子電極８の形成は銀及びガラスフリット
からなるぺーストを用いた。
【００２５】本発明の実施の形態による積層セラミック
コンデンサの製造方法は、次の通りである。
コンデンサの製造方法は、次の通りである。
【００２６】まず、原料であるＰｂＯ，ＴｉＯ2 ，その
他原料をボールミルにて混合し、７００℃で仮焼き後、
ボールミルにて粉砕し、誘電体セラミック粉末を得た。
その粉末を有機樹脂であるポリビニールブチラール樹脂
（ＰＶＢ）と溶剤であるエチルセルソルブ（ＥＣ）中に
分散混合してセラミックスラリーを作製し、ドクターブ
レード法にて乾燥上がりの厚みが８０μｍになるように
成膜を行いグリーンシート１を作製した。そのグリーン
シート１に内部電極ぺーストを図１に示す内部電極パタ
ーンでスクリーン印刷し、図１に示す構造となるよう積
層し、積層したグリーンシート１を熱圧着することで積
層セラミックコンデンサの生積層体を得た。また、同様
な方法で、比較の為に、図２に示す従来技術による積層
セラミックコンデンサの生積層体を得た。グリーンシー
卜１，５１の積層にあたっては印刷された内部電極取り
出し部の構造のみによる耐圧性の向上を確認するため
に、図１及び図２に示す水準ともに同じ形状及び積層構
成とし、積層セラミックコンデンサで５．５×４ｍｍサ
イドマージン及び内部電極２の取り出し部２ａ，２ｂ及
び内部電極５２ａ，５２ｂの水平位置において重ならな
い部分の長さも０．４ｍｍとなるように構成した。
他原料をボールミルにて混合し、７００℃で仮焼き後、
ボールミルにて粉砕し、誘電体セラミック粉末を得た。
その粉末を有機樹脂であるポリビニールブチラール樹脂
（ＰＶＢ）と溶剤であるエチルセルソルブ（ＥＣ）中に
分散混合してセラミックスラリーを作製し、ドクターブ
レード法にて乾燥上がりの厚みが８０μｍになるように
成膜を行いグリーンシート１を作製した。そのグリーン
シート１に内部電極ぺーストを図１に示す内部電極パタ
ーンでスクリーン印刷し、図１に示す構造となるよう積
層し、積層したグリーンシート１を熱圧着することで積
層セラミックコンデンサの生積層体を得た。また、同様
な方法で、比較の為に、図２に示す従来技術による積層
セラミックコンデンサの生積層体を得た。グリーンシー
卜１，５１の積層にあたっては印刷された内部電極取り
出し部の構造のみによる耐圧性の向上を確認するため
に、図１及び図２に示す水準ともに同じ形状及び積層構
成とし、積層セラミックコンデンサで５．５×４ｍｍサ
イドマージン及び内部電極２の取り出し部２ａ，２ｂ及
び内部電極５２ａ，５２ｂの水平位置において重ならな
い部分の長さも０．４ｍｍとなるように構成した。
【００２７】得られた生積層体を個々の積層セラミック
コンデンサ素子に切断し、成形にあたつて使用した有機
樹脂（ＰＶＢ）を脱脂後、１０００℃にて焼成し、素子
の角取り後、端子電極８，８及び５８，５８を夫々に形
成して積層セラミックコンデンサ１０，５０を作製し
た。
コンデンサ素子に切断し、成形にあたつて使用した有機
樹脂（ＰＶＢ）を脱脂後、１０００℃にて焼成し、素子
の角取り後、端子電極８，８及び５８，５８を夫々に形
成して積層セラミックコンデンサ１０，５０を作製し
た。
【００２８】こうして得られた積層セラミックコンデン
サ１０，２０について耐圧試験を行った。耐圧試験は、
積層セラミックコンデンサが破壊されショート状態にな
るまで昇圧を行う試験と、ある一定の電圧を印加し一定
の時間放置する試験を行った。
サ１０，２０について耐圧試験を行った。耐圧試験は、
積層セラミックコンデンサが破壊されショート状態にな
るまで昇圧を行う試験と、ある一定の電圧を印加し一定
の時間放置する試験を行った。
【００２９】耐圧試験後、破壊されショートした素子、
及び破壊によるショートに至らなかった素子について、
クラックやデラミネーシヨンの検査を超音波を用いた非
接触内部観察装置を用いて観察した。
及び破壊によるショートに至らなかった素子について、
クラックやデラミネーシヨンの検査を超音波を用いた非
接触内部観察装置を用いて観察した。
【００３０】また、図１に示す積層セラミックコンデン
サにおいて、Ｗ１に示す寸法を変えて試験を行った結果
を下記表１に併せて示す。表中で、発生率は不良発生率
を示すがショートに至らなくてもクラックが発生したと
ころで不良発生と見なした。
サにおいて、Ｗ１に示す寸法を変えて試験を行った結果
を下記表１に併せて示す。表中で、発生率は不良発生率
を示すがショートに至らなくてもクラックが発生したと
ころで不良発生と見なした。
【００３１】
【表１】
【００３２】上記表１からわかるように、破壊電圧の絶
対値に対しては、改善効果が確認されクラックの発生電
圧については、内部電極幅の１／５以上中央部に非印刷
部を設けることで大きく改善されたことがわかる。
対値に対しては、改善効果が確認されクラックの発生電
圧については、内部電極幅の１／５以上中央部に非印刷
部を設けることで大きく改善されたことがわかる。
【００３３】上述のように内部電極取り出し口の幅を静
電容量を得る内部電極の幅よりも１／５中央部以外に配
置することで、電歪効果による有効積層部分とサイドマ
ージン及び内部電極取り出しマージン部分との変位差か
ら生じる機械的ストレスを比較的許容していたセラミッ
クからなるサイドマージン部の構造が内部電極取り出し
口にも設けられ変位差による機械的ストレスに強い構造
を持たせることが可能となり、デラミネーションやクラ
ックの発生を抑制でき、耐電圧性の向上が可能となる。
電容量を得る内部電極の幅よりも１／５中央部以外に配
置することで、電歪効果による有効積層部分とサイドマ
ージン及び内部電極取り出しマージン部分との変位差か
ら生じる機械的ストレスを比較的許容していたセラミッ
クからなるサイドマージン部の構造が内部電極取り出し
口にも設けられ変位差による機械的ストレスに強い構造
を持たせることが可能となり、デラミネーションやクラ
ックの発生を抑制でき、耐電圧性の向上が可能となる。
【００３４】
【発明の効果】以上、説明したように本発明によれば、
内部電極の取り出しマージン部分の構造で、任意の内部
電極取り出し部が積層セラミックコンデンサの静電容量
を得る内部電極幅の中央１／５部分以外に配置すること
で、電歪効果による有効積層部分とサイドマージン及び
内部電極取り出しマージン部分との変位差から生じる機
械的ストレスを、その構造上許容しやすく、かつセラミ
ック層と内部電極層の界面が存在し各々単体の接合強度
よりも弱い部分が存在する内部電極取り出し部に、セラ
ミックのみの焼結部分が内部電極を介在しながら設ける
ことが可能となり、耐電圧性の向上した積層セラミック
コンデンサ及びその製造方法の提供が可能となった。
内部電極の取り出しマージン部分の構造で、任意の内部
電極取り出し部が積層セラミックコンデンサの静電容量
を得る内部電極幅の中央１／５部分以外に配置すること
で、電歪効果による有効積層部分とサイドマージン及び
内部電極取り出しマージン部分との変位差から生じる機
械的ストレスを、その構造上許容しやすく、かつセラミ
ック層と内部電極層の界面が存在し各々単体の接合強度
よりも弱い部分が存在する内部電極取り出し部に、セラ
ミックのみの焼結部分が内部電極を介在しながら設ける
ことが可能となり、耐電圧性の向上した積層セラミック
コンデンサ及びその製造方法の提供が可能となった。
【図１】本発明の実施の形態による積層セラミックコン
デンサを示す図で、（ａ）は平面図、（ｂ）は（ａ）の
IB−IB線に沿った断面図、（ｃ）は（ａ）のIC−IC線に
沿った断面図、（ｄ）が（ａ）のID−ID線に沿った断面
図、（ｅ）は（ａ）のセラミックコンデンサの分解して
積層順に縦方向に並べた平面図である。
デンサを示す図で、（ａ）は平面図、（ｂ）は（ａ）の
IB−IB線に沿った断面図、（ｃ）は（ａ）のIC−IC線に
沿った断面図、（ｄ）が（ａ）のID−ID線に沿った断面
図、（ｅ）は（ａ）のセラミックコンデンサの分解して
積層順に縦方向に並べた平面図である。
【図２】従来技術による積層セラミックコンデンサの構
造を示す図で、（ａ）は平面図、（ｂ）は（ａ）のIIB
−IIB 線に沿った断面図、（ｃ）は（ａ）のIIC1−IIC1
又はIIC2−IIC2線に沿った断面図、（ｄ）は（ａ）の積
層セラミックコンデンサをセラミック層毎に分解して積
層順に縦方向に並べた平面図である。
造を示す図で、（ａ）は平面図、（ｂ）は（ａ）のIIB
−IIB 線に沿った断面図、（ｃ）は（ａ）のIIC1−IIC1
又はIIC2−IIC2線に沿った断面図、（ｄ）は（ａ）の積
層セラミックコンデンサをセラミック層毎に分解して積
層順に縦方向に並べた平面図である。
１，５１ グリーンシート（セラミック層） ２，５２ａ，５２ｂ 内部電極 ２ａ，２ｂ 取り出し部 ３，４，５３，５４ 保護層 ５，５５ 有効層 ６，５６ サイドマージン部 ７，５７ 取り出しマージン部 ８，５８ 外部端子電極 １０，５０ 積層セラミックコンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/30 ３１１ Ｈ０１Ｇ 4/30 ３１１Ｅ Ｆターム(参考） 5E001 AB03 AC02 AC03 AC09 AC10 AD03 AE00 AE03 AF06 AH01 AH05 AH06 AH09 AJ01 5E082 AA01 AB03 BC33 BC35 EE04 EE16 EE27 EE35 FG06 FG26 FG27 FG51 FG54 GG10 GG11 GG28 HH43 JJ03 JJ12 JJ23 KK01 LL01 LL02 MM22 MM24 PP09
Claims (4)
- 【請求項１】 積層セラミックコンデンサにおいて、同
じ電圧極性を印加する外部端子電極へ接続する内部電極
の取り出し部のマージン部の構造で、前記積層セラミッ
クコンデンサの静電容量を得る内部電極の幅の内側にセ
ラミック単体からなる積層部位を設けたことを特徴とす
る積層セラミックコンデンサ。 - 【請求項２】 積層セラミックコンデンサにおいて、同
じ電圧極性を印加する端子電極へ接続する内部電極の取
り出し部のマージン部の構造で、任意の内部電極取り出
し部の幅を、積層セラミックコンデンサの静電容量を得
る内部電極の幅の中央１／５部分以外に配置したことを
特徴とする積層セラミックコンデンサ。 - 【請求項３】 積層セラミックコンデンサの製造方法に
おいて、同じ電圧極性を印加する外部端子電極へ接続す
る内部電極の取り出し部のマージン部の構造の形成方法
で、前記積層セラミックコンデンサの静電容量を得る内
部電極の幅の内側にセラミック単体からなる積層部位を
設けることを特徴とする積層セラミックコンデンサの製
造方法。 - 【請求項４】 積層セラミックコンデンサの製造方法に
おいて、同じ電圧極性を印加する端子電極へ接続する内
部電極の取り出し部のマージン部の構造の形成方法で、
任意の内部電極取り出し部の幅を、積層セラミックコン
デンサの静電容量を得る内部電極の幅の中央１／５部分
以外に配置することを特徴とする積層セラミックコンデ
ンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326761A JP2000150291A (ja) | 1998-11-17 | 1998-11-17 | 積層セラミックコンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326761A JP2000150291A (ja) | 1998-11-17 | 1998-11-17 | 積層セラミックコンデンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150291A true JP2000150291A (ja) | 2000-05-30 |
Family
ID=18191403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10326761A Pending JP2000150291A (ja) | 1998-11-17 | 1998-11-17 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126333A1 (ja) | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| KR101761945B1 (ko) | 2012-10-24 | 2017-07-26 | 삼성전기주식회사 | 적층 커패시터 |
-
1998
- 1998-11-17 JP JP10326761A patent/JP2000150291A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126333A1 (ja) | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| EP1884967A1 (en) * | 2005-05-26 | 2008-02-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and method for manufacturing same |
| EP1884967A4 (en) * | 2005-05-26 | 2011-11-16 | Murata Manufacturing Co | MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME |
| KR101761945B1 (ko) | 2012-10-24 | 2017-07-26 | 삼성전기주식회사 | 적층 커패시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8345405B2 (en) | Multilayer ceramic capacitor | |
| US8390983B2 (en) | Multilayer ceramic capacitor | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| US8773839B2 (en) | Multilayer ceramic electronic component | |
| CN112185698B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| TWI500056B (zh) | 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件 | |
| CN112563026B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| JP2015146454A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| CN112117126A (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| JP2012253338A (ja) | 積層セラミック電子部品 | |
| JP2013149939A (ja) | 積層セラミック電子部品及びその製造方法 | |
| US10916377B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US20120236460A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| CN113035569A (zh) | 多层陶瓷电容器及其制造方法 | |
| CN110828163A (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
| US11380490B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| TWI490897B (zh) | 多層陶瓷電容器及其製造方法 | |
| CN110853921B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| JP2000150292A (ja) | 積層セラミックコンデンサ | |
| JP6116862B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2006128283A (ja) | 積層セラミックコンデンサ | |
| JP2022111041A (ja) | 積層型電子部品 | |
| JP2000150291A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP3939281B2 (ja) | 電極ペースト及びこれを用いたセラミック電子部品の製造方法 | |
| JP6317119B2 (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080402 |