JP7302900B2 - 積層セラミックキャパシタ - Google Patents

積層セラミックキャパシタ Download PDF

Info

Publication number
JP7302900B2
JP7302900B2 JP2021202783A JP2021202783A JP7302900B2 JP 7302900 B2 JP7302900 B2 JP 7302900B2 JP 2021202783 A JP2021202783 A JP 2021202783A JP 2021202783 A JP2021202783 A JP 2021202783A JP 7302900 B2 JP7302900 B2 JP 7302900B2
Authority
JP
Japan
Prior art keywords
intermetallic compound
layers
layer
multilayer ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021202783A
Other languages
English (en)
Other versions
JP2022031927A (ja
Inventor
ホイ クー、クン
ジン キム、ソン
セオク クー、ボン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190018478A external-priority patent/KR20200064860A/ko
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2022031927A publication Critical patent/JP2022031927A/ja
Application granted granted Critical
Publication of JP7302900B2 publication Critical patent/JP7302900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックキャパシタに関するものである。
積層セラミックキャパシタ(Multi-Layered Ceramic Capacitor、MLCC)は、小型でありながら高容量が保障され、実装が容易であるという長所により、通信、コンピュータ、家電、自動車などの産業に用いられる重要なチップ部品である。特に、積層セラミックキャパシタは、携帯電話、コンピュータ、デジタルTVなどの各種電気、電子、情報通信機器に用いられる核心受動素子でもある。
最近では、電子機器の小型化及び高性能化に伴い、積層セラミックキャパシタも小型化及び高容量化する傾向にあり、かかる流れに伴い、積層セラミックキャパシタの高信頼性の確保に対する重要度が高まっている。
かかる積層セラミックキャパシタの高信頼性を確保するための方案としては、機械的又は熱的環境において発生する引張ストレス(stress)を吸収して、ストレスによるクラック(crack)の発生を防止するために、外部電極に導電性樹脂層を適用する技術が開示されている。
このような導電性樹脂層は、Cu、及び熱硬化性樹脂を含むペーストを用いて形成され、積層セラミックキャパシタの外部電極における焼結電極層とめっき層の間を電気的及び機械的に接合させる役割を果たすとともに、回路基板への実装中に発生する工程温度による機械的及び熱的応力、ならびに基板の反り衝撃から積層セラミックキャパシタを保護する役割を果たす。
しかし、Cu、及び熱硬化性樹脂を含むペーストを用いる場合には、素材の基本的な物性によって反り衝撃や熱衝撃、水分又は塩素水などの吸湿が原因となって信頼性項目に対する物性が変化する可能性がある。
すなわち、Cu、及び熱硬化性樹脂を含むペーストを用いる場合には、チップ内部に残留応力が存在することがあり、反り衝撃をそのままセラミック本体に伝達するようになる。
韓国公開特許第2015-0086343号公報
本発明の目的は、耐湿信頼性に優れ、内部等価直列抵抗(ESR、Equivalent Series Resistor)が低く、機械的応力に対する抵抗性にも優れる積層セラミックキャパシタを提供することである。
本発明の一側面は、誘電体層及び内部電極を含む本体と、上記本体の一面に配置される外部電極と、を含み、上記外部電極は、上記内部電極と接触する電極層と、上記電極層上に配置され、第1金属間化合物のCuSnからなる第1金属間化合物層と、上記第1金属間化合物層上に配置され、第2金属間化合物のCuSnからなる第2金属間化合物層と、上記第2金属間化合物層上に配置され、複数の金属粒子、ベース樹脂、及び上記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性樹脂層と、を含む積層セラミックキャパシタを提供する。
本発明の他の一側面は、誘電体層及び内部電極を含む本体と、上記本体の一面に配置される外部電極と、を含み、上記外部電極は、上記内部電極と接触する電極層と、上記電極層上に配置され、第1金属間化合物からなる第1金属間化合物層と、上記第1金属間化合物層上に配置され、第2金属間化合物からなる第2金属間化合物層と、上記第2金属間化合物層上に配置され、複数の金属粒子、ベース樹脂、及び上記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性樹脂層と、を含み、上記第2金属間化合物層内のボイド(void)の数は、上記第1金属間化合物層内のボイド(void)の数よりも少ない積層セラミックキャパシタを提供する。
本発明の一実施形態によると、電極層、第1金属間化合物層、第2金属間化合物層、及び導電性樹脂層が順に積層された構造を有し、金属間化合物(Intermetallic Compound)が層(layer)状に電極層と導電性樹脂層の間に2層形成されることにより、耐湿信頼性が向上し、ESRが低く、反り強度などの機械的応力に対する抵抗性及び耐化学性の特性が向上することができる。
本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図1のI-I'の線に沿った断面図である。 図2のB領域を拡大して示す断面図である。 本発明の一実施形態による積層セラミックキャパシタのB領域付近の断面を顕微鏡で撮影した写真である。 本発明の実施例及び比較例に対するESR値を測定して示すグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図2は図1のI-I'の線に沿った断面図である。
図1及び図2を参照すると、本発明の一実施形態による積層セラミックキャパシタ100は、本体110と、第1及び第2外部電極130、140と、を含む。
本体110は、キャパシタの容量の形成に寄与する部分としての活性領域と、活性領域の上下部にそれぞれ形成される上下マージン部としての上部及び下部カバー112、113と、を含むことができる。
本発明の一実施形態において、本体110の形状は特に制限されないが、実質的に六面体形状であることができる。
すなわち、本体110は、内部電極の配置による厚さの差及び角部の研磨により、完全な六面体形状ではないが、実質的に六面体に近い形状を有することができる。
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上において、X方向は第1方向又は長さ方向を示し、Y方向は第2方向又は幅方向を示し、Z方向は第3方向、厚さ方向又は積層方向を示すことができる。
また、本体110において、Z方向に互いに対向する両面を第1及び第2面1、2と定義し、第1及び第2面1、2と連結され、X方向に互いに対向する両面を第3及び第4面3、4と定義し、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、且つY方向に互いに対向する両面を第5及び第6面5、6と定義する。この際、第1面1は実装面となり得る。
上記活性領域は、複数の誘電体層111と、該誘電体層111を間に挟んで複数の第1及び第2内部電極121、122と、が交互に積層される構造からなることができる。
誘電体層111は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO)系、若しくは、チタン酸ストロンチウム(SrTiO)系粉末を含むことができるが、本発明はこれに限定されるものではない。
この際、誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に合わせて任意に変更することができ、本体110のサイズ及び容量を考慮して、焼成後の1層の厚さが0.1~10μmとなるように構成することができるが、本発明がこれに限定されるものではない。
第1及び第2内部電極121、122は、誘電体層111を間に挟んで互いに対向するように配置されることができる。
第1及び第2内部電極121、122は、互いに異なる極性を有する一対の電極であり、誘電体層111上に導電性金属を含む導電性ペーストを所定の厚さに印刷することで、誘電体層111を間に挟んで誘電体層111の積層方向に沿って本体110の第3及び第4面3、4に交互に露出するように形成されることができ、この際、中間に配置された誘電体層111によって互いに電気的に絶縁されることができる。
かかる第1及び第2内部電極121、122は、上記本体の第3及び第4面3、4に形成された電極層131、141を介して第1及び第2外部電極130、140とそれぞれ電気的に連結されることができる。
これにより、第1及び第2外部電極130、140に電圧を印加すると、互いに対向する第1及び第2内部電極121、122の間に電荷が蓄積されるようになる。この際、積層セラミックキャパシタ100の静電容量は、第1及び第2内部電極121、122の重なり領域の面積と比例するようになる。
かかる第1及び第2内部電極121、122の厚さは、用途に応じて決定されることができ、例えば、セラミック本体110のサイズ及び容量を考慮して、0.2~1.0μmの範囲内にあるように決定されることができるが、本発明がこれに限定されるものではない。
また、第1及び第2内部電極121、122に含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であることができるが、本発明がこれに限定されるものではない。
上部及び下部カバー112、113は、内部電極を含まないことを除いては、上記活性領域の誘電体層111と同一の材料及び構成を有することができる。
すなわち、上部及び下部カバー112、113は、単一の誘電体層又は2層以上の誘電体層を上記活性領域の上面及び下面にそれぞれZ方向に積層して形成されたものと見なすことができ、基本的には、物理的又は化学的なストレスによる第1及び第2内部電極121、122の損傷を防止する役割を果たすことができる。
本発明の一実施形態によると、第1及び第2外部電極130、140は、上記第1及び第2内部電極121、122と接触する電極層131、141と、上記電極層131、141上に配置され、第1金属間化合物からなる第1金属間化合物層132、142と、上記第1金属間化合物層132、142上に配置され、第2金属間化合物からなる第2金属間化合物層133、143と、上記第2金属間化合物層133、143上に配置され、複数の金属粒子、ベース樹脂、及び上記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性樹脂層134、144と、を含む。
図3は図2のB領域を拡大して示す断面図である。
図3を参照すると、第1及び第2外部電極130、140は、電極層131、141と、第1金属間化合物層132、142と、第2金属間化合物層133、143と、導電性樹脂層134、144と、第1めっき層135、145及び第2めっき層136、146と、をそれぞれ含むことができる。
第1めっき層135、145はニッケルめっき層であってもよく、第2めっき層136、146はスズめっき層であってもよい。
電極層131、141は、本体と外部電極を機械的に接合させる役割を果たすとともに、内部電極と外部電極を電気的及び機械的に接合させる役割を果たす。
上記電極層131、141は、本体110の長さ方向の一面に交互に露出する第1及び第2内部電極121、122と接触して直接連結されることにより、第1及び第2外部電極130、140と第1及び第2内部電極121、122との間の電気的導通を確保する。
すなわち、上記電極層131、141は、第1電極層131及び第2電極層141で構成されることができ、上記第1電極層131は、本体110の長さ方向の一面に露出する第1内部電極121と接触して直接連結されることにより、第1外部電極130と第1内部電極121との間の電気的導通を確保する。
また、上記第2電極層141は、本体110の長さ方向の他面に露出する第2内部電極122と接触して直接連結されることにより、第2外部電極140と第2内部電極122との間の電気的導通を確保する。
かかる電極層131、141は金属成分を含むことができ、一例として、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)、又はこれらの合金が挙げられる。より好ましくは、上記金属成分として焼結銅を用いることができる。
一方、電極層の厚さは、特に制限されないが、0.5~5μmであってもよい。
この際、電極層131、141は、本体110の第3及び第4面3、4から本体110の第1及び第2面1、2の一部までそれぞれ延長するように形成されることができる。
また、電極層131、141は、本体110の第3及び第4面3、4から本体110の第5及び第6面5、6の一部までそれぞれ延長するように形成されることができる。
第1金属間化合物層132、142は、上記電極層131、141上に配置され、第1金属間化合物からなる。
上記第1金属間化合物層132、142は、耐湿信頼性及び電気的連結性を向上させる役割を果たす。また、上記第1金属間化合物層132、142は、上記電極層131、141を覆うように配置されることができる。
本発明の一実施形態によると、電極層131、141を形成し、電極層131、141上に低融点のペーストを塗布及び焼成して第1及び第2外部電極130、140を形成する。
これにより、電極層131、141に含まれる金属粒子と、ペーストに含まれる低融点の金属粒子とが相互拡散して第1金属間化合物が形成されるようになる。また、電極層131、141と導電性樹脂層134、144の間に第1金属間化合物が形成され、第1金属間化合物層132、142が層状に形成される。
この際、第1金属間化合物はCuSnであってもよい。すなわち、電極層131、141に含まれる金属粒子であるCuと、ペーストに含まれる低融点の金属粒子であるSnとが結合して形成されたCuSnであることができる。
第1金属間化合物層132、142により、耐湿信頼性及び電気的連結性を向上させることができる。
従来のように、焼結銅を含む電極層上に銅(Cu)、スズ(Sn)、及びエポキシ樹脂を含む導電性樹脂層を形成する場合、CuSnの金属間化合物層だけが形成されると知られている。
しかし、上記焼結銅を含む電極層131、141と、後述する導電性樹脂層134、144の間に金属間化合物層としてCuSnの第1層だけを形成した場合、機械的強度や耐湿信頼性の面で十分な効果が得られないという問題があった。
具体的には、CuSnの金属間化合物層だけが電極層と導電性樹脂層の間に形成される場合には、カーケンダルボイド(Kirkendall void)が形成されて、機械的強度や耐湿信頼性の面で良くない影響を及ぼすことになる。
カーケンダルボイドが気孔の形で電極層131、141とCuSnの第1金属間化合物層132、142の界面に形成された場合、気孔に沿って耐湿不良が発生することがあり、気孔の存在が原因となって機械的強度が低下する可能性もある。
本発明の一実施形態によると、金属間化合物が層状に電極層と導電性樹脂層の間に2層形成されることにより、耐湿信頼性が向上し、ESRが低く、反り強度などの機械的応力に対する抵抗性及び耐化学性の特性を向上させることができる。
すなわち、上記焼結銅を含む電極層131、141と、後述する導電性樹脂層134、144の間に金属間化合物が層状に2層配置される。つまり、CuSnの第1金属間化合物層132、142が形成され、第1金属間化合物層132、142上にCuSnの第2金属間化合物層133、143が形成される。
具体的には、本発明の一実施形態によると、電極層131、141と導電性樹脂層134、144の間に第1金属間化合物が層状になって第1金属間化合物層132、142が形成される。また、第1金属間化合物層132、142上に第2金属間化合物が層状になって第2金属間化合物層133、143が形成される。
上記第2金属間化合物はCuSnであってもよい。すなわち、電極層131、141に含まれる金属粒子のCuと、ペーストに含まれる低融点の金属粒子のSnとが結合して形成されたCuSnであってもよい。
上記第2金属間化合物のCuSnは、上記CuSnの第1金属間化合物に比べて透湿率が非常に低い。
すなわち、CuSnの金属間化合物の場合には多数の微細気孔が発生する。ここで、かかる微細気孔は、上記のカーケンダルボイドとして知られている。
上記CuSnの金属間化合物だけが層状に形成される場合、耐湿や機械的強度に弱い特徴を有する。
これに対し、CuSnの金属間化合物には微細気孔がほとんどない。このように、微細気孔がほとんどない第2金属間化合物のCuSnは、上記CuSnの第1金属間化合物に比べて透湿率が非常に低い。
本発明の一実施形態において、上記第1金属間化合物層132、142上にCuSnの第2金属間化合物層133、143を形成する方法は、先ず、導電性樹脂層134、144を、従来のようなCu-Sn系-エポキシ樹脂の導電性ペーストではなく、Ag-Sn系-エポキシ樹脂の導電性ペーストを用いて形成する方法により行うことができる。
また、Ag-Sn系-エポキシ樹脂の導電性ペーストを用いて導電性樹脂層134、144を形成し、且つSnのはんだ量を調節することにより、上記第1金属間化合物層132、142上にCuSnの第2金属間化合物層133、143を形成することができる。これについての詳細は後述する。
本発明の一実施形態によると、上記第2金属間化合物層133、143の厚さに対する上記第1金属間化合物層132、142の厚さの比は、0.1~1.0であることができる。
上記第2金属間化合物層133、143の厚さに対する上記第1金属間化合物層132、142の厚さの比が0.1~1.0を満たすようにすることにより、透湿率がCuSnの第1金属間化合物層132、142よりも非常に低いCuSnの第2金属間化合物層133、143をさらに厚く形成することで、耐湿信頼性が向上し、ESRが低く、反り強度などの機械的応力に対する抵抗性及び耐化学性の特性を向上させることができる。
上記第2金属間化合物層133、143の厚さに対する上記第1金属間化合物層132、142の厚さの比が1.0を超えると、CuSnの第1金属間化合物層132、142の厚さがCuSnの第2金属間化合物層133、143の厚さよりも厚いため、耐湿信頼性や機械的特性の低下が発生することがある。
また、上記第1金属間化合物層132、142内のボイドの数に対する上記第2金属間化合物層133、143内のボイドの数の比は1.0未満であってもよい。
上記第1金属間化合物層132、142内のボイドの数に対する上記第2金属間化合物層133、143内のボイドの数の比が1.0未満を満たすようにすることにより、耐湿信頼性が向上し、ESRが低く、反り強度などの機械的応力に対する抵抗性及び耐化学性の特性を向上させることができる。
すなわち、第1金属間化合物層132、142内のボイドの数よりも非常に少ない数のボイドを有する第2金属間化合物層133、143を第1金属間化合物層132、142の上部に配置することにより、耐湿信頼性及び機械的強度をともに向上させることができる。上記第2金属間化合物層133、143は、第1金属間化合物層132、142内のボイドの数よりも非常に少ない数のボイドを有することができ、ボイドがほとんど存在しない場合もあり得る。
上記導電性樹脂層134、144は、上記第2金属間化合物層133、143上に配置され、複数の金属粒子134a、ベース樹脂134c、及び上記ベース樹脂134cの硬化温度よりも低融点を有する導電性金属134bを含む。
上記複数の金属粒子134aは銀(Ag)であり、上記ベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134bはスズ(Sn)である。
上記複数の金属粒子134aのサイズは0.5~3.0μmであってもよいが、必ずしもこれに制限されるものではない。
上記導電性樹脂層134、144は、第2金属間化合物層133、143上に配置され、複数の金属粒子134a、上記複数の金属粒子134aを取り囲むベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134b、及びベース樹脂134cを含む。導電性樹脂層134、144は、第1金属間化合物層132、142及び第2金属間化合物層133、143と第1めっき層を電気的及び機械的に接合させる役割を果たすとともに、積層セラミックキャパシタを基板に実装する際に、機械的又は熱的環境で発生する引張応力を吸収してクラック(crack)が発生することを防止し、基板の反りの影響から積層セラミックキャパシタを保護する役割を果たすことができる。
上記複数の金属粒子134aを取り囲む導電性金属134bは、ベース樹脂134cの硬化温度よりも低い融点を有する。
上記導電性金属134bは、溶融された状態で、複数の金属粒子134aを取り囲んで相互連結する役割を果たす。これにより、本体110の内部の応力を最小限に抑えるとともに、高温負荷及び耐湿負荷特性を向上させることができる。
すなわち、導電性金属134bがベース樹脂134cの硬化温度よりも低い融点を有する金属を含むことから、ベース樹脂134cの硬化温度よりも低い融点を有する金属が乾燥及び硬化工程を経る過程で溶融され、金属粒子134aを取り囲むようになる。この際、導電性金属134bは、好ましくは300℃以下の低融点金属を含むことができる。
例えば、導電性金属134bは、213~220℃の融点を有するSnを含むことができる。乾燥及び硬化工程を経る過程でSnが溶融されると、溶融されたSnはAgのような高融点の金属粒子を毛細管現象により浸透移動させ、金属粒子134aを取り囲むようになる。
本発明の一実施形態によると、上記ベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134bの含有量は10wt%以上33wt%未満であってもよい。
上記ベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134bとしてのSnの含有量を10wt%以上33wt%未満とすることにより、CuSnの第1金属間化合物層132、142及びCuSnの第2金属間化合物層133、143を安定的に形成するとともに、Snの未反応による外部突出を防いで信頼性を向上させることができる。
特に、上記Snの含有量を10wt%以上33wt%未満とすることにより、CuSnの第1金属間化合物層132、142及びCuSnの第2金属間化合物層133、143を安定的に形成することができるため、CuSnの金属間化合物層のみで形成された場合に比べて耐湿信頼性及び機械的な面において信頼性がより向上することができる。
上記ベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134bとしてのSnの含有量が10wt%未満の場合には、CuSnの第1金属間化合物層132、142及びCuSnの第2金属間化合物層133、143を安定的に形成することができない。
これに対し、上記ベース樹脂134cの硬化温度よりも低い融点を有する導電性金属134bとしてのSnの含有量が33wt%以上の場合には、Snの未反応によって外部に突出するという現象が起こりうる。
上記ベース樹脂134cは電気絶縁性を有する熱硬化性樹脂を含むことができる。
この際、上記熱硬化性樹脂は、一例として、エポキシ樹脂であってもよいが、本発明がこれに限定されるものではない。
ベース樹脂134cは、第1金属間化合物層132、142及び第2金属間化合物層133、143と第1めっき層135、145の間を機械的に接合させる役割を果たす。
上記導電性樹脂層134、144上に第1めっき層135、145と第2めっき層136、146が順に配置されることができる。
この際、第1めっき層135、145は、例えば、ニッケルめっき層であってもよく、第2めっき層136、146はスズめっき層であってもよい。ここで、ニッケルめっき層135、145は、導電性樹脂層134、144と接触する。
図4は本発明の一実施形態による積層セラミックキャパシタのB領域付近の断面を顕微鏡で撮影した写真である。
図4を参照すると、電極層131と導電性樹脂層134の間に第1金属間化合物が層状になって第1金属間化合物層132が形成され、第1金属間化合物層132上に第2金属間化合物が層状になって第2金属間化合物層133が形成されることが確認できる。
本発明の他の実施形態による積層セラミックキャパシタ100は、誘電体層111及び第1及び第2内部電極121、122を含む本体110と、上記本体110の一面に配置される第1及び第2外部電極130、140と、を含み、上記第1及び第2外部電極130、140は、上記第1及び第2内部電極121、122と接触する電極層131、141と、上記電極層131、141上に配置され、第1金属間化合物からなる第1金属間化合物層132、142と、上記第1金属間化合物層132、142上に配置され、第2金属間化合物からなる第2金属間化合物層133、143と、上記第2金属間化合物層133、143上に配置され、複数の金属粒子、ベース樹脂、及び上記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性樹脂層134、144と、を含み、上記第2金属間化合物層133、143内のボイドの数は、上記第1金属間化水層132、142内のボイドの数よりも少ないことを特徴とする。
上記第1金属間化合物はCuSnであり、上記第2金属間化合物はCuSnである。
上述のように、第1金属間化合物はCuSnであり、上記第2金属間化合物はCuSnであるため、上記第2金属間化合物層133、143内のボイドの数は、上記第1金属間化合物層132、142内のボイドの数よりも少ないことを特徴とする。
本発明の他の実施形態によると、上記第1金属間化合物層132、142の透湿率に対する上記第2金属間化合物層133、143の透湿率の比は0.5以下であってもよいが、必ずしもこれに制限されるものではなく、0.2以下の低レベルであってもよい。
以下では、本発明の一実施形態による積層セラミックキャパシタの製造方法について具体的に説明するが、本発明がこれに制限されるものではなく、本実施形態の積層セラミックキャパシタの製造方法についての説明のうち上述した積層セラミックキャパシタと重複する説明は省略する。
本実施形態による積層セラミックキャパシタの製造方法は、先ず、チタン酸バリウム(BaTiO)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数のセラミックグリーンシートを設ける。
上記セラミックグリーンシートは、セラミック粉末、バインダー、及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法などで数μmの厚さを有するシート(sheet)状に製作したものである。
次に、上記グリーンシート上に、スクリーン印刷工法などでニッケル粉末などの導電性金属を含む内部電極用の導電性ペーストを塗布することで、内部電極を形成する。
その後、内部電極が印刷されたグリーンシートを複数個積層して積層体を設ける。この際、積層体の上面及び下面に内部電極が印刷されていないグリーンシートを複数個積層することで、カバーを形成することができる。
次に、積層体を焼成して本体を設けた後、上記第1及び第2内部電極とそれぞれ電気的に連結されるように、上記本体の第3及び第4面にそれぞれ電極層を形成する。
上記本体は、誘電体層、内部電極、及びカバーを含む。ここで、上記誘電体層は、内部電極が印刷されたグリーンシートを焼成して形成され、上記カバーは、内部電極が印刷されていないグリーンシートを焼成して形成される。
上記内部電極は、互いに異なる極性を有する第1及び第2内部電極として形成されることができる。
次に、上記本体の一面及び他面に電極層を形成する。
上記電極層は、導電性金属の銅、及びガラスを含む外部電極形成用の導電性ペーストを上記本体の一面及び他面に塗布することにより形成することができる。
上記電極層はディッピング法により形成することができ、これに制限されるものではないが、シートを転写する方法や、無電解めっき法又はスパッタリング工法を用いて電極層を形成することができる。
次に、電極層上に、複数の金属粒子、ベース樹脂、及び上記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性ペーストを塗布及び乾燥した後、硬化熱処理することで、第1金属間化合物からなる第1金属間化合物層、上記第1金属間化合物層上に配置され、第2金属間化合物からなる第2金属間化合物層、及び導電性樹脂層を形成する。
上記導電性ペーストは、金属粒子、熱硬化性樹脂、及び上記熱硬化性樹脂よりも低い融点を有する低融点金属を含むことができる。例えば、上記ペーストは、Ag粉末、Sn系はんだ粉末、及び熱硬化性樹脂を混合した後、3-ロールミル(3-roll mill)を用いて分散させることによって製造することができる。Sn系はんだ粉末は、Sn、Sn96.5Ag3.0Cu0.5、Sn42Bi58、及びSn72Bi28から選択された1種以上を含んでもよく、Ag粉末に含まれたAgの粒子サイズは0.5~3μmであってもよいが、本発明はこれに限定されるものではない。
上記Sn系はんだ粉末は、ペースト全重量に対して10wt%以上33wt%未満の含有量で含まれた。
そして、上記電極層の外側に上記低融点のペーストを塗布し、乾燥及び硬化して、第1及び第2金属間化合物層ならびに導電性樹脂層を形成することができる。
上記熱硬化性樹脂は、一例として、エポキシ樹脂を含むことができるが、本発明はこれに限定されるものではなく、例えば、ビスフェノールA樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂、又はこれらの誘導体のうち分子量が少ないため、常温で液状である樹脂であってもよい。
尚、上記導電性樹脂層上に第1めっき層及び第2めっき層を形成する段階をさらに含んでもよい。
例えば、導電性樹脂層上に第1めっき層であるニッケルめっき層を形成し、ニッケルめっき層上に第2めっき層であるスズめっき層を形成してもよい。
本発明の実施例は、上記のように、Ag粉末、Sn系はんだ粉末、及び熱硬化性樹脂を混合した導電性ペーストで導電性樹脂層を形成したものである。また、比較例1は、Ag粉末と熱硬化性樹脂を混合したAg導電性ペーストで導電性樹脂層を形成したものであり、比較例2は、Cu粉末、Sn系はんだ粉末、及び熱硬化性樹脂を混合したCu導電性ペーストを用いて導電性樹脂層を形成したものである。
上記比較例1及び比較例2は従来技術に該当する。
下記表1は、上記比較例1、比較例2、及び実施例によって透過率及び透湿率を比較した表である。
透過率及び透湿率試験は、37.8℃及び相対湿度100%の条件下で行われた。
Figure 0007302900000001
上記表1を参照すると、本発明の実施例の場合、従来のAg導電性ペースト(比較例1)及びCu導電性ペースト(比較例2)と比較して透湿率がほとんどないことが分かる。
図5は本発明の実施例及び比較例に対するESR値を測定して示すグラフである。
図5を参照すると、本発明の実施例によるESR値が比較例に比べて著しく低いことが分かる。
図5における比較例は、上記比較例1に該当するAg導電性ペーストを適用した場合であって、Ag粉末、Sn系はんだ粉末、及び熱硬化性樹脂を混合した導電性ペーストで導電性樹脂層を形成した実施例によるESR値が上記比較例に比べて著しく低いことが確認できる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 積層セラミックキャパシタ
110 本体
111 誘電体層
121、122 第1及び第2内部電極
130、140 第1及び第2外部電極
131、141 電極層
132、142 第1金属間化合物層
133、143 第2金属間化合物層
134、144 導電性樹脂層
135、145 第1めっき層
136、146 第2めっき層
134a 金属粒子
134b 導電性金属
134c ベース樹脂

Claims (8)

  1. 誘電体層及び内部電極を含む本体と、
    前記本体の一面に配置される外部電極と、
    を含み、
    前記外部電極は、
    前記内部電極と接触する電極層と、
    前記電極層上に配置され、第1金属間化合物からなる第1金属間化合物層と、
    前記第1金属間化合物層上に配置され、第2金属間化合物からなる第2金属間化合物層と、
    前記第2金属間化合物層上に配置され、複数の金属粒子、ベース樹脂、及び前記ベース樹脂の硬化温度よりも低い融点を有する導電性金属を含む導電性樹脂層と、
    を含み、
    前記第2金属間化合物層内のボイド(void)の数は、前記第1金属間化合物層内のボイド(void)の数よりも少なく、
    前記第1金属間化合物層は、前記電極層の一面に形成され
    前記第1金属間化合物及び前記第2金属間化合物は、Cu-Sn系化合物である、
    積層セラミックキャパシタ。
  2. 前記複数の金属粒子は銀(Ag)であり、
    前記ベース樹脂の硬化温度よりも低い融点を有する導電性金属はスズ(Sn)である、
    請求項1に記載の積層セラミックキャパシタ。
  3. 前記第1金属間化合物はCuSnである、
    請求項1又は2に記載の積層セラミックキャパシタ。
  4. 前記第2金属間化合物はCuSnである、
    請求項1~3の何れか一項に記載の積層セラミックキャパシタ。
  5. 前記第2金属間化合物層の厚さに対する前記第1金属間化合物層の厚さの比は0.1~1.0である、
    請求項1から4の何れか一項に記載の積層セラミックキャパシタ。
  6. 前記複数の金属粒子のサイズは0.5~3.0μmである、
    請求項1から5の何れか一項に記載の積層セラミックキャパシタ。
  7. 前記ベース樹脂の硬化温度よりも低い融点を有する導電性金属の含有量は10wt%以上33wt%未満である、
    請求項1から6の何れか一項に記載の積層セラミックキャパシタ。
  8. 前記第1金属間化合物層の透湿率に対する前記第2金属間化合物層の透湿率の比は0.5以下である、
    請求項1から7の何れか一項に記載の積層セラミックキャパシタ。
JP2021202783A 2018-11-29 2021-12-14 積層セラミックキャパシタ Active JP7302900B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2018-0150773 2018-11-29
KR20180150773 2018-11-29
KR1020190018478A KR20200064860A (ko) 2018-11-29 2019-02-18 적층 세라믹 커패시터
KR10-2019-0018478 2019-02-18
JP2019078228A JP7053095B2 (ja) 2018-11-29 2019-04-17 積層セラミックキャパシタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019078228A Division JP7053095B2 (ja) 2018-11-29 2019-04-17 積層セラミックキャパシタ

Publications (2)

Publication Number Publication Date
JP2022031927A JP2022031927A (ja) 2022-02-22
JP7302900B2 true JP7302900B2 (ja) 2023-07-04

Family

ID=70849349

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019078228A Active JP7053095B2 (ja) 2018-11-29 2019-04-17 積層セラミックキャパシタ
JP2021202783A Active JP7302900B2 (ja) 2018-11-29 2021-12-14 積層セラミックキャパシタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019078228A Active JP7053095B2 (ja) 2018-11-29 2019-04-17 積層セラミックキャパシタ

Country Status (3)

Country Link
US (2) US10903010B2 (ja)
JP (2) JP7053095B2 (ja)
CN (1) CN111243864B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210149355A (ko) * 2020-06-02 2021-12-09 삼성전기주식회사 전자 부품 및 그 제조방법
KR20220070922A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 적층형 전자 부품
KR20220090988A (ko) * 2020-12-23 2022-06-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 실장 기판
KR20230064236A (ko) * 2021-11-03 2023-05-10 삼성전기주식회사 적층형 커패시터

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141292A (ja) 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP2011054642A (ja) 2009-08-31 2011-03-17 Tdk Corp セラミック電子部品及びセラミック電子部品の製造方法
WO2014097823A1 (ja) 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品
JP2016136557A (ja) 2015-01-23 2016-07-28 Tdk株式会社 積層型セラミック電子部品
JP2017011145A (ja) 2015-06-24 2017-01-12 株式会社村田製作所 積層セラミックコンデンサ
JP2018098475A (ja) 2016-12-09 2018-06-21 株式会社村田製作所 積層セラミックコンデンサ
JP2018148199A (ja) 2017-03-02 2018-09-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
KR101532114B1 (ko) * 2011-11-11 2015-06-29 삼성전기주식회사 적층 세라믹 전자부품
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
KR102004769B1 (ko) * 2013-09-30 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR102242667B1 (ko) * 2015-12-22 2021-04-21 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
KR101973433B1 (ko) * 2016-04-15 2019-04-29 삼성전기주식회사 적층형 커패시터 및 그 제조 방법
KR102105345B1 (ko) 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141292A (ja) 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP2011054642A (ja) 2009-08-31 2011-03-17 Tdk Corp セラミック電子部品及びセラミック電子部品の製造方法
WO2014097823A1 (ja) 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品
JP2016136557A (ja) 2015-01-23 2016-07-28 Tdk株式会社 積層型セラミック電子部品
JP2017011145A (ja) 2015-06-24 2017-01-12 株式会社村田製作所 積層セラミックコンデンサ
JP2018098475A (ja) 2016-12-09 2018-06-21 株式会社村田製作所 積層セラミックコンデンサ
JP2018148199A (ja) 2017-03-02 2018-09-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品

Also Published As

Publication number Publication date
US10903010B2 (en) 2021-01-26
CN111243864B (zh) 2022-09-09
CN111243864A (zh) 2020-06-05
US20210118616A1 (en) 2021-04-22
US20200176189A1 (en) 2020-06-04
JP2020088372A (ja) 2020-06-04
US11393628B2 (en) 2022-07-19
JP7053095B2 (ja) 2022-04-12
JP2022031927A (ja) 2022-02-22

Similar Documents

Publication Publication Date Title
JP7048163B2 (ja) 積層型キャパシター及びその製造方法
US10163568B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
JP7302900B2 (ja) 積層セラミックキャパシタ
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
US10879000B2 (en) Multilayer ceramic electronic component and interposer included therein
JP2017118093A (ja) 積層セラミック電子部品及びその製造方法
US20130250480A1 (en) Multi-layer ceramic electronic component and method of manufacturing the same
US10770230B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20140177129A1 (en) Multilayer ceramic capacitor, manufacturing method of the same, and circuit board with multilayer ceramic capacitor mounted thereon
JP7235388B2 (ja) 積層セラミック電子部品
US20160268044A1 (en) Multilayer ceramic component
KR102464310B1 (ko) 적층 세라믹 커패시터
US11776746B2 (en) Multilayer capacitor
KR102292798B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
JP7302926B2 (ja) 積層セラミックキャパシタ
US10923285B2 (en) Multilayer ceramic electronic component
KR20200064860A (ko) 적층 세라믹 커패시터
JP7166847B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2023070005A (ja) 積層型キャパシタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230615

R150 Certificate of patent or registration of utility model

Ref document number: 7302900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150