CN1667766B - 叠片陶瓷电容器 - Google Patents
叠片陶瓷电容器 Download PDFInfo
- Publication number
- CN1667766B CN1667766B CN2005100543530A CN200510054353A CN1667766B CN 1667766 B CN1667766 B CN 1667766B CN 2005100543530 A CN2005100543530 A CN 2005100543530A CN 200510054353 A CN200510054353 A CN 200510054353A CN 1667766 B CN1667766 B CN 1667766B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- electrode
- leading
- out portion
- ceramic body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 73
- 239000000919 ceramic Substances 0.000 claims abstract description 60
- 238000000605 extraction Methods 0.000 claims description 81
- 238000003475 lamination Methods 0.000 claims description 4
- 230000032798 delamination Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001035 drying Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
提供一种叠片陶瓷电容器,内部电极(A1~D1、A2~D2)在陶瓷本体(1)的厚度方向上隔开间隔被埋设成层状。引出电极(a1~d1、a2~d2)向陶瓷本体(1)的侧面导出,构成了导出部。假电极(51~58)在设有内部电极(A1~D1、A2~D2)的层中,其一个端部向侧面导出,构成了导出部。各层的引出电极(a1~d1、a2~d2)的导出部在厚度方向与属于其他层的假电极(51~58)的导出部重叠。
Description
技术领域
本发明涉及叠片陶瓷电容器。
背景技术
作为叠片陶瓷电容器,例如已知有具有多个端子对的叠片陶瓷电容器。具有多个端子对的叠片陶瓷电容器用于个人计算机的CPU(central processing unit即,中央处理器)的去耦元件等。例如,专利文献1(日本特开2002-184647号公报)公开了一种8端子的叠片陶瓷电容器的内部电极图形及其制造方法。
此外,专利文献2(特开2003-31435号公报)公开了一种为了防止陶瓷介质层的陷入,在没设置引出电极的部分上设置了填补层(假电极)的8端子的叠片陶瓷电容器。
在不具有多个端子对的通常的叠片陶瓷电容器中,每隔一层内部电极就露出在陶瓷本体(セラミツク素体)的侧面上,对此,在具有多个端子对的叠片陶瓷电容器、例如8端子的叠片陶瓷电容器中,露出在陶瓷本体的侧面上的内部电极是每隔7层。
因此,具有多个端子对的叠片陶瓷电容器与通常的叠片陶瓷电容器相比,露出在陶瓷本体的侧面上的内部电极少的部分经常发生与端子电极的连接不良,有成品率变差的问题。
另外,随着叠片陶瓷电容器的小型化,由于露出在陶瓷本体的侧面上与端子电极连接的部分变小,因此,在通常的叠片陶瓷电容器中,也产生了经常发生与端子电极的连接不良的问题。
发明内容
本发明的目的在于提供一种能减少内部电极与端子电极之间的连接不良的叠片陶瓷电容器。
本发明的另一个目的在于提供一种能减少脱层的发生的叠片陶瓷电容器。
本发明的再一个目的在于提供一种能减少碎裂的发生的叠片陶瓷电容器。
本发明的再一个目的在于提供一种成品率良好的叠片陶瓷电容器。
为了解决上述课题,本发明涉及的叠片陶瓷电容器包括陶瓷本体、内部电极、假电极和多个端子电极;上述内部电极是多个,分别包括对置电极和引出电极,在上述陶瓷本体的厚度方向上被埋设成层状;上述对置电极是在与经由上述陶瓷本体的层而邻接的其他内部电极的对置电极之间取得电容的电极;上述引出电极的一端与上述对置电极连接,另一端向上述陶瓷本体的侧面导出,构成了导出部;上述引出电极的上述导出部按照上述内部电极的各个的层叠顺序,在与上述厚度方向垂直的横向隔开规定间隔依次改变位置;在设有上述内部电极的上述陶瓷本体的各层中,上述假电极从上述内部电极分离,在上述横向相互隔开间隔,在与其他层的引出电极对应的位置设置与上述引出电极的数目相对应的数目,上述假电极的一个端部向上述陶瓷本体的上述侧面导出,构成了导出部;相对于上述引出电极的上述导出部的一个,上述陶瓷本体的多个层中的多个假电极的上述导出部隔开上述层,在上述厚度方向上连续并重叠;上述多个端子电极的各个相互隔开间隔附着在上述陶瓷本体的上述侧面,与上述引出电极的上述导出部的至少一个、以及在上述厚度方向上与上述引出电极的上述导出部重叠的上述假电极的上述导出部的多个连接;并且,上述引出电极和上述假电极沿着上述陶瓷本体相对的两侧面配置;在上述陶瓷本体的各个层中,上述引出电极的导出部的一个以及上述多个上述假电极的导出部,在横向隔开间隔露出在上述两侧面上;使上述引出电极的导出部的一个以及上述多个上述假电极的导出部在上述陶瓷本体的厚度方向上隔开间隔露出的列,在横向隔开间隔在上述两侧面上显现为多列。
上述本发明涉及的叠片陶瓷电容器包括内部电极。内部电极是多个,分别包括对置电极和引出电极,在陶瓷本体的厚度方向上隔开间隔被埋设成层状。对置电极是用于取得电容的电极。引出电极的一端与对置电极连接,另一端向陶瓷本体的侧面导出,构成了导出部。根据上述结构,在向陶瓷本体的侧面导出的引出电极的导出部上连接例如端子电极,就构成叠片陶瓷电容器。
本发明涉及的叠片陶瓷电容器包括假电极。假电极设置在设有内部电极的层中,所以引出电极部分的凸起台阶差减轻相当于假电极的部分。因此,陶瓷本体或内部电极的变形减小,脱层或碎裂的发生降低,成品率良好。
例如,各层的引出电极在厚度方向上与属于其他层的至少一个引出电极不重叠。因此,在各层中,通过不具备引出电极的部分、即在厚度方向上与属于其他层的至少一个引出电极重叠的位置上设置假电极,引出电极部分的凸起台阶差就减轻,脱层和碎裂的发生就降低。最好将具有引出电极的全部的层设置为上述结构。
此外,由于假电极从内部电极分离设置,因此,不对电气特性产生影响。
另外,假电极的一个端部向侧面导出,构成了导出部。各层的引出电极的导出部在厚度方向上与属于其他层的至少一个假电极的导出部重叠。因此,在陶瓷本体的侧面,假电极的导出部和引出电极的导出部就沿着厚度方向整齐地排列。
因此,在厚度方向上整齐排列的引出电极和假电极,与沿着厚度方向的形状的端子电极连接。这样,本发明涉及的叠片陶瓷电容器中,内部电极与端子电极的接合强度就提高了相当于假电极与端子电极的接合强度那部分,连接良好。
对此,例如,由于专利文献2中记载的叠片陶瓷电容器没使假电极达到陶瓷本体的端部,因此,若是具有8个引出电极的电容器,则露出在陶瓷本体的侧面上的引出电极就在厚度方向上产生7层的间隙,故容易产生与端子电极的连接不良。
参照附图,利用实施例进一步详细地说明本发明的其他特征和其作用效果。
附图说明
图1是示出本发明涉及的叠片陶瓷电容器的一个实施方式的外观立体图。
图2是示出图1中示出的叠片陶瓷电容器的透视立体图。
图3是示出图1、图2中示出的叠片陶瓷电容器的内部电极和假电极的结构的分解立体图。
图4是图2中示出的叠片陶瓷电容器的右侧面放大图。
图5是图1、图2中示出的叠片陶瓷电容器的透视俯视图。
图6是示出本发明涉及的叠片陶瓷电容器的另一实施方式的透视立体图。
图7是图6中示出的叠片陶瓷电容器的透视俯视图。
图8是示出本发明涉及的叠片陶瓷电容器的又一实施方式的透视立体图。
图9是图8中示出的叠片陶瓷电容器的透视俯视图。
图10是示出本发明涉及的叠片陶瓷电容器的再一实施方式的透视立体图。
图11是示出图10中示出的叠片陶瓷电容器的透视俯视图。
图12是说明本发明涉及的叠片陶瓷电容器的制造方法的图。
图13是说明本发明涉及的叠片陶瓷电容器的制造方法的另一图。
图14是说明本发明涉及的叠片陶瓷电容器的制造方法的又一图。
具体实施方式
图示的叠片陶瓷电容器是例如具有多个端子对的叠片陶瓷电容器,例如使用于CPU的去耦元件等。
如图1~图5所示,叠片陶瓷电容器包括陶瓷本体1、内部电极A1~D1和A2~D2、假电极51~58、端子电极21~28。陶瓷本体1包含陶瓷介质。
在图3中,内部电极A1~D1和A2~D2各自包括引出电极a1~d1和a2~d2中的某一个和对置电极4,在陶瓷本体1的厚度方向上隔开间隔埋设成层状。内部电极A1和A2、B1和B2、C1和C2、D1和D2是相同形状,层叠时的朝向转了180度。
在图3中,内部电极A1~D1和A2~D2经陶瓷本体1,从下面开始按照A1、B1、C1、D1、A2、B2、C2、D2的顺序依次层叠。内部电极的形状和层数是任意的。也可以在一个层叠面上设置2个以上内部电极。
对置电极4是用于取得电容的电极,层叠时相互对置。引出电极a1~d1和a2~d2的一端与对置电极4连续,另一端向陶瓷本体1的侧面导出,构成了导出部。侧面可以是右侧面、左侧面、正面、背面中的任一个,也可以是2个以上。在一个层叠面中,在陶瓷本体1的侧面露出的引出电极可以是1个,也可以是2个以上。也可以对于一个内部电极设置2个以上引出电极。
在图中,引出电极a1~d1向右侧面导出,引出电极a2~d2向左侧面导出。在实施方式中,使引出电极a1~d1和a2~d2设置成在厚度方向不与属于其他层的引出电极a1~d1和a2~d2重叠。
在设置了内部电极A1~D1和A2~D2的层中,从内部电极A1~D1和A2~D2隔开间隔设置分离的假电极51~58。假电极51~58的一个端部向侧面导出,构成了导出部,各层的假电极51~58在厚度方向看相互重叠。假电极51~58的向侧面导出的部分的宽度,与引出电极a1~d1和a2~d2的向侧面导出的部分的宽度相对应。
在各层中,假电极51~58是不具有引出电极a1~d1和a2~d2的部分,设置在厚度方向与属于其他层的引出电极a1~d1和a2~d2重叠的位置上。此外,在各层中,引出电极a1~d1和a2~d2的导出部在厚度方向与属于其他层的假电极51~58的导出部重叠。
例如,在图3中,在设有内部电极C1的层上设置了假电极51、52、54~58,在设有内部电极D1的层上设置了假电极51~53、55~58,在设有内部电极A1的层上设置了假电极52~58,在设有内部电极B1的层上设置了假电极51、53~58,在设有内部电吸A2的层上设置了假电极51~54、56~58,在设有内部电极B2的层上设置了假电极51~55、57、58,在设有内部电极C2的层上设置了假电极51~56、58,在设有内部电极D2的层上设置了假电极51~57。
再次参照图1。端子电极21~24在右侧面与引出电极a1~d1及假电极51~54连接,端子电极25~28在左侧面与引出电极a2~d2及假电极55~58连接。
上述的本实施方式涉及的叠片陶瓷电容器包括内部电极A1~D1和A2~D2。内部电极A1~D1和A2~D2是多个,各自包括对置电极4、引出电极a1~d1和a2~d2,在陶瓷本体1的厚度方向上隔开间隔埋设成层状。对置电极4是用于取得电容的电极。引出电极a1~d1和a2~d2的一端与对置电极4连续,另一端向陶瓷本体1的侧面导出,构成了导出部。因此,在向陶瓷本体1的侧面导出的引出电极a1~d1和a2~d2的导出部上连接例如端子电极,就构成叠片陶瓷电容器。
本实施方式涉及的叠片陶瓷电容器包括假电极51~58。假电极51~58在设有内部电极A1~D1和A2~D2的层中,从内部电极A1~D1和A2~D2分离设置,因此,引出电极部分的凸起台阶差减少与假电极51~58相当的部分。因此,陶瓷本体1或内部电极A1~D1和A2~D2的变形减小,脱层或碎裂的发生降低,成品率良好。
例如,各层的引出电极a1~d1和a2~d2在厚度方向上与属于其他层的引出电极a1~d1和a2~d2不重叠。因此,在各层中,通过在不设有引出电极a1~d1和a2~d2的部分、即在厚度方向上与属于其他层的引出电极a1~d1和a2~d2重叠的位置设置假电极51~58,引出电极部分的凸起台阶差就减少,脱层和碎裂的发生降低。最好将具有引出电极a1~d1和a2~d2的全部的层设为上述结构。
此外,由于从内部电极A1~D1和A2~D2分离设置了假电极51~58,因此,不对电气特性产生影响。
另外,假电极51~58的一个端部向侧面导出,构成了导出部。各层的引出电极a1~d1和a2~d2的导出部在厚度方向上与属于其他层的至少一个假电极51~58的导出部重叠。因此,在陶瓷本体1的侧面,假电极51~58的导出部和引出电极a1~d1、a2~d2的导出部就沿着厚度方向整齐地排列。
因此,在厚度方向上整齐排列的引出电极a1~d1、a2~d2和假电极51~58能够与沿着厚度方向的形状的端子电极连接。内部电极A1~D1、A2~D2与端子电极的接合强度就提高了相当于假电极51~58与端子电极的接合强度的那部分,连接就良好。
对此,例如,由于专利文献2中记载的叠片陶瓷电容器没使假电极到达陶瓷本体的端部,因此,若是具有8个引出电极的电容器,则在陶瓷本体的侧面露出的引出电极就在厚度方向上产生7层的间隙,故容易产生与端子电极的连接不良。
此外,在图示的叠片陶瓷电容器中,在厚度方向上看,仅在形成有属于另外层的引出电极a1~d1、a2~d2或假电极51~58的区域中形成着假电极5。因此,在各层中,在没形成引出电极a1~d1、a2~d2和假电极51~58的区域中,能够牢固地结合陶瓷本体1。
此外,本发明涉及的叠片陶瓷电容器能够由例如与内部电极的形成工序相同的工序来形成假电极,因此,能够利用不复杂的制造工序来制造。
另外,本发明涉及的叠片陶瓷电容器,也可以在各层中没设有内部电极A1~D1、A2~D2和假电极51~58的区域设置辅助层,该辅助层由与陶瓷本体1同样的材料构成,厚度与内部电极和假电极相等。该情况下,在形成有内部电极A1~D1和A2~D2的各层中,由于能够使电极部分的凸起台阶差进一步平坦,因此,能够进一步减少脱层和碎裂的发生。
表1是对本实施方式涉及的叠片陶瓷电容器和比较例的叠片陶瓷电容器各10000个调查了脱层的发生率、碎裂的发生率和连接不良的发生率的结果。
实施例1的叠片陶瓷电容器是图1~图5中示出的本发明涉及的叠片陶瓷电容器。比较例1与实施例1的叠片陶瓷电容器的不同点在于,不具有假电极。比较例2与实施例1的叠片陶瓷电容器的不同点在于,假电极没露出在陶瓷本体的侧面上。
【表1】
脱层的发生率 | 碎裂的发生率 | 连接不良的发生率 | |
实施例1 | 0.2% | 0.2% | 0.1% |
比较例1 | 1.0% | 1.0% | 1.0% |
比较例2 | 0.3% | 0.3% | 0.5% |
参照表1,比较例1的脱层、碎裂和连接不良的发生率是1.0%,非常高。比较例2的脱层、碎裂的发生率是0.3%,连接不良的发生率是0.5%,发生率高。
对此,实施例1的脱层、碎裂的发生率是0.2%,连接不良的发生率是0.1%,发生率十分低。特别是关于连接不良的发生,得到了比较例2的1/5倍、比较例1的1/10倍这样极低的发生率。
图6是示出本发明涉及的叠片陶瓷电容器的另外的实施方式的透视立体图。图7是图6中示出的叠片陶瓷电容器的透视俯视图。在图中,关于与图1~图5中出现的结构部分相同的部分,标记相同的参照符号,省略重复说明。
在图6、图7中,图示的叠片陶瓷电容器包括内部电极A1~D1、A2~D2和假电极51~58。内部电极A1~D1、A2~D2包括对置电极4和引出电极a1~d1、a2~d2。
引出电极b1、c1和假电极52、53向右侧面导出,引出电极b2、c2(未图示)和假电极56、57向左侧面导出,引出电极a1(未图示)、d2和假电极51、58(未图示)向背面导出,引出电极a2、d1和假电极54、55向正面导出。
由于图示的叠片陶瓷电容器具有与图1~图5中示出的叠片陶瓷电容器相同的结构,因此,能够起到同样的作用效果。
图8是示出本发明涉及的叠片陶瓷电容器的又一实施方式的透视立体图。图9是图8中示出的叠片陶瓷电容器的透视俯视图。在图中,关于与图1~图7中出现的结构部分相同的部分,标记相同的参照符号,省略重复说明。
在图8、图9中,图示的叠片陶瓷电容器包括内部电极A1、D1、A2、D2和假电极51、54、55、58。内部电极A1、D1、A2、D2包括引出电极a1、d1、a2、d2。
内部电极A1、D1、A2、D2经陶瓷本体1从下面开始按照D1、A1、A2、D2、D1、A1、A2、D2的顺序依次层叠。引出电极a1、d1和假电极51、54向右侧面导出,引出电极a2(未图示)、d2和假电极55、58(未图示)向左侧面导出。
由于图示的叠片陶瓷电容器具有与图1~图7中示出的叠片陶瓷电容器相同的结构,因此,能够起到同样的作用效果。
图10是示出本发明涉及的叠片陶瓷电容器的再一实施方式的透视斜视图。图11是示出图10中示出的叠片陶瓷电容器的透视俯视图。在图中,关于与图1~图9中出现的结构部分相同的部分,标记相同的参照符号,省略重复说明。
在图10、图11中,图示的叠片陶瓷电容器包括内部电极A1、D1、A2、D2和假电极51、54、55、58。内部电极A1、D1、A2、D2经陶瓷本体1从下面开始按照D1、A1、A2、D2、D1、A1、A2、D2的顺序依次层叠。
引出电极d1和假电极54向右侧面导出,引出电极a2和假电极55向正面导出,引出电极d2和假电极58(未图示)向左侧面导出,引出电极a1(未图示)和假电极51向背面导出。
由于图示的叠片陶瓷电容器具有与图1~图9中示出的叠片陶瓷电容器相同的结构,因此,能够起到同样的作用效果。
下面,参照图12~图14进行说明图1~图5中示出的叠片陶瓷电容器的制造方法。
首先,在图12中,供给辊81向箭头R1的方向旋转,卷绕辊82向箭头R2的方向旋转。在供给辊81与卷绕辊82之间张设着带状的支承体86。支承体86例如由挠性塑料薄膜构成,向箭头F1的方向搬运陶瓷生片91。
印刷装置83和承受台85向陶瓷生片91上印刷内部电极A1~D1、A2~D2和假电极51~58。印刷可以使用丝网印刷、凹版印刷、胶版印刷等。
图13是示出用印刷装置83印刷的内部电极A1~D1和假电极51~58的图。在图中,在陶瓷生片91上,反复向奇数行上印刷假电极51~58和内部电极A1(A2)、B1(B2),反复向偶数行上印刷假电极51~58和内部电极C1(C2)、D1(D2)。使内部电极A1~D1转180度就得到内部电极A2~D2。
再有,在图12中,已印刷完电极的陶瓷生片91经过利用了干燥装置84的干燥工序等,卷绕在卷绕辊82上。
下面,如图14所示,将被卷绕在卷绕辊82上的陶瓷生片91冲切成规定的大小,在层叠台92上依次层叠。在图中,参照符号A表示内部电极A1或A2,参照符号B表示内部电极B1或B2,参照符号C表示内部电极C1或C2,参照符号D表示内部电极D1或D2。
将层叠后的陶瓷生片91切断内部电极A1~D1和A2~D2之间,烧结后赋予端子电极21~28(参照图1),就成为图1中示出的叠片陶瓷电容器。
在图示的制造方法中,如图13、图14所示,使内部电极A1(A2)、B1(B2)、C1(C2)、D1(D2)构图成形为一个制版,因此,通过在纵向和横向上适当偏移,使用一个制版,就能够按照A1、B1、C1、D1、A2、B2、C2、D2的顺序层叠,得到期望的层叠体。因此,能够简化制造工序,容易地制造电容器。
此外,在图示的制造方法中,能够利用与内部电极A1~D1、A2~D2的形成工序相同的工序来形成假电极51~58。因此,能够简化制造工序,容易地制造电容器。
以上,参照较佳实施例具体地说明了本发明的内容,但业内人士都知道,能基于本发明的基本技术思想和指导,采用各种各样的变形方式。
Claims (1)
1.一种叠片陶瓷电容器,包括陶瓷本体、内部电极、假电极和多个端子电极,其特征在于,
上述内部电极是多个,分别包括对置电极和引出电极,在上述陶瓷本体的厚度方向上被埋设成层状;
上述对置电极是在与经由上述陶瓷本体的层而邻接的其他内部电极的对置电极之间取得电容的电极;
上述引出电极的一端与上述对置电极连接,另一端向上述陶瓷本体的侧面导出,构成了导出部;
上述引出电极的上述导出部按照上述内部电极的各个的层叠顺序,在与上述厚度方向垂直的横向隔开规定间隔依次改变位置;
在设有上述内部电极的上述陶瓷本体的各层中,上述假电极从上述内部电极分离,在上述横向相互隔开间隔,在与其他层的引出电极对应的位置设置与上述引出电极的数目相对应的数目,上述假电极的一个端部向上述陶瓷本体的上述侧面导出,构成了导出部;
相对于上述引出电极的上述导出部的一个,上述陶瓷本体的多个层中的多个假电极的上述导出部隔开上述层,在上述厚度方向上连续并重叠;
上述多个端子电极的各个相互隔开间隔附着在上述陶瓷本体的上述侧面,与上述引出电极的上述导出部的至少一个、以及在上述厚度方向上与上述引出电极的上述导出部重叠的上述假电极的上述导出部的多个连接;
并且,上述引出电极和上述假电极沿着上述陶瓷本体相对的两侧面配置;
在上述陶瓷本体的各个层中,上述引出电极的导出部的一个以及上述多个上述假电极的导出部,在横向隔开间隔露出在上述两侧面上;
使上述引出电极的导出部的一个以及上述多个上述假电极的导出部在上述陶瓷本体的厚度方向上隔开间隔露出的列,在横向隔开间隔在上述两侧面上显现为多列。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP069490/2004 | 2004-03-11 | ||
JP2004069490A JP2005259982A (ja) | 2004-03-11 | 2004-03-11 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1667766A CN1667766A (zh) | 2005-09-14 |
CN1667766B true CN1667766B (zh) | 2010-07-14 |
Family
ID=34918496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100543530A Active CN1667766B (zh) | 2004-03-11 | 2005-03-10 | 叠片陶瓷电容器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7050288B2 (zh) |
JP (1) | JP2005259982A (zh) |
KR (1) | KR20060043820A (zh) |
CN (1) | CN1667766B (zh) |
TW (1) | TWI400728B (zh) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
TWI399765B (zh) * | 2005-01-31 | 2013-06-21 | Tdk Corp | 積層電子零件 |
JP2006253371A (ja) * | 2005-03-10 | 2006-09-21 | Tdk Corp | 多端子型積層コンデンサ及びその製造方法 |
KR100616687B1 (ko) * | 2005-06-17 | 2006-08-28 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US7408763B2 (en) * | 2005-07-19 | 2008-08-05 | Apurba Roy | Low inductance multilayer capacitor |
US7932471B2 (en) * | 2005-08-05 | 2011-04-26 | Ngk Spark Plug Co., Ltd. | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment |
US7573697B2 (en) * | 2005-08-31 | 2009-08-11 | Ngk Spark Plug Co., Ltd. | Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board |
US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7145429B1 (en) * | 2006-01-26 | 2006-12-05 | Tdk Corporation | Multilayer capacitor |
JP4738218B2 (ja) * | 2006-03-20 | 2011-08-03 | 日本特殊陶業株式会社 | 積層型電子部品 |
JP5268276B2 (ja) * | 2006-05-22 | 2013-08-21 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造 |
US7667949B2 (en) * | 2006-08-05 | 2010-02-23 | John Maxwell | Capacitor having improved surface breakdown voltage performance and method for marking same |
JP4283834B2 (ja) * | 2006-09-06 | 2009-06-24 | Tdk株式会社 | 積層コンデンサ |
US20080186650A1 (en) * | 2007-02-03 | 2008-08-07 | Benjamin Beker | Decoupling Capacitor with Controlled Equivalent Series Resistance |
US7388738B1 (en) * | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
US7742276B2 (en) * | 2007-03-30 | 2010-06-22 | Industrial Technology Research Institute | Wiring structure of laminated capacitors |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
US8310804B2 (en) * | 2007-05-22 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP4483904B2 (ja) * | 2007-07-30 | 2010-06-16 | Tdk株式会社 | 貫通型積層コンデンサ |
JP4650475B2 (ja) * | 2007-10-18 | 2011-03-16 | 株式会社村田製作所 | 積層セラミックコンデンサアレイ |
US8120891B2 (en) * | 2007-12-17 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance |
JP5217677B2 (ja) * | 2008-06-20 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
US20100237462A1 (en) * | 2009-03-18 | 2010-09-23 | Benjamin Beker | Package Level Tuning Techniques for Propagation Channels of High-Speed Signals |
KR101079509B1 (ko) * | 2009-10-09 | 2011-11-03 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP5672162B2 (ja) * | 2010-07-21 | 2015-02-18 | 株式会社村田製作所 | 電子部品 |
JP5120426B2 (ja) * | 2010-08-11 | 2013-01-16 | Tdk株式会社 | 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造 |
JP5751080B2 (ja) * | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP5267583B2 (ja) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR101141402B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101548769B1 (ko) | 2011-04-29 | 2015-09-11 | 삼성전기주식회사 | 적층형 캐패시터 및 그 제조방법 |
KR101843190B1 (ko) * | 2011-08-31 | 2018-03-28 | 삼성전기주식회사 | 세라믹 전자부품 및 이의 제조방법 |
KR101300359B1 (ko) * | 2011-11-02 | 2013-08-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
KR101376843B1 (ko) * | 2012-11-29 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조 |
KR20140080019A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
JP6029491B2 (ja) * | 2013-02-26 | 2016-11-24 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
KR101994713B1 (ko) * | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101565651B1 (ko) * | 2013-10-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
JP2015109415A (ja) * | 2013-10-24 | 2015-06-11 | 株式会社村田製作所 | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 |
KR101499724B1 (ko) * | 2013-11-08 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
JP2016195236A (ja) * | 2015-04-01 | 2016-11-17 | 株式会社村田製作所 | コンデンサ素子、およびそれを含む複合電子部品 |
KR102127807B1 (ko) * | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
JP2020123664A (ja) * | 2019-01-30 | 2020-08-13 | Tdk株式会社 | 積層型圧電素子 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261457A (zh) * | 1997-06-27 | 2000-07-26 | 阿维科斯公司 | 表面安装的多层电容器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3330836B2 (ja) * | 1997-01-22 | 2002-09-30 | 太陽誘電株式会社 | 積層電子部品の製造方法 |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP3489737B2 (ja) | 2000-12-15 | 2004-01-26 | Tdk株式会社 | 積層セラミックコンデンサの製造方法及び印刷製版装置 |
JP2002305127A (ja) | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
JP3502988B2 (ja) | 2001-07-16 | 2004-03-02 | Tdk株式会社 | 多端子型の積層セラミック電子部品 |
US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
-
2004
- 2004-03-11 JP JP2004069490A patent/JP2005259982A/ja active Pending
-
2005
- 2005-02-16 US US11/058,243 patent/US7050288B2/en active Active
- 2005-03-08 TW TW094106936A patent/TWI400728B/zh active
- 2005-03-10 CN CN2005100543530A patent/CN1667766B/zh active Active
- 2005-03-10 KR KR1020050020036A patent/KR20060043820A/ko not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261457A (zh) * | 1997-06-27 | 2000-07-26 | 阿维科斯公司 | 表面安装的多层电容器 |
Non-Patent Citations (2)
Title |
---|
JP特开2002-260949A 2002.09.13 * |
JP特开2002-305127A 2002.10.18 * |
Also Published As
Publication number | Publication date |
---|---|
JP2005259982A (ja) | 2005-09-22 |
TW200615990A (en) | 2006-05-16 |
KR20060043820A (ko) | 2006-05-15 |
US7050288B2 (en) | 2006-05-23 |
CN1667766A (zh) | 2005-09-14 |
TWI400728B (zh) | 2013-07-01 |
US20050201040A1 (en) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1667766B (zh) | 叠片陶瓷电容器 | |
CN103247441B (zh) | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 | |
US7324325B2 (en) | Laminated ceramic electronic component | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR102018306B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
EP0971379A3 (en) | Inductor device and process of production thereof | |
JP2012142451A (ja) | グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法 | |
CN104576054B (zh) | 电子元器件的制造方法 | |
JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
JP2000150289A (ja) | 積層セラミックコンデンサ | |
JP2009130247A (ja) | 積層チップコンデンサ | |
JP4419718B2 (ja) | グラビア印刷用版および積層セラミック電子部品の製造方法 | |
JPH07142285A (ja) | 積層セラミックコンデンサとその製造方法 | |
JPH03246917A (ja) | 積層セラミックコンデンサの製造方法 | |
CN201015101Y (zh) | 多层陶瓷电容器 | |
JP2001044059A (ja) | 積層セラミックコンデンサ | |
JPH0684690A (ja) | 積層コンデンサ | |
JPH0338812A (ja) | 積層コンデンサ | |
JP3089956B2 (ja) | 積層セラミックコンデンサ | |
KR100220119B1 (ko) | 적층형 칩 부온도 계수 서미스터 소자 | |
JP4363102B2 (ja) | 積層コンデンサの製造方法 | |
JP2000252160A (ja) | 積層部品の製造方法 | |
JP2000228329A (ja) | 多連型積層セラミックコンデンサ | |
CN101197210A (zh) | 多层陶瓷电容器及其制造方法 | |
JPH0828138B2 (ja) | セラミック積層体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |