JP2020123664A - 積層型圧電素子 - Google Patents
積層型圧電素子 Download PDFInfo
- Publication number
- JP2020123664A JP2020123664A JP2019014465A JP2019014465A JP2020123664A JP 2020123664 A JP2020123664 A JP 2020123664A JP 2019014465 A JP2019014465 A JP 2019014465A JP 2019014465 A JP2019014465 A JP 2019014465A JP 2020123664 A JP2020123664 A JP 2020123664A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- piezoelectric element
- laminated
- dummy electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
- H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
- H10N30/883—Further insulation means against electrical, physical or chemical damage, e.g. protective coatings
Abstract
【課題】素子本体の変形を抑制し、平面度が改善された積層型圧電素子を提供すること。【解決手段】互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、圧電体層に積層してある内部電極層とダミー電極層と、を有する積層体と、積層体の第1軸に垂直な側面に形成してある側面電極と、を有する積層型圧電素子である。内部電極層は、積層体の一側面に露出する引出部を有し、引出部で側面電極と電気的に接続してある。ダミー電極層は、上記平面においてギャップを介して内部電極層の引出部以外の周囲を取り囲むように形成してあり、ダミー電極層の少なくとも1以上の箇所に、スリット部が形成してあることを特徴とする。【選択図】図5
Description
本発明は、積層型圧電素子とこれを利用した圧電アクチュエータに関する。
積層型圧電素子は、内部電極と圧電体層とが積層された構造を有し、単位体積当たりの変位量や駆動力を、非積層型の圧電素子に比べて大きくすることが可能である。この積層型圧電素子においては、内部電極層間のマイグレーションによる短絡を防止するために、内部電極層の積層面積が圧電体層の積層面積よりも小さくなっていることが通例である。しかし、このような積層構造では、内部電極層が存在する箇所と存在しない箇所とで収縮差が発生するため、積層体の変形やクラックなどが生じるおそれがある。
このような問題に対処するため、特許文献1には、内部電極層の外周にダミー電極を形成し、製造時に圧電体層にクラックが発生することを防止する技術が開示されている。しかしながら、特許文献1で開示されている技術では、圧電体層の厚みが薄い場合や、圧電体層の積層数が増えた場合、また素子本体が大判化した場合には、積層体の変形を十分に抑制できないことが、発明者等によって明らかになった。
本発明は、このような実情を鑑みてなされ、素子本体の変形を抑制し、平面度が改善された積層型圧電素子を提供することを目的とする。
上記目的を達成するために、本発明に係る積層型圧電素子は、互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、前記圧電体層に積層してある内部電極層とダミー電極層と、を有する積層体と、
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
前記ダミー電極層は、前記平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層の少なくとも1以上の箇所に、スリット部が形成してあることを特徴とする。
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
前記ダミー電極層は、前記平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層の少なくとも1以上の箇所に、スリット部が形成してあることを特徴とする。
本発明に係る積層型圧電素子では、内部電極層の周囲にダミー電極層が形成してあり、そのダミー電極層にスリット部が形成してある。本発明では、仮に素子本体が薄く大判化した場合であっても、焼成工程で積層体が変形することを抑制でき、焼成後の平面度が向上した積層型圧電素子が得られることを発明者等は見出した。
なお、変形抑制効果が発現するのは、以下に示す理由が考えられる。積層型圧電素子の積層体(素子本体)は、圧電体層となるセラミックグリーンシート(セラミック層)と、電極パターンとなる導電性ペースト(電極層)とを積層し、これを焼成することで得られる。焼成工程において、各層は体積収縮を伴うが、セラミック層と電極層とで熱収縮の挙動が異なる。
一般的に、セラミック層よりも電極層の収縮率が大きいため、電極層側には収縮応力が発生し、セラミック層側には引張応力が発生すると考えられる。このような積層体の内部に生じる応力によって、積層体が変形してしまうと考えられる。本発明では、ダミー電極層にスリット部を形成することで、スリット部で応力を逃がすことができる。すなわち本発明に係る積層型圧電素子は、焼成工程での熱収縮の影響を受け難く、焼成後の積層体の変形を抑制することができる。
また、本発明に係る積層型圧電素子では、ダミー電極層にスリット部を形成することで、良好な平面度を確保しつつも内部電極層の面積比率を上げることができる。より具体的には、本発明に係る積層型圧電素子では、前記平面に沿った前記圧電体層の面積(Ap)に対する前記内部電極層の面積(Ae)の比率を、0.95≦Ae/Ap≦0.99とすることができる。内部電極層の面積は、圧電特性を発揮する圧電活性領域の面積と対応しているため、内部電極層の面積比率を上げることで、圧電素子の比誘電率εと圧電定数d33(またはd31)とを向上させることができる。
好ましくは、前記スリット部が、前記ダミー電極層の前記引出部側の端部から所定間隔以上離れた位置で、前記ダミー電極層に形成してある。また、好ましくは、前記所定間隔は、前記ダミー電極層の前記第1軸に沿った第1軸幅に対して、1/8以上の間隔であり、さらに好ましくは、1/6以上である。
このような位置にスリット部を形成することで、本発明に係る積層型圧電素子では、ダミー電極層に生じる応力をより効果的に緩和することができ、平面度の改善効果が高くなる。
また、前記ダミー電極層は、たとえば前記第1軸方向に沿う2つの側方パターンと、前記第2軸方向に沿う連結パターンと、を有してもよく、前記連結パターンは、前記引出部とは反対側に位置し、前記側方パターンと接続していてもよい。好ましくは、前記スリット部の形成箇所は、前記ダミー電極層の前記連結パターンまたは前記側方パターンの中央である。
焼成時において電極層に発生する収縮応力は、電極パターンの外周縁の中央部に集中し易いと考えられる。本発明では、スリット部を形成する箇所を、応力が集中し易い各パターンの中央とすることで、より効果的に応力を逃がすことができる。そのため、各電極パターンの中央位置での積層体の盛り上がりやへこみを防止することが可能となり、積層体の変形をより効果的に防止することができる。
好ましくは、本発明に係る積層型圧電素子では、前記スリット部が、前記ダミー電極層を等分する前記第1軸に平行な中心線に対して線対称となる箇所で、2以上形成してある。このようにスリット部を規則的に形成することで、本発明では、ダミー電極層の一部で部分的に応力が集中することを防ぐことができ、積層体の変形防止効果を高めることができる。
好ましくは、前記スリット部の幅は、0.03〜0.6mmである。このような範囲であれば、スリット部の形成が容易であり、かつ、ダミー電極層の機能を十分に確保することができる。
好ましくは、前記内部電極層の角部に、曲率半径0.1mm以上の丸みがつけられている。
内部電極層の角部では、分極時に直流電界を印加した際に、電界が集中し易い。特に圧電体層に非鉛系の材料を使用する場合には、分極に要する定格電圧が高くなるため、分極時に内部電極層の角部でショートが発生し易くなる。本発明では、内部電極層の角部に、丸みをつけることで、角部に電界が集中することを防ぎ、分極時にショート不良が発生することを効果的に抑制することができる。
本発明に係る積層型圧電素子は、電気的エネルギーから機械的エネルギーへの変換素子として利用することができる。たとえば、本発明に係る積層型圧電素子は、圧電アクチュエータや、圧電ブザー、圧電サウンダ、超音波モータ、スピーカ等に適用でき、特に圧電アクチュエータとして好適に利用できる。圧電アクチュエータとは、より具体的には、ハプティックデバイス用、レンズ駆動用、HDDのヘッド駆動用、インクジェットプリンタのヘッド駆動用、燃料噴射弁駆動用等の用途が挙げられる。
以下、本発明を、図面に示す実施形態に基づき説明する。
第1実施形態
図1は、本実施形態に係る積層型圧電素子2の概略斜視図である。図1に示すように、積層型圧電素子10は、積層体4と第1外部電極6と第2外部電極8とを有する。
図1は、本実施形態に係る積層型圧電素子2の概略斜視図である。図1に示すように、積層型圧電素子10は、積層体4と第1外部電極6と第2外部電極8とを有する。
積層体4は、略直方体形状であり、Z軸方向と略垂直な表面4aおよび裏面4bと、X軸(第1軸)方向と略垂直な側面4c,4dと、Y軸(第2軸)方向と略垂直な側面4e,4fとを有する。なお、積層体4の側面4eおよび4fには、絶縁性の保護層(図示省略)が形成してあってもよい。図面においてX軸とY軸とZ軸とは、互いに略垂直である。
第1外部電極6は、積層体4の側面4dに沿って形成してある第1側面部6aと、積層体4の表面4aに沿って形成してある第1表面部6bとを有する。第1側面部6aと第1表面部6bとは、ともに略矩形状であって、それらの交差部で互いに接続されている。なお、第1側面部6aと第1表面部6bとは、図面上分けて示しているが、実際には一体として形成してある。
第2外部電極8は、積層体4の側面4cに沿って形成してある第2側面部8aと、積層体4の裏面4bに沿って形成してある第2裏面部8bとを有する。第1外部電極6と同様に、第2側面部8aと第2裏面部8bとは、ともに略矩形状であって、それらの交差部で互いに接続し、一体として形成してある。図1に示すように、第1表面部6bと第2裏面部8bとは、積層体4のZ軸方向と垂直な平面(積層体4の表面4a、または裏面4b)よりも小さく、第1外部電極6と第2外部電極8とは互いに絶縁してある。
図2および図3に示すように、積層体4は、圧電体層10と内部電極層16とが積層方向(Z軸方向)に沿って交互に積層された内部構造を有する。内部電極層16は、引出部16aが積層体側面4cおよび4dに交互に露出するように積層してあり、この露出した引出部16aで、第1外部電極6もしくは第2外部電極8と電気的に接続している。
本実施形態では、積層体4の中央部における圧電体層12は、内部電極層16に挟まれた圧電活性部12を有する。すなわち、圧電活性部12とは、図2および図3における点線で囲まれた領域を意味し、互いに極性の異なる第1外部電極6と第2外部電極8とを介して電圧が印加され、機械的な変位を生じる部分となる。
内部電極層16は、導電材料で構成される。導電材料としては、たとえば、Ag、Pd、Au、Pt等の貴金属およびこれらの合金(Ag−Pdなど)、あるいはCu、Ni等の卑金属およびこれらの合金などが挙げられるが、特に限定されない。第1外部電極6および第2外部電極8を構成する導電材料も特に限定されず、内部電極を構成する導電材料と同様の材料を用いることができる。なお、さらに、第1外部電極6および第2外部電極8の外側には、上記各種金属のメッキ層やスパッタ層が形成してあってもよい。
圧電体層10の材質は、圧電効果あるいは逆圧電効果を示す材料であれば、特に限定されず、たとえば、PbZrxTi1−xO3(PTZ)、BaTiO3(BT)、BiNaTiO3(BNT)、BiFeO3(BFO)、(Bi2O2)2+(Am−1BmO3m+1)2−(BLSF)、(K,Na)NbO3(KNN)などが挙げられる。また、特性向上等のために副成分が含有されていてもよく、その含有量は、所望の特性に応じて適宜決定すればよい。
なお、圧電体層10の厚みは、特に限定されないが、本実施形態では、好ましくは0.5〜100μm程度である。同様に、内部電極層16の厚みも特に限定されないが、好ましくは、0.5〜2.0μm程度である。また、図2および図3に示すように、積層体4の表面4aおよび裏面4bには、圧電体層10が配置されている。
図4Aは、積層体4に含まれる第1電極パターン24aの概略平面図である。図4AのZ軸方向の下方には、X軸とY軸とを含む平面に沿って圧電体層10があり、圧電体層10は、積層体4の側面4c〜4f(図1参照)に対応する辺4c1〜4f1を有している。そして、圧電体層10の表面には、内部電極層16とダミー電極層18から成る第1電極パターン24aとが積層されている。
図4Aに示す第1電極パターン24aにおいて、内部電極層16は、辺4d1に露出する引出部16aを有している。ダミー電極層18は、ギャップ20を介して内部電極層16の引出部16a以外の端縁を取り囲むように形成されている。そのため、内部電極層16とダミー電極層18とは、電気的に絶縁されている。
本実施形態において、ダミー電極層18の外周縁は、積層体4の側面4c〜4fに露出しており、辺4e1に沿う第1側方パターン18aと、辺4f1に沿う第2側方パターン18bと、辺4c1に沿う連結パターン18cとを有する。連結パターン18cは、引出部16aの反対側に位置しており、2つの側方パターン18aおよび18bと互いに接続されている。
ダミー電極層18は、内部電極層16と同程度の熱収縮挙動を示す材質で構成してあればよく、特に限定されないが、内部電極層16を構成する導電材料と同じ材質を用いることが、好ましい。内部電極層16とダミー電極層18とを同じ材質で構成することで、印刷法等による積層体4の製造時において、内部電極層16とダミー電極層18とを同時に形成することができ、製造は容易となる。ただし、ダミー電極層と内部電極層とを、異なる組成または材質で構成してもよい。
また、ギャップ20の幅W1は、内部電極層16とダミー電極層18とが接触しないように設計すればよく、本実施形態において、好ましくは、0.03〜0.6mmであり、より好ましくは、0.1〜0.5mmである。この範囲内であれば、内部電極層16とダミー電極層18との絶縁距離を十分に確保でき、かつ、ダミー電極層18の機能が損なわれることもない。
図4Aに示すように、ダミー電極層18には、各パターン18a〜18cの中央部において、それぞれ1個ずつスリット部22が形成してある。また、スリット部22は、ダミー電極層18の外周縁と内周縁とを貫通して、ダミー電極層18が長手方向に沿って分離されるように形成してある。
また、スリット部22の幅W2は、好ましくは、0.03〜0.6mmであり、より好ましくは0.1〜0.5mmである。このような範囲であれば、スリット部の形成が容易であり、かつ、ダミー電極層18の機能を十分に確保することができる。
図5は、本実施形態に係る積層型圧電素子2の分解斜視図である。図5に示すように、圧電体層10を3層以上積層する場合には、第1電極パターン24aと第2電極パターン24bとを交互に積層する必要がある。図4Bに、第2電極パターン24bの概略平面図を示す。
第2電極パターン24bは、Z軸を軸として第1電極パターン24aを180度回転させた形態を有する。すなわち、第2電極パターン24bでは、内部電極層16の引出部16aが辺4c1に露出しており、ダミー電極層18の連結パターン18cは、辺4d1に露出している。これら以外の構成は、第1電極パターン24aと同じである。
図5に示すように、圧電体層10と電極パターン24a、24bとを複数積層することで、非積層型の圧電素子よりも、変位量や駆動量を大きくすることが可能である。本実施形態において、圧電体層10の積層数は、2以上であればよく、上限は特に限定されないが、好ましくは、3〜20層程度である。圧電体層10の積層数は、積層型圧電素子2の用途に応じて適宜決定すればよい。
本実施形態に係る積層型圧電素子2の製造方法は、特に限定されないが、たとえば以下のような方法で製造することができる。
まず、積層体4の製造工程について、説明する。積層体4の製造工程では、焼成後に圧電体層10となるセラミックグリーンシートと、焼成後に内部電極層16およびダミー電極層18となる導電性ペーストとを準備する。
セラミックグリーンシートは、たとえば以下のような方法で製造される。まず、圧電体層10を構成する材料の原料を湿式混合等の手段によって均一に混合した後、乾燥させる。次に、適切に選定された焼成条件で仮焼成し、仮焼粉を湿式粉砕する。そして、粉砕された仮焼粉末にバインダを加えてスラリー化する。次に、スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化し、その後に乾燥させてセラミックグリーンシートを得る。なお、圧電体層10を構成する材料の原料には、不可避不純物が含まれていてもよい。
次に、導電材を含む電極用ペーストを、印刷法等の手段により、セラミックグリーンシートの上に塗布する。これにより、所定のパターンの内部電極ペースト膜とダミー電極ペースト膜とが形成されたグリーンシートが得られる。
次に、準備したグリーンシートを所定の順番で積層する。すなわち、第1電極パターン24aが印刷されたグリーンシートと、第2電極パターン24bが印刷されたグリーンシートとを交互に積層する。また、焼成後に積層体の表面4aを構成する部分では、セラミックグリーンシートのみを積層する。
さらに、積層後に圧力を加えて圧着し、乾燥工程や脱バインダ工程等の必要な工程を経た後、積層体4を得るために焼成を行う。内部電極層をAg−Pd合金等の貴金属で構成する場合、焼成は、炉内温度800〜1200℃の大気圧条件下で行うことが好ましい。また、内部電極層をCu,Ni等の卑金属で構成する場合、焼成は、酸素分圧が1×10−7〜1×10−9MPa、炉内温度が800〜1200℃の雰囲気下で行うことが好ましい。この焼成工程で積層体を焼結する過程において、圧電体層および電極層(内部電極層およびダミー電極層)では、体積収縮を伴う。
以上の工程を経て得られた積層体4に、外部電極を形成する。外部電極の形成では、スパッタ法や蒸着法、メッキ、もしくはディップコーティングといった手法が用いられる。積層体4の表面4aから側面4dにかけて、第1外部電極6が形成され、積層体4の裏面4bから側面4cにかけて、第2外部電極8が形成される。なお、外部電極6,8が形成されない積層体4の側面4eと4fとには、絶縁性樹脂が塗布され、絶縁層が形成されてもよい。
外部電極を形成した後は、圧電体層10に圧電活性を持たせるために、分極処理が施される。分極は、80度〜120度程度の絶縁油の中で、第1外部電極6および第2外部電極8に1〜10kV/mmの直流電界を印加することで行う。なお印加する直流電界は、圧電体層10を構成する材質に依存する。このような過程を経て、図1に示す積層型圧電素子2が得られる。
なお、上記において、1個の積層型圧電素子を得るための手順を示したが、実際には、一枚のシートに多数の電極パターン24が形成されたグリーンシートが用いられる。このようなシートを用いて形成された集合積層体は、焼成前もしくは焼成後に適宜切断されることによって、最終的に図1に示すような素子の形状となる。
本実施形態では、圧電体層10の厚みが薄い場合や、圧電体層10の積層数が多い場合、また積層体4の積層面積が広く大判化した場合などでも、ダミー電極層18にスリット部22が形成してあることで、製造時における積層体4の変形をより効果的に抑制することができ、積層体4の平面度を飛躍的に向上させることができる。
スリット部22により変形抑制効果が発現するのは、以下に示す理由によると考えられる。積層型圧電素子2の積層体4は、前述した焼成工程において、圧電体層10と電極パターン24とが体積収縮する。この際、圧電体層10と電極パターン24とで熱収縮の挙動が異なる。
一般的に、圧電体層10よりも電極パターン24の収縮率が大きいため、電極パターン24側には収縮応力が発生し、圧電体層10側には引張応力が発生する。このような積層体4の内部に生じる応力によって、積層体4が変形してしまうと考えられる。本実施形態では、ダミー電極層18にスリット部22を形成することで、スリット部22で応力を逃がすことができる。したがって、本実施形態に係る積層型圧電素子2は、焼結工程での熱収縮の影響を受け難く、積層体4の変形を顕著に抑制することができる。
本実施形態において、圧電体層10の厚みや積層数、および積層体4の大きさは、特に限定されないが、以下に示すような場合に、より効果的に適用できる。圧電体層10の厚みについては、前述したように、圧電体層10の厚みが薄くなると積層体4は変形し易くなるが、本実施形態では1〜50μmの場合であっても、平面度のよい積層体4が得られる。同様に、圧電体層10の積層数については、2〜20層と、積層数が多い場合でも、平面度のよい積層体4が得られる。また、圧電体層10の面積については、100(Wx)mm×100(Wy)mm以上と広い場合にも、平面度のよい積層体4が得られる。
また、本実施形態では、スリット部22により顕著な変形抑制効果が得られるため、内部電極層16の面積比率を上げることができる。
具体的には、X軸とY軸とを含む平面において、圧電体層10の面積(Ap)に対する内部電極層16の面積(Ae)の比率を、0.95≦Ae/Ap≦0.99とすることができる。内部電極層16の面積(Ae)は、圧電特性を発揮する圧電活性部12の体積と対応しているため、内部電極層16の面積比率をあげることで、圧電素子の比誘電率εと圧電定数d33(またはd31)とを向上させることができる。
スリット部22を形成しない場合には、内部電極層16の面積比率を上記のような範囲にすることが実用上困難である。すなわち、上記した内部電極層16の面積比率(Ae/Ap)の範囲は、従来技術では到達し得ない効果を示している。
なお、図4Aに示すように、本実施形態では、ダミー電極層18にスリット部22が3つ形成してある。ただし、本発明の効果を得るためには、これに限定されず、スリット部22は少なくとも1つ形成してあればよい。また、スリット部22は、その形成箇所や形態に工夫を施すことで、前述した本発明の効果をより高めることができる。
具体的には、スリット部22は、以下に示す箇所に形成することが好ましい。
図4Aに示すように、ダミー電極層18の第1側方パターン18aと第2側方パターン18bとは、引出部16aと同じく辺4d1に露出する端縁18dと18eとを有する。スリット部22は、この端縁18dと18eとから所定間隔d以上離れた位置に形成してあることが好ましい。なお、所定間隔dは、好ましくは、ダミー電極層18のX軸方向の幅Wxに対して、1/8以上であり、より好ましくは、1/6以上である。このような位置にスリット部を形成することで、ダミー電極層18に生じる応力をより効果的に緩和することができ、平面度の改善効果が高まる。
なお、端縁18d,18eから所定間隔以上離れた位置に少なくとも1以上のスリット部22が形成してあれば、端縁18d,18eから上記所定間隔以内の範囲にスリット部22を形成してもよい。
また、図4Aに示すように、スリット部22の形成箇所は、ダミー電極層18の各パターン18a〜18cの中央部であることが好ましい。
焼成時において、ダミー電極層18に発生する収縮応力は、各パターン18a〜18cの中央部に集中し易い。そのため、ダミー電極層が連続的に形成され、スリット部がない場合には、積層体4のX軸方向の中心位置、またはY軸方向の中心位置で、盛り上がりやへこみが生じやすい。スリット部22の形成箇所を、応力が集中し易い各パターン18a〜18cの中央とすることで、より効果的に応力を逃がすことができ、変形防止効果を高めることができる。
またスリット部22の形態については、ダミー電極層18を長手方向に分断するようにダミー電極層18の外周縁と内周縁を貫通する形態(図4A参照)であることが好ましい。このようにスリット部22を形成することで、ダミー電極層18を介して第1外部電極6と第2外部電極8とが通電することがなくなり、短絡を防ぐことができる。そのため、積層体4の側面4cおよび4dの全面に側面電極を形成することが可能となる。
ただし、スリット部22は、必ずしもダミー電極層18を分離するような形態である必要はなく、ダミー電極層18の外周縁と内周縁とを貫通しない切り込みのような形状であってもよい。また、X軸またはY軸に対して斜めに形成してあってもよい。
スリット部22を切り込み状とした場合、図1に示す外部電極6および8の側面部6aと8aとは、Y軸方向の幅を、内部電極層16の幅W3(図4A参照)よりも小さくなるように形成することが好ましい。側面部6a,8aの幅をW3よりも大きくすると、ダミー電極層18を介して第1外部電極6と第2外部電極8とが接続し、短絡が発生してしまうためである。
第2実施形態
以下、図6に基づいて、本発明の第2実施形態について説明する。なお、第2実施形態における第1実施形態と共通の構成に関しては、説明を省略する。
以下、図6に基づいて、本発明の第2実施形態について説明する。なお、第2実施形態における第1実施形態と共通の構成に関しては、説明を省略する。
図6は、第2実施形態に係る積層型圧電素子2aに含まれる電極パターン24cを示す概略平面図である。図6に示すように、本実施形態に係る積層型圧電素子2aは、内部電極層17の構成が異なること以外は、第1実施形態の積層型圧電素子2と同様であり、同様な作用効果を奏する。
図6に示すように、電極パターン24cに含まれる内部電極層17では、引出部17aとは反対側の角部17bに丸みがつけられている。この角部17bの丸みは、曲率半径0.1mm以上であることが好ましい。
内部電極層17の角部17bでは、分極時に直流電界を印加した際に、電界が集中し易い。特に、圧電体層10を非鉛系の材質で構成する場合には、分極に要する電圧がPZTよりも高くなるため、分極時に内部電極層の角部でショートが発生し易くなる。本実施形態では、内部電極層17の角部17bに、丸みをつけることで、角部17bに電界が集中することを防ぎ、分極時にショート不良が発生することを効果的に抑制することができる。
第3実施形態
以下、図7Aに基づいて、本発明の第3実施形態について説明する。なお、第3実施形態における第1実施形態と同一の構成に関しては、説明を省略する。
以下、図7Aに基づいて、本発明の第3実施形態について説明する。なお、第3実施形態における第1実施形態と同一の構成に関しては、説明を省略する。
図7Aは、第3実施形態に係る積層型圧電素子2bに含まれる電極パターン24dを示す概略平面図である。図7Aに示すように、本実施形態に係る積層型圧電素子2bは、スリット部22の個数と形成箇所が異なること以外は、第1実施形態の積層型圧電素子2と同様であり、同様の作用効果を奏する。
図7Aに示すように、本実施形態では、ダミー電極層18の各パターン18a〜18cの中央から左右対称の位置に、スリット部22が各2個ずつ形成してある。スリット部22をこのような位置に形成することで、ダミー電極層18は、ダミー電極層18を等分する中心線CLに対して線対称なパターンを構成する。
このようにスリット部22を規則的に形成することで、焼成工程でダミー電極層18に生じる応力を等分し、部分的に応力が集中することを防ぐことができる。そのため本実施形態に係る積層型圧電素子では、積層体4の変形抑制効果をより高めることができる。なお、第1実施形態では、説明を省略したが、図4Aと図4Bおよび後述する図7Bに示している電極パターンも、中心線CLに対して線対称な位置にスリット部22が形成してあるといえる。
第4実施形態
以下、図7Bに基づいて、本発明の第4実施形態について説明する。なお、第4実施形態における第1実施形態と同一の構成に関しては、説明を省略する。
以下、図7Bに基づいて、本発明の第4実施形態について説明する。なお、第4実施形態における第1実施形態と同一の構成に関しては、説明を省略する。
図7Bは、第4実施形態に係る積層型圧電素子2cに含まれる電極パターン24eを示す概略平面図である。図7Bに示すように、本実施形態に係る積層型圧電素子2eは、スリット部22の個数と形成箇所が異なること以外は、第1実施形態の積層型圧電素子2と同様であり、同様の作用効果を奏する。
図7Bに示すように、ダミー電極層18の各パターン18a〜18cにおいて、スリット部22は、各辺4e1,4f1,4c1を6等分する位置で等間隔に形成してある。図7Aの説明で述べたとおり、電極パターン24eについても、中心線CLに対して線対称な位置にスリットが形成してあるといえる。
電極パターン24eのように、スリット部22の個数は、所定の範囲内で多いほうが好ましい。スリット部22の個数が所定の範囲内で多いほど、焼成工程でダミー電極層18に発生する応力を効果的に分散させることができ、積層体4に残留する応力をより小さくすることができる。
ただし、スリット部22の個数が多くなり過ぎると、ダミー電極層としての本来の機能(変形防止)を阻害するおそれがある。たとえば図7Bに示すように、ダミー電極層18の各パターン18a〜18cに形成されるスリット部の個数は、それぞれ1〜10程度であることが好ましい。ダミー電極層18は3つのパターンで構成されているため、各パターン18a〜18cに、各1〜10のスリット部22を形成すると、スリット部22の全数は、3〜30個となる。
本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、図7Aに示す電極パターン24dと、図7Bに示す電極パターン24eとを交互に積層して、積層体を形成しても良い。また、図4A〜図7Bに示す電極パターン24a〜24eのいずれかと、ダミー電極層18を有しない電極パターン(図示しない)やスリット部22を有しない電極パターン(図示しない)とを交互に積層しても良い。
また、本発明に係る積層型圧電素子は、電気的エネルギーから機械的エネルギーへの変換素子として利用することができる。たとえば、本発明に係る積層型圧電素子は、圧電アクチュエータや、圧電ブザー、圧電サウンダ、超音波モータ、スピーカ等に適用でき、特に圧電アクチュエータとして好適に利用できる。圧電アクチュエータとは、より具体的には、ハプティックデバイス用、レンズ駆動用、HDDのヘッド駆動用、インクジェットプリンタのヘッド駆動用、燃料噴射弁駆動用等の用途が挙げられる。
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
(実験1)
まず、圧電体層がPZT系セラミックスで構成されるように、化学的に純粋な主成分原料と副成分原料とを所定量秤量し、ボールミルにより湿式混合した。混合後、800℃〜900℃で仮焼成し、再度ボールミルにて粉砕処理を行った。こうして得られた仮焼粉末に、バインダを加えてスラリー化した。さらに、そのスラリーをスクリーン印刷法によりシート状とし、その後乾燥させてセラミックグリーンシートを得た。
まず、圧電体層がPZT系セラミックスで構成されるように、化学的に純粋な主成分原料と副成分原料とを所定量秤量し、ボールミルにより湿式混合した。混合後、800℃〜900℃で仮焼成し、再度ボールミルにて粉砕処理を行った。こうして得られた仮焼粉末に、バインダを加えてスラリー化した。さらに、そのスラリーをスクリーン印刷法によりシート状とし、その後乾燥させてセラミックグリーンシートを得た。
次に、印刷法により、Ag−Pd合金を主成分として含む導電性ペーストを、セラミックグリーンシートの上に塗布した。この際、焼成後にスリット部を含むダミー電極層と内部電極層とが形成されるように、所定のパターンで、電極パターンを印刷した。
こうして得られたグリーンシートを、所定の順番で9層以上積層し、焼成前の積層体を得た。さらに、この積層体に圧力を加えて圧着し、乾燥処理および脱バインダ処理を施した後、焼成を行った。なお、焼成は、炉内温度を900℃とし、大気圧条件下で行った。
本実験1では、スリット部の個数と形成箇所とを変えて実験を行い、実施例1〜30に示す積層体サンプルを得た。各実施例のスリット部の個数と形成箇所は、表1に示す。また、各実施例については、それぞれ100個の積層体を作成し、以下に示す評価を行った。
なお、本実験例1における焼成後の積層体は、幅(Wx)30mm×奥行(Wy)30mm×厚み0.1mmの略直方体形状であった。また、圧電体層の厚みは、平均で10μmであり、内部電極層の厚みは、平均で1μmであった。さらに、ダミー電極層と内部電極層との間の幅(W1)は、平均0.3mmであり、ダミー電極層に形成したスリット部の幅(W2)は、平均0.2mmであった。
(比較例1)
ダミー電極層にスリット部を形成しないこと以外は、実施例1〜30と同様にして、比較例1に係る積層体試料を作製した。
ダミー電極層にスリット部を形成しないこと以外は、実施例1〜30と同様にして、比較例1に係る積層体試料を作製した。
平面度の測定
比較例1および実施例1〜30で得られた積層体試料の平面度は、CNC画像測定機(株式会社ニコンインステック製、NEXIV VMZ−R6555)を用いて測定した。平面度の測定は、レーザー光を積層体に照射して得た高さデータを基に、最小二乗平面を作り、その最小二乗平面を基準面としたときの最大高さと最小高さを算出することにより行う。平面度は、最大高さ−最小高さで現され、平面度の値が小さいほど、積層体の変形が少ないといえる。なお測定は、一つの実施例につき900回実施し、その平均値をとり、測定結果として表1に示した。なお、平面度の目標値は、300μm以下とする。
比較例1および実施例1〜30で得られた積層体試料の平面度は、CNC画像測定機(株式会社ニコンインステック製、NEXIV VMZ−R6555)を用いて測定した。平面度の測定は、レーザー光を積層体に照射して得た高さデータを基に、最小二乗平面を作り、その最小二乗平面を基準面としたときの最大高さと最小高さを算出することにより行う。平面度は、最大高さ−最小高さで現され、平面度の値が小さいほど、積層体の変形が少ないといえる。なお測定は、一つの実施例につき900回実施し、その平均値をとり、測定結果として表1に示した。なお、平面度の目標値は、300μm以下とする。
評価
表1のスリット部の形成箇所について、位置Aとは、ダミー電極層の各パターン18a〜18cの中央部である。また、位置Bとは、各パターン18a〜18cの中央部から左右対称の位置である。また、位置Cとは、中心線CLに対して線対称の位置である。さらに、位置Dとは、スリット形成箇所が、位置A〜C以外の位置であることを意味する。
表1のスリット部の形成箇所について、位置Aとは、ダミー電極層の各パターン18a〜18cの中央部である。また、位置Bとは、各パターン18a〜18cの中央部から左右対称の位置である。また、位置Cとは、中心線CLに対して線対称の位置である。さらに、位置Dとは、スリット形成箇所が、位置A〜C以外の位置であることを意味する。
表1では、実施例1〜30について、スリット形成箇所が位置A〜Dのいずれかに該当する場合に「Y」を示している。したがって、実施例25は、図4Aに示す電極パターン24aに対応し、実施例27は、図7Aに示す電極パターン24dに対応し、実施例29は、図7Bに示す電極パターン24eに対応している。
表1に示すように、スリット部を形成することで、比較例1よりも平面度が改善されていることが確認できる。また、スリット部の個数が多いほど、平面度が小さくなり、積層体の変形抑制効果が高くなることがわかる。
実施例1〜6では、スリット部が、側方パターン18aまたは18bの端縁18d,18eから所定間隔d以上離れた位置に形成されていた。ここで、本実施例において所定間隔dとは、電極パターン24のX軸方向の幅Wxに対して、(1/8)の間隔である。実施例1〜6は、目的の平面度を満たしており、上記位置にスリット部を形成することで積層体の変形を効果的に抑制できることが確認できた。
実施例1〜6を比較すると、スリット部を連結パターンに形成することで、平面度の値が低くなっていることがわかる。スリット部が1つの場合には、連結パターンに形成することで、ダミー電極層がおおよそ2等分されることになり、側方パターンに形成するよりも変形抑制効果が大きくなるためだと考えられる。
また、実施例1〜6を比較すると、各パターンの中央部(位置A)にスリット部を形成した実施例1〜3のほうが、実施例4〜6よりも、平面度の値が小さくなっている。同様の傾向は、実施例13〜15、25、29でも確認でき、各パターンの中央部にスリット部を形成することで、より高い効果が得られることが確認できた。
さらに、実施例7〜12の結果を比較すると、実施例7〜9のほうが、実施例10〜12よりも平面度の値が小さい。スリット部を各パターンの中央から左右対称の位置Bに形成することで、積層体の変形抑制効果が高まることが確認された。
実施例7〜12では、ダミー電極層のパターン18a〜18cから、いずれか1つのパターンを選択し、選択した1つのパターンにスリット部を2個形成している。これに対して実施例13〜18は、パターン18a〜18cから、2つのパターンを選択し、選択した2つのパターンにそれぞれスリット部を形成している。表1より、実施例13〜18のほうが、実施例7〜12よりも、高い変形抑制効果が得られ、平面度の値が小さくなっている。
また、実施例19〜24と実施例25〜26とを比較すると、スリット部の総数が多い実施例19〜24よりも、個数の少ない実施例25〜26のほうが、平面度が小さくなっていることがわかる。積層体の変形抑制効果は、単にスリット部の個数に依存するわけではなく、スリット部の形成箇所も影響を与えていることがわかる。
以上のように実施例7〜25を比較すると、スリット部を偏った位置に形成するよりも、各パターン18a〜18cにそれぞれ形成したほうが、積層体の変形を効果的に抑制できることが確認された。
さらに、実施例25,27,29の結果から、スリット部を複数個形成する場合、スリット部は、中心線CLに対して線対称となる位置Cに形成することで、平面度の値が小さくなることが確認できた。
実施例1〜30を総評すると、本実験では、スリット部を位置A〜Cに該当する箇所において、一定の規則性をもって複数個配置することで、積層体の変形をより効果的に抑制できることが確認された。
(実験2)
実験1では、同じ電極パターンを反転させて交互に積層することで、積層体を構成していた。実験2では、異なる電極パターン(実施例25〜30)を交互に積層することで、実施例31〜45に係る積層体試料を作製し、その平面度を測定した。その結果を表2に示す。なお、実施例31〜45の上記以外の構成は、実験1と共通している。
実験1では、同じ電極パターンを反転させて交互に積層することで、積層体を構成していた。実験2では、異なる電極パターン(実施例25〜30)を交互に積層することで、実施例31〜45に係る積層体試料を作製し、その平面度を測定した。その結果を表2に示す。なお、実施例31〜45の上記以外の構成は、実験1と共通している。
異なる電極パターンを積層した実施例31〜45でも、平面度の値が低く、積層体の変形抑制効果が損なわれないことが確認された。また、実施例27(図7A)と29(図7B)の電極パターンを積層した実施例41で最も平面度の値が低くなった。
(実験3)
実験3では、図4Aに示す実施例25の電極パターン24aにおいて、スリット幅と内部電極層の面積比を変えて実験を行い、実施例46〜49に示す積層体サンプルを得た。なお、実施例46〜49の上記以外の構成は、実施例25の構成と共通している。実施例46〜49の平面度を測定した結果を表3に示す。
実験3では、図4Aに示す実施例25の電極パターン24aにおいて、スリット幅と内部電極層の面積比を変えて実験を行い、実施例46〜49に示す積層体サンプルを得た。なお、実施例46〜49の上記以外の構成は、実施例25の構成と共通している。実施例46〜49の平面度を測定した結果を表3に示す。
表3に示すように、実施例46〜49の結果により、スリット部の幅が、0.03mm〜0.6mmの範囲であれば、目的の平面度が得られることが確認できた。さらに、実施例46と48とを比較すると、スリット部の幅は、0.03mmよりも0.6mmと広くしたほうが、平面度の改善効果が高くなる傾向となる。
また、表3において、内部電極層の面積比率とは、圧電体層の面積(Ap)に対する内部電極層の面積(Ae)の比率(Ae/Ap)を意味する。表3に示すように、スリット部を有しない比較例1では、内部電極層の面積比率が0.95だと目標の平面度を確保できない。そのため、スリット部を形成しない場合には、内部電極層の面積比率をさらに小さくする必要がある。
これに対して、実施例46〜49では、スリット部の幅が0.03〜0.6mmの範囲内であれば、内部電極層の面積比を0.99と広くしたとしても、目標の平面度300μm以下を満足できることが確認された。
(実験4)
実験4では、図6に示す電極パターン24cを用いて積層体サンプルを作製した。すなわち、実験4に係る実施例50、52、54、56は、内部電極層の角部に、曲率半径0.1mmの丸みがつけられている。また、実施例の1〜49では、圧電体層が鉛を含有するPZT系セラミックで構成されていたが、実施例53〜56の積層体サンプルでは、非鉛系のBFO−BTを使用した。なお、実施例50〜56の上記以外の構成は、実施例25の構成と共通している。
実験4では、図6に示す電極パターン24cを用いて積層体サンプルを作製した。すなわち、実験4に係る実施例50、52、54、56は、内部電極層の角部に、曲率半径0.1mmの丸みがつけられている。また、実施例の1〜49では、圧電体層が鉛を含有するPZT系セラミックで構成されていたが、実施例53〜56の積層体サンプルでは、非鉛系のBFO−BTを使用した。なお、実施例50〜56の上記以外の構成は、実施例25の構成と共通している。
また、実験4に係る実施例50〜51と実施例25の積層体サンプルには、焼成後、一対の外部電極を形成した。そして、その積層型圧電素子に、試験的に直流電界を印加し、各サンプルでショートが発生するか否かを調査した。なお、各実施例につき100個のサンプルについて実験を行い、ショート率を算出した。その結果を、表4に示す。
表4に示すように、圧電体層が非鉛系の材質で構成してある実施例53〜56については、鉛系のPZTを使用した実施例よりも、平面度の値が若干高くなる。これは、圧電体層の熱収縮挙動の違いに起因するが、非鉛系の材質を用いた場合であっても、目的の平面度を満足できる。本実験により、本発明では、スリット部を形成することで、材質を変更したとしても、変形抑制効果が得られることが確認できた。
非鉛系の材質を使用する場合には、分極に要する電圧が、PZTなどの鉛系の材質を使用する場合よりも数倍高くなる。そのため、非鉛系の材質を使用した実施例53〜56については、鉛系の材質を使用する場合に比較して、数倍高い電圧をかけてショート率の試験を行った。その結果、6.0kV/mmの電圧(分極に要する電圧よりも高い試験電圧)を印加した実施例55では、約3%の確率でショートが発生する結果となった。しかし、同じ電圧を印加した実施例56については、ショートが発生していない。この結果から、電界が集中し易い内部電極層の角部に丸みをつけることで、ショート不良の発生を効果的に抑制できることが確認できた。
2 … 積層型圧電素子
4 … 積層体
4a … 積層体表面
4b … 積層体裏面
4c〜4f … 積層体側面
6 … 第1外部電極
6a … 第1側面部
6b … 第1表面部
8 … 第2外部電極
8a … 第2側面部
8b … 第2裏面部
10 … 圧電体層
12 … 圧電活性部
16,17 … 内部電極層
16a,17a … 引出部
17b … 角部
18 … ダミー電極層
18a,18b … 側方パターン
18c … 連結パターン
18d,18e … 端縁
20 … ギャップ
22 … スリット部
24,24a〜24e … 電極パターン
4c1〜4f1… 辺
4 … 積層体
4a … 積層体表面
4b … 積層体裏面
4c〜4f … 積層体側面
6 … 第1外部電極
6a … 第1側面部
6b … 第1表面部
8 … 第2外部電極
8a … 第2側面部
8b … 第2裏面部
10 … 圧電体層
12 … 圧電活性部
16,17 … 内部電極層
16a,17a … 引出部
17b … 角部
18 … ダミー電極層
18a,18b … 側方パターン
18c … 連結パターン
18d,18e … 端縁
20 … ギャップ
22 … スリット部
24,24a〜24e … 電極パターン
4c1〜4f1… 辺
Claims (9)
- 互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、前記圧電体層に積層してある内部電極層とダミー電極層と、を有する積層体と、
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
前記ダミー電極層は、前記平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層の少なくとも1以上の箇所に、スリット部が形成してあることを特徴とする積層型圧電素子。 - 前記スリット部は、前記ダミー電極層の前記引出部側の端縁から所定間隔以上離れた位置で、前記ダミー電極層に形成してあることを特徴とする請求項1に記載の積層型圧電素子。
- 前記所定間隔は、前記ダミー電極層の前記第1軸に沿った第1軸幅に対して1/8以上の間隔であることを特徴とする請求項2に記載の積層型圧電素子。
- 前記ダミー電極層は、前記第1軸方向に沿う2つの側方パターンと、前記第2軸方向に沿う連結パターンと、を有し、
前記連結パターンは、前記引出部とは反対側に位置し、前記側方パターンと接続しており、
前記スリット部の形成箇所が、前記ダミー電極層の前記連結パターンまたは前記側方パターンの中央であることを特徴とする請求項1〜3のいずれかに記載の積層型圧電素子。 - 前記スリット部は、前記ダミー電極層を等分する前記第1軸に平行な中心線に対して線対称となる箇所で、2以上形成してあることを特徴とする請求項1〜4のいずれかに記載の積層型圧電素子。
- 前記スリット部の幅が、0.03〜0.6mmであることを特徴とする請求項1〜5のいずれかに記載の積層型圧電素子。
- 前記平面に沿った前記圧電体層の面積(Ap)に対する前記内部電極層の面積(Ae)の比率が、0.95≦Ae/Ap≦0.99であることを特徴とする請求項1〜6のいずれかに記載の積層型圧電素子。
- 前記内部電極層の角部には、曲率半径0.1mm以上の丸みがつけられていることを特徴とする請求項1〜7のいずれかに記載の積層型圧電素子。
- 請求項1〜8のいずれかに記載の積層型圧電素子を有する圧電アクチュエータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014465A JP2020123664A (ja) | 2019-01-30 | 2019-01-30 | 積層型圧電素子 |
CN202010069381.4A CN111509118A (zh) | 2019-01-30 | 2020-01-21 | 层叠型压电元件 |
US16/776,754 US20200243745A1 (en) | 2019-01-30 | 2020-01-30 | Multilayer piezoelectric element |
DE102020102284.0A DE102020102284A1 (de) | 2019-01-30 | 2020-01-30 | Piezoelektrisches Mehrschichtelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014465A JP2020123664A (ja) | 2019-01-30 | 2019-01-30 | 積層型圧電素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020123664A true JP2020123664A (ja) | 2020-08-13 |
Family
ID=71524321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019014465A Pending JP2020123664A (ja) | 2019-01-30 | 2019-01-30 | 積層型圧電素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200243745A1 (ja) |
JP (1) | JP2020123664A (ja) |
CN (1) | CN111509118A (ja) |
DE (1) | DE102020102284A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022210916A1 (ja) * | 2021-03-31 | 2022-10-06 | 京セラ株式会社 | 圧電素子および圧電センサ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11205449B2 (en) * | 2013-03-18 | 2021-12-21 | Magnecomp Corporation | Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension |
US10607642B2 (en) | 2013-03-18 | 2020-03-31 | Magnecomp Corporation | Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension |
US9741376B1 (en) | 2013-03-18 | 2017-08-22 | Magnecomp Corporation | Multi-layer PZT microactuator having a poled but inactive PZT constraining layer |
US10128431B1 (en) | 2015-06-20 | 2018-11-13 | Magnecomp Corporation | Method of manufacturing a multi-layer PZT microactuator using wafer-level processing |
WO2021216766A1 (en) * | 2020-04-23 | 2021-10-28 | Magnecomp Corporation | Multi-layer pzt microacuator with active pzt constraining layers for a dsa suspension |
DE102020211354A1 (de) | 2020-09-10 | 2022-03-10 | Robert Bosch Gesellschaft mit beschränkter Haftung | Piezovorrichtung |
JP2022149368A (ja) * | 2021-03-25 | 2022-10-06 | 東芝テック株式会社 | 液体吐出ヘッド |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012377A (ja) * | 1998-06-17 | 2000-01-14 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
TW432731B (en) * | 1998-12-01 | 2001-05-01 | Murata Manufacturing Co | Multilayer piezoelectric part |
JP3794292B2 (ja) * | 2001-07-03 | 2006-07-05 | 株式会社村田製作所 | 圧電型電気音響変換器およびその製造方法 |
JP2004179527A (ja) * | 2002-11-28 | 2004-06-24 | Kyocera Corp | セラミック積層体の製法 |
JP4492158B2 (ja) * | 2004-03-05 | 2010-06-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
JP4806929B2 (ja) * | 2004-12-15 | 2011-11-02 | Tdk株式会社 | 積層型圧電素子の製造方法 |
US9153766B2 (en) * | 2009-07-28 | 2015-10-06 | Kyocera Corporation | Multi-layer piezoelectric element with stress relaxing, and injection device and fuel injection system using the same |
JP5988366B2 (ja) * | 2012-09-28 | 2016-09-07 | 京セラ株式会社 | 積層型圧電素子 |
-
2019
- 2019-01-30 JP JP2019014465A patent/JP2020123664A/ja active Pending
-
2020
- 2020-01-21 CN CN202010069381.4A patent/CN111509118A/zh active Pending
- 2020-01-30 US US16/776,754 patent/US20200243745A1/en not_active Abandoned
- 2020-01-30 DE DE102020102284.0A patent/DE102020102284A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022210916A1 (ja) * | 2021-03-31 | 2022-10-06 | 京セラ株式会社 | 圧電素子および圧電センサ |
Also Published As
Publication number | Publication date |
---|---|
CN111509118A (zh) | 2020-08-07 |
US20200243745A1 (en) | 2020-07-30 |
DE102020102284A1 (de) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020123664A (ja) | 積層型圧電素子 | |
JP4358220B2 (ja) | 積層型圧電素子 | |
JP5556857B2 (ja) | 積層型圧電素子 | |
JP2005136132A (ja) | 積層コンデンサ | |
JP5718910B2 (ja) | 圧電素子 | |
JP5842635B2 (ja) | 積層型圧電素子 | |
JP2018022832A (ja) | 電子部品 | |
JP2005136131A (ja) | 積層コンデンサ | |
JP2018022833A (ja) | 電子部品 | |
JP2018022831A (ja) | 実装基板 | |
JP6076051B2 (ja) | 圧電素子 | |
CN112635648A (zh) | 层叠型压电元件 | |
JP5409703B2 (ja) | 積層型圧電アクチュエータの製造方法 | |
JP2013211432A (ja) | 積層型圧電素子 | |
US20200313069A1 (en) | Multilayer piezoelectric element | |
KR20150042953A (ko) | 압전 소자 및 그 제조방법 | |
WO2021070868A1 (ja) | 積層型圧電素子 | |
US20200313067A1 (en) | Multilayer piezoelectric element | |
WO2023157523A1 (ja) | 積層型圧電素子及び電子機器 | |
JP5205852B2 (ja) | 圧電装置 | |
JP6673090B2 (ja) | 圧電素子 | |
JP2007266468A (ja) | 積層型圧電素子 | |
JP4724385B2 (ja) | 積層型電子部品及び積層中間体 | |
JP5821303B2 (ja) | 圧電素子及び圧電素子の製造方法 | |
JP4997942B2 (ja) | 圧電素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200115 |