JPWO2007020757A1 - 積層セラミックコンデンサ - Google Patents

Abstract

積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制する。コンデンサ本体（４）における内部電極の対向による静電容量形成に寄与する活性部（１５）において、外部電極（１１，１２）の端縁（１９，２０）の近傍に、低活性度領域（３０，３１）を位置させる。低活性度領域（３０，３１）における、内部電極の対向面積を、他の通常の領域における、低活性度領域（３０，３１）と同体積分についての内部電極の対向面積の１／５以下とする。これによって、基板（１３）に接合される外部電極（１１，１２）近傍で電界誘起歪みを生じさせにくくし、基板（１３）を撓ませる力を低減する。

Description

この発明は、積層セラミックコンデンサに関するもので、特に、積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制するための改良に関するものである。

図１４には、実装状態にある積層セラミックコンデンサ１が断面図で示されている。

積層セラミックコンデンサ１は、複数の誘電体セラミック層２と誘電体セラミック層２間の複数の界面に沿ってそれぞれ形成された複数の内部電極３ａおよび３ｂとからなる積層構造を有する、コンデンサ本体４を備えている。コンデンサ本体４は、誘電体セラミック層２の延びる方向に延びる第１および第２の主面５および６と、主面５および６に直交する方向にそれぞれ延びる、第１および第２の端面７および８と、第１および第２の側面（図１４の紙面に平行な面であるが、図１４では図示されない。）とによって規定される直方体形状をなしている。

なお、一般に、コンデンサ本体は、各稜線が面取りされているが、図１４に示したコンデンサ本体４およびその他の図面に示されたコンデンサ本体については、面取りの図示が省略されている。

積層セラミックコンデンサ１は、また、誘電体セラミック層２を介しての内部電極３ａおよび３ｂの対向によって形成される静電容量を取り出すように内部電極３ａおよび３ｂにそれぞれ接続される、第１および第２の外部電極１１および１２を備えている。第１および第２の外部電極１１および１２は、コンデンサ本体４の第１および第２の端面７および８上から端面７および８の各々に隣接する主面５および６ならびに側面の各一部上にまで延びるようにそれぞれ形成されている。

このような積層セラミックコンデンサ１は、コンデンサ本体４の第１の主面５が基板１３に対向した状態で、外部電極１１および１２が半田または導電性接着剤のような導電性接合材１４によって接合されることによって基板１３上に実装される。

コンデンサ本体４における内部電極３ａおよび３ｂの対向による静電容量形成に寄与する部分を「活性部」と呼ぶことにする。図１４に示した積層セラミックコンデンサ１においては、活性部１５は、破線で囲まれた領域として図示されている。活性部１５は直方体形状である。

図１５には、積層セラミックコンデンサ１が図１４に示したものと同様の姿勢で図示されているが、コンデンサ本体４の内部において、内部電極３ａおよび３ｂの図示が省略され、代わりに活性部１５のみが図示されている。

積層セラミックコンデンサ１の外部電極１１および１２間に電圧を印加したとき、内部電極３ａおよび３ｂの隣り合うものが互いに対向している部分に誘電分極が発生し、前述したように、静電容量を取得することができる。このとき、誘電体セラミック層２によって与えられる、活性部１５にある誘電体は、印加される電圧に応じて、図１５において矢印１６で示すように、電界誘起歪みを起こし、積層セラミックコンデンサ１は、図１５において破線で示すように変形する。

そこで、積層セラミックコンデンサ１に交流電圧が印加された場合、電界誘起歪みによる積層セラミックコンデンサ１の変形が基板１３を振動させ、「鳴き」と呼ばれる音が生じる。このように、基板１３を振動させる力は、コンデンサ本体４の第１の主面５上に位置する外部電極１１および１２の各部分から及ぼされる。そして、この「鳴き」が大きくなると、騒音の問題を引き起こす。

「鳴き」を抑制するため、特開２０００−２８１４３５号公報（特許文献１）では、ＢａＴｉＯ₃ 、ＳｒＺｒＯ₃ およびＣａＺｒＯ₃ を含む誘電体組成物を誘電体セラミック層の材料として用いることが提案されている。この誘電体組成物は、焼成時の耐還元性に優れ、高誘電率および低歪み率を示すとともに、容量温度特性に優れるとされている。

しかしながら、特許文献１に記載のように、材料組成の改良により、歪みを抑える方法は、誘電率などの他の特性との両立が難しく、設計の自由度が低くなるという問題を有している。

他方、特開２００４−３９９３７号公報（特許文献２）では、誘電体材料としてチタン酸バリウムを用いた積層セラミックコンデンサにおいて、セラミック基体が、絶縁ギャップを除き、両端の端子電極を含む金属膜で覆われた構成が提案されている。セラミック基体の、金属膜で覆われている表面積の割合は０．８以上となるように、セラミック基体の表面の大部分が金属膜によって覆われることにより、セラミック基体の剛性が高くなり、電歪（電界誘起歪み）による機械的振動が抑制されることができる。

しかしながら、特許文献２に記載の「鳴き」抑制方法を採用するとき、絶縁ギャップを適正に保ちながら金属膜を形成する工程が煩雑であるという問題に遭遇する。
特開２０００−２８１４３５号公報 特開２００４−３９９３７号公報

そこで、この発明の目的は、誘電体組成物の材料組成に影響を与えることなく、また、新たな構成を付加することなく、電界誘起歪みによる「鳴き」を抑制することができる、積層セラミックコンデンサの構造を提供しようとすることである。

この発明は、簡単に言えば、内部電極の形状を改良することにより、上述の技術的課題を解決しようとしている。

この発明に係る積層セラミックコンデンサは、コンデンサ本体と第１および第２の外部電極とを備えている。

コンデンサ本体は、複数の誘電体セラミック層と誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、誘電体セラミック層の延びる方向に延びる第１および第２の主面と、主面に直交する方向にそれぞれ延びる、第１および第２の端面と、第１および第２の側面とによって規定される実質的に直方体形状をなしている。

第１および第２の外部電極は、誘電体セラミック層を介しての内部電極の対向によって形成される静電容量を取り出すように内部電極の特定のものに接続されながら、コンデンサ本体の第１および第２の端面上から各端面に隣接する主面および側面の各一部上にまで延びるようにそれぞれ形成されている。

また、コンデンサ本体における内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、この活性部は実質的に直方体形状である。

また、この積層セラミックコンデンサは、コンデンサ本体の第１の主面が基板に対向した状態で、外部電極が導電性接合材によって接合されることによって基板上に実装される。

このような構成の積層セラミックコンデンサにおいて、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

すなわち、コンデンサ本体の第１および第２の端面間寸法である長さ方向寸法をＬとしたとき、上述の活性部における、コンデンサ本体の第１の主面上での第１および第２の外部電極の各端縁の位置をそれぞれ通る端面に平行な各面が活性部の第１の主面側の面と交差する各線を中心軸として半径が０．０２５Ｌの円柱状の各領域に、低活性度領域が位置され、この低活性度領域における、静電容量形成のための内部電極の対向面積は、他の通常の領域における、低活性度領域と同体積分についての内部電極の対向面積の１／５以下とされていることを特徴としている。

この発明において、活性部は、第１および第２の主面に対して平行であって第１および第２の主面間の中心を通る面に関して対称形状を有していることが好ましい。

なお、この発明の範囲は、前述したように、コンデンサ本体の第１の主面が基板に対向した状態で、外部電極が導電性接合材によって接合されることによって基板上に実装される、といった実装上の限定を含まない積層セラミックコンデンサにも及ぶことを指摘しておく。

この発明によれば、活性部における、コンデンサ本体の第１の主面上での外部電極の各端縁の位置をそれぞれ通る端面に平行な各面が活性部の第１の主面側の面と交差する各線を中心軸として半径が０．０２５Ｌの円柱状の各領域、簡単に言えば、活性部における、外部電極の端縁の近傍の領域に、低活性度領域を位置させ、この低活性度領域における、静電容量形成のための内部電極の対向面積を、他の通常の領域における、低活性度領域と同体積分についての内部電極の対向面積の１／５以下としているので、この低活性度領域においては、電界をかけたときの歪みを小さくすることができる。その結果、積層セラミックコンデンサを実装する基板に対して、これを撓ませる力があまりかからないようにすることができ、「鳴き」を抑制することができる。

また、この発明において、「鳴き」の抑制のため、内部電極の対向面積が比較的小さくされた低活性度領域は、活性部における、外部電極の端縁の近傍といった限られた領域とされるので、取得できる静電容量をそれほど犠牲にすることなく、「鳴き」を抑制することができる。

この発明において、活性部が、第１および第２の主面に対して平行であって第１および第２の主面間の中心位置を通る面に関して対称形状を有していると、積層セラミックコンデンサの実装に際して、第１の主面側と第２の主面側との間で区別を付ける必要がないため、実装工程を能率的に進めることができるとともに、実装ミスを低減することができる。

図１は、この発明の第１の実施形態を説明するためのもので、内部電極の図示を省略し、代わりに活性部１５を図示したもので、（ａ）は積層セラミックコンデンサ１ａの全体を示し、（ｂ）は積層セラミックコンデンサ１ａの一部を拡大して示す。 図２は、図１に示した積層セラミックコンデンサ１ａの内部電極パターンを示す平面図である。 図３は、この発明の第２の実施形態を説明するための図２に対応する図であって、内部電極パターンの変形例を示している。 図４は、この発明の第３の実施形態を説明するための図２に対応する図であって、内部電極パターンの他の変形例を示している。 図５は、この発明の第４の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５の変形例を示している。 図６は、この発明の第５の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５の他の変形例を示している。 図７は、この発明の第６の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５のさらに他の変形例を示している。 図８は、この発明の第７の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５のさらに他の変形例を示している。 図９は、この発明の第８の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５のさらに他の変形例を示している。 図１０は、この発明の第９の実施形態を説明するためのもので、積層セラミックコンデンサ１ｉを示す断面図である。 図１１は、図１０に示した積層セラミックコンデンサ１ｉの内部電極パターンを示す平面図である。 図１２は、この発明に従って実施した実験例において作製した試料を説明するための積層セラミックコンデンサ１ａの図１（ａ）に相当する図である。 図１３は、実験例において評価した基板変位の測定方法を説明するための図である。 図１４は、この発明にとって興味ある従来の積層セラミックコンデンサ１が基板１３上に実装された状態を示す断面図である。 図１５は、図１４に示した積層セラミックコンデンサ１において生じる電界誘起歪みを説明するための断面図である。

符号の説明

１，１ａ〜１ｉ 積層セラミックコンデンサ
２ 誘電体セラミック層
３ａ〜３ｅ 内部電極
４ コンデンサ本体
５ 第１の主面
６ 第２の主面
７ 第１の端面
８ 第２の端面
９ 第１の側面
１０ 第２の側面
１１ 第１の外部電極
１２ 第２の外部電極
１３ 基板
１４ 導電性接合材
１５ 活性部
１９，２０ 外部電極の端縁
２１，２２ 端面に平行な面
２３ 活性部の第１の主面側の面
２４，２５ 中心軸となる線
２６，２７ 半径
２８，２９ 円柱状の領域
３０，３１ 低活性度領域
３２〜３７，３９，４０，４２〜４５ 切欠き

図１および図２は、この発明の第１の実施形態を説明するためのものである。ここで、図１（ａ）は、図１５の場合と同様、内部電極の図示を省略し、その代わりに活性部１５を図示している。また、図示した積層セラミックコンデンサ１ａは、その下側を基板側として、実装される。図１（ｂ）は、図１の一部を拡大して示す図である。図２（ａ）および（ｂ）は、図１に示した積層セラミックコンデンサ１ａにおける内部電極パターンを示す平面図である。図１および図２において、前述の図１４または図１５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図１４では図示されなかったが、図２において、第１および第２の側面９および１０が図示されている。

第１の実施形態による積層セラミックコンデンサ１ａの特徴的構成について説明する。

コンデンサ本体４の第１および第２の端面７および８間の寸法である長さ方向寸法をＬとする。活性部１５における、コンデンサ本体４の第１の主面５上での第１および第２の外部電極１１および１２の各々の端縁１９および２０の位置をそれぞれ通る端面７および８に平行な面２１および２２が活性部１５の第１の主面５側の面２３とそれぞれ交差する線２４および２５を中心軸として半径２６および２７が０．０２５Ｌの円柱状の領域２８および２９に、低活性度領域３０および３１をそれぞれ位置させている。この低活性度領域３０および３１における、静電容量形成のための内部電極の対向面積は、他の通常の領域における、低活性度領域３０および３１と同体積分についての内部電極の対向面積の１／５以下とされている。

上述のような低活性度領域３０および３１を形成するため、その実施形態では、図２に示すような内部電極パターンが採用される。図２において、静電容量形成のために互いに対向する内部電極３ａおよび３ｂが、それぞれ、（ａ）および（ｂ）に示されている。

内部電極３ａには、低活性度領域３０を与えるための切欠き３２および低活性度領域３１を与えるための切欠き３３が形成されている。他方、内部電極３ｂには、低活性度領域３０を与えるための切欠き３４および低活性度領域３１を与えるための切欠き３５が形成されている。

上述した切欠き３２〜３５は、低活性度領域３０および３１において、内部電極３ａおよび３ｂの対向面積を、他の通常の領域に比べて、１／５以下とするように機能する。したがって、低活性度領域３０および３１では、電界誘起歪みを小さくすることができ、外部電極１１および１２が導電性接合材によって接合されることによって基板上に実装されたとき、基板を撓ませかつ振動させる力を減じることができ、その結果、「鳴き」を抑制することができる。

図１５を再び参照して、積層セラミックコンデンサ１に電圧を印加した際に生じる変形に関して、外部電極１１および１２の端縁での積層方向での変位をｘ１とし、コンデンサ本体４の端面７および８と主面５とが交差する角の部分での積層方向の変位をｘ２とし、コンデンサ本体４の端面７および８間の中央部での積層方向の変位をｘ３としたとき、（ｘ１−ｘ２）／ｘ３について言えば、従来の一般的な積層セラミックコンデンサ１では、（ｘ１−ｘ２）／ｘ３＞０．６５である。

これに対して、この実施形態に係る積層セラミックコンデンサ１ａでは、活性部１５に低活性度領域３０および３１を備えているため、電圧印加時において、外部電極１１および１２の部分での傾きすなわち（ｘ１−ｘ２）を小さくすることができ、（ｘ１−ｘ２）／ｘ３≦０．６とすることができる。そのため、前述したように、基板を撓ませかつ振動させる力を弱くすることができ、その結果、「鳴き」を抑制することができる。

なお、この第１の実施形態では、図１（ａ）に示されるように、活性部１５の第２の主面６側にも、低活性度領域３０および３１が形成され、活性部１５は、第１および第２の主面５および６に対して平行であって第１および第２の主面５および６間の中心位置を通る面に関して対称形状を有している。したがって、積層セラミックコンデンサ１ａの実装に際して、第１の主面５側と第２の主面６側との間で区別を付ける必要がないため、実装工程を能率的に進めることができるとともに、実装ミスを低減することができる。

図３は、この発明の第２の実施形態による積層セラミックコンデンサ１ｂを説明するための図２に対応する図であって、内部電極パターンの変形例を示している。図３において、図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図３（ａ）に示すように、内部電極３ａに形成される切欠き３２および３３は、内部電極３ａの互いに異なる側に開口を位置させている。また、図３（ｂ）に示すように、他方の内部電極３ｂに形成される切欠き３４および３５についても、内部電極３ｂの互いに異なる側に開口を位置させている。

図２および図３のいずれに示した内部電極パターンであっても、低活性度領域３０および３１では、内部電極３ａおよび３ｂが互いに対向しないように、すなわち、対向面積が０となるようにされている。しかしながら、この対向面積は、０である場合に限らず、通常の領域に比べて、１／５以下でさえあればよい。対向面積が、通常の領域に比べて、１／５以下であれば、そこでの電界誘起歪みが実質的に０であると見なすことができるからである。

したがって、図２に示した内部電極パターンについて言えば、たとえば、内部電極３ａには切欠き３２および３３が形成されるが、これら切欠き３２および３３の形成の結果残された内部電極３ａの細幅部の幅が他の部分の幅の１／５以下であれば、内部電極３ｂには切欠きが形成されていなくてもよい。また、図３に示した内部電極パターンについて言えば、たとえば、内部電極３ａには切欠き３２および３３が形成されるが、これら切欠き３２および３３の形成の結果残された内部電極３ａの細幅部の幅が他の部分の幅の１／５以下であれば、内部電極３ｂには切欠きが形成されていなくてもよい。

図４は、この発明の第３の実施形態による積層セラミックコンデンサ１ｃを説明するための図２に対応する図であって、内部電極パターンの他の変形例を示している。図４において、図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図４（ａ）に示すように、内部電極３ａには、低活性度領域３１を与えるための切欠き３６および３７が、互いに逆方向に開口を向けた状態で設けられている。切欠き３６および３７の間には細幅部３８が残される。他方、図４（ｂ）に示すように、内部電極３ｂには、低活性度領域３０を与えるための切欠き３９および４０が、互いに逆方向に開口を向けた状態で設けられ、切欠き３９および４０の間には細幅部４１が残される。これら細幅部４１および３８の各幅は、内部電極３ａおよび３ｂの他の部分の幅の１／５以下とされている。

図４に示した第３の実施形態では、低活性度領域３０および３１において、細幅部４１および３８による内部電極３ａおよび３ｂの対向が得られる。しかしながら、細幅部４１および３８の各幅は、上述のように、他の部分の幅の１／５以下とされているので、対向面積も１／５以下である。

図５ないし図９は、それぞれ、この発明の第４ないし第８の実施形態を説明するための図１（ａ）に対応する図であって、活性部１５についての変形例を示している。図５ないし図９において、図１（ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図５に示した積層セラミックコンデンサ１ｄでは、低活性度領域３０および３１が、活性部１５の各端部にまで達している。なお、このような構成の場合、図１５に示した変位ｘ２が小さくなってしまうため、（ｘ１−ｘ２）／ｘ３を十分に小さくすることができず、それゆえ、この積層セラミックコンデンサ１ｄを実装する基板の変形を十分に小さく抑えることができないことがある。

図６に示した積層セラミックコンデンサ１ｅでは、低活性度領域３０および３１が、活性部１５を厚み方向に貫通するように形成されている。

図７に示した積層セラミックコンデンサ１ｆでは、低活性度領域３０および３１が、活性部１５の表面よりわずかに内側の位置に形成されている。

図８に示した積層セラミックコンデンサ１ｇでは、低活性度領域３０が、矩形の断面ではなく、半円形ないしは略半円形の断面を与えるように形成されている。このことは、たとえば図２を参照して説明した内部電極パターンにおいて、切欠き３２〜３５の各幅を徐々に変化させることによって実現できる。

図９に示した積層セラミックコンデンサ１ｈでは、活性部１５の一方側にのみ、低活性度領域３０および３１が形成されている。この実施形態では、積層セラミックコンデンサ１ｈを基板上に実装するとき、低活性度領域３０および３１が形成された側にあるコンデンサ本体４の第１の主面５を基板側に向ける必要がある。

なお、図９に示した実施形態のように、活性部１５の一方側にのみ、低活性度領域３０および３１を形成する構成は、図５、図７および図８をそれぞれ参照して説明した実施形態の場合にも適用することができる。

図１０および図１１は、この発明の第９の実施形態を説明するための図である。ここで、図１０は、積層セラミックコンデンサ１ｉの断面図であり、図１１は、積層セラミックコンデンサ１ｉの内部電極パターンを示す図である。図１０および図１１において、図１、図２または図１４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

積層セラミックコンデンサ１ｉは、簡単に言えば、直列容量型の積層コンデンサを構成していることを特徴としている。そのため、内部電極として、第１の外部電極１１に接続される内部電極３ｃと、第２の外部電極１２に接続される内部電極３ｄと、内部電極３ｃおよび３ｄの双方に対向する内部電極３ｅとが形成されている。

このような積層セラミックコンデンサ１ｉでは、図１０において破線で囲んだ領域に直方体形状の活性部１５が形成されている。そして、この活性部１５において、１点鎖線で囲んだ領域が低活性度領域３０および３１とされる。

図１１（ａ）に示すように、内部電極３ｃには、低活性度領域３０を与えるための切欠き４２が形成され、内部電極３ｄには、低活性度領域３１を与えるための切欠き４３が形成されている。他方、図１１（ｂ）に示すように、内部電極３ｅには、低活性度領域３０および３１をそれぞれ与えるための切欠き４４および４５が形成されている。

なお、図１０に示すように、積層セラミックコンデンサ１ｉでは、低活性度領域３０および３１が活性部１５の厚み方向に貫通するように設けられたが、厚み方向の一部において設けられてもよい。

以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。

たとえば、図示した実施形態では、低活性度領域を与えるため、内部電極の特定の部分に切欠きを設けるようにしたが、内部電極の特定の部分を網状に形成し、それによって、対向面積を減じるようにしてもよい。

次に、この発明を規定する数値限定を求めるため、およびこの発明による効果を確認するために実施した実験例について説明する。

図１２は、図１（ａ）に相当する図であって、この実験例において作製した試料を説明するためのものである。図１２において、図１（ａ）に示した要素に相当の要素には同様の参照符号を付している。

図１２において、積層セラミックコンデンサ１ａの種々の部分での寸法が表示されている。これら寸法の内、Ｌ、Ｔ、Ｅ、ＴＧおよびＬＧについては、それぞれ、Ｌ＝２．０ｍｍ、Ｔ＝１．２５ｍｍ、Ｅ＝０．４２５ｍｍ、ＴＧ＝０．１ｍｍおよびＬＧ＝０．１ｍｍというように固定した。そして、後の表１および表２に示すように、ｄＬおよびｄＴの各々を種々に変更した試料を作製した。

なお、図１２には示されていないが、コンデンサ本体４の幅方向寸法（図１２紙面に直交する方向での寸法）は１．２５ｍｍとし、内部電極の厚みを１．２μｍとし、誘電体セラミック層の厚みを３μｍとした。また、内部電極の積層数を２５０とした。また、誘電体セラミック層をＢａＴｉＯ₃ 系材料から構成し、内部電極の導電成分をＮｉから構成し、外部電極１１および１２の導電材料をＣｕから構成した。

このような各試料について、基板変位を評価した。図１３には、基板変位の評価方法が示されていて、（ａ）は平面図であり、（ｂ）は正面図である。

図１３に示すように、長さ１００ｍｍ×幅４０ｍｍ×厚さ０．８ｍｍのガラスエポキシ樹脂からなる基板５１を用意し、基板５１の中央に各試料となる積層セラミックコンデンサ１ａを実装した。ここで、実装のための導電性接合材としてＳｎ−Ｐｂ共晶半田を用い、積層セラミックコンデンサ１ａの長さ方向が基板５１の長さ方向と一致するようにした。そして、積層セラミックコンデンサ１ａに１０Ｖの電圧を印加し、図１３（ｂ）に示されるように、基板５１の中央を原点としたときの、基板５１の長さ方向端部での変位５２を測定し、この変位５２を基板変位とした。

なお、基板変位については、表１では、ｄＬ＝０の場合の基板変位を基準とした百分率で示し、表２では、ｄＴ＝０の場合の基板変位を基準とした百分率で示している。また、図１５に示した変位ｘ１、ｘ２およびｘ３をそれぞれ求め、これら変位ｘ１、ｘ２およびｘ３から（ｘ１−ｘ）／ｘ３を算出し、その結果を表１および表２に示した。

ｄＴを０．０５ｍｍに固定した上で、ｄＬを変化させた試料を比較したものが表１に示されている。

表１において、ｄＬが０．０５ｍｍ以上である試料３〜６によれば、ｄＬ／Ｌが０．０２５以上となり、基板変位が９０％以下とされ、（ｘ１−ｘ２）／ｘ３が０．０６以下に抑えられている。

なお、試料６は、たとえば試料５と比較して、ｄＬ／Ｌがより大きいにも関わらず、基板変位および（ｘ１−ｘ２）／ｘ３がともに高い値を示している。これは、試料６がｄＬ＝０．３２５ｍｍであり、図５に示した実施形態に相当するためである。

次に、ｄＬを０．０５ｍｍに固定した上で、ｄＴを変化させた試料を比較したものが表２に示されている。

表２に示した試料１１および１３は、それぞれ、表１に示した試料１および３と同等のものである。

表２に示すように、ｄＴが０．０５ｍｍ以上である試料１３から１８によれば、ｄＴ／Ｌが０．０２５以上となり、基板変位が９０％以下とされ、（ｘ１−ｘ２）／ｘ３が０．０６以下に抑えられる。

なお、試料１８は、そのｄＴの値からわかるように、図６に示した実施形態に相当している。

Claims (3)

1. 複数の誘電体セラミック層と前記誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、前記誘電体セラミック層の延びる方向に延びる第１および第２の主面と、前記主面に直交する方向にそれぞれ延びる、第１および第２の端面と、第１および第２の側面とによって規定される実質的に直方体形状をなす、コンデンサ本体と、
   前記誘電体セラミック層を介しての前記内部電極の対向によって形成される静電容量を取り出すように前記内部電極の特定のものに接続されながら、前記コンデンサ本体の前記第１および第２の端面上から各前記端面に隣接する前記主面および前記側面の各一部上にまで延びるようにそれぞれ形成される、第１および第２の外部電極と
   を備え、
   前記コンデンサ本体における前記内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、前記活性部は実質的に直方体形状であり、
   前記コンデンサ本体の前記第１の主面が基板に対向した状態で、前記外部電極が導電性接合材によって接合されることによって基板上に実装される、積層セラミックコンデンサであって、
   前記コンデンサ本体の前記第１および第２の端面間寸法である長さ方向寸法をＬとしたとき、前記活性部における、前記コンデンサ本体の前記第１の主面上での前記第１および第２の外部電極の各端縁の位置をそれぞれ通る前記端面に平行な各面が前記活性部の前記第１の主面側の面と交差する各線を中心軸として半径が０．０２５Ｌの円柱状の各領域に、低活性度領域が位置され、前記低活性度領域における、静電容量形成のための前記内部電極の対向面積は、他の通常の領域における、前記低活性度領域と同体積分についての前記内部電極の対向面積の１／５以下とされていることを特徴とする、積層セラミックコンデンサ。
2. 前記活性部は、前記第１および第２の主面に対して平行であって前記第１および第２の主面間の中心位置を通る面に関して対称形状を有している、請求項１に記載の積層セラミックコンデンサ。
3. 複数の誘電体セラミック層と前記誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、前記誘電体セラミック層の延びる方向に延びる第１および第２の主面と、前記主面に直交する方向にそれぞれ延びる、第１および第２の端面と、第１および第２の側面とによって規定される実質的に直方体形状をなす、コンデンサ本体と、
   前記誘電体セラミック層を介しての前記内部電極の対向によって形成される静電容量を取り出すように前記内部電極の特定のものに接続されながら、前記コンデンサ本体の前記第１および第２の端面上から各前記端面に隣接する前記主面および前記側面の各一部上にまで延びるようにそれぞれ形成される、第１および第２の外部電極と
   を備え、
   前記コンデンサ本体における前記内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、前記活性部は実質的に直方体形状である、積層セラミックコンデンサであって、
   前記コンデンサ本体の前記第１および第２の端面間寸法である長さ方向寸法をＬとしたとき、前記活性部における、前記コンデンサ本体の前記第１の主面上での前記第１および第２の外部電極の各端縁の位置をそれぞれ通る前記端面に平行な各面が前記活性部の前記第１の主面側の面と交差する各線を中心軸として半径が０．０２５Ｌの円柱状の各領域に、低活性度領域が位置され、前記低活性度領域における、静電容量形成のための前記内部電極の対向面積は、他の通常の領域における、前記低活性度領域と同体積分についての前記内部電極の対向面積の１／５以下とされていることを特徴とする、積層セラミックコンデンサ。

Images