JPH07335479A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法

Info

Publication number
JPH07335479A
JPH07335479A JP14554594A JP14554594A JPH07335479A JP H07335479 A JPH07335479 A JP H07335479A JP 14554594 A JP14554594 A JP 14554594A JP 14554594 A JP14554594 A JP 14554594A JP H07335479 A JPH07335479 A JP H07335479A
Authority
JP
Japan
Prior art keywords
laminated block
cut
laminated
mark
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14554594A
Other languages
English (en)
Inventor
Masaaki Taniguchi
政明 谷口
Norimasa Asakura
教真 朝倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP14554594A priority Critical patent/JPH07335479A/ja
Publication of JPH07335479A publication Critical patent/JPH07335479A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 積層ブロックの上面側からカットマークを検
出し、確実に所定の位置で積層ブロックをカットするこ
とを可能にして、寸法の小さな積層セラミック電子部品
を容易かつ確実に製造することができるようにする。 【構成】 積層ブロック10の端面に露出させたセンシ
ングマーク(内部電極)2を基準として積層ブロック1
0の上面の所定の位置にカットマーク4を形成し、切断
工程において、該カットマーク4を基準として所定の位
置で積層ブロック10を切断する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子部品の製造方法
に関し、詳しくは、積層セラミックコンデンサ、積層L
C複合部品、積層圧電アクチュエータ、多層基板など
の、セラミック中に内部電極が埋設された構造を有する
積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】例えば
積層セラミックコンデンサのような積層セラミック電子
部品を製造する方法としては、通常、セラミックグリー
ンシートの表面に複数の内部電極を印刷(配設)し、得
られた電極シート(内部電極が印刷されたセラミックグ
リーンシート)を所定枚数積層、圧着して多数の素子を
内包する未焼成の積層ブロック(マザーブロック)を形
成した後、これを所定の位置でカットして個々の素子
(未焼成セラミック素子)を切り出す方法が用いられて
いる。
【0003】そして、上記のような方法により積層セラ
ミック電子部品を製造する場合において、積層ブロック
の切断位置を決定する方法として、次のような方法が用
いられている。
【0004】積層ブロックの外形を基準とする方法 この方法は、例えば、図8に示すように、積層ブロック
40の端部から所定の距離Aだけ離れた位置などを切断
位置Pとする方法である。
【0005】カットマークを基準とする方法 この方法は、例えば、図9に示すように、セラミックグ
リーンシート31に電極(内部電極)32を配設してな
る電極シート33を積層することにより形成される積層
ブロック40の最外層にカットマーク34を設けたシー
ト35を積み重ね、該カットマーク34を基準として切
断位置を決定する方法である。
【0006】端面に露出させたセンシングマークを基
準とする方法 この方法は、図10に示すように、積層ブロック40の
端部をカットして、切断面に内部電極32(または位置
決め用の印刷マーク)などをセンシングマークとして露
出させ、それを基準として切断位置を決定する方法であ
る。
【0007】しかし、上記の方法では、積層ブロック
40の外形を基準としているため、内部電極32の位置
がずれている場合にそれを検出することができないとい
う問題点がある。したがって、素子を小型化するため
に、カットマージンなどを小さくして有効寸法を大きく
することが困難になる。
【0008】また、上記の方法では、カットマーク3
4を設けた最外層のシート35と内部電極32が配設さ
れた電極シート33の位置ずれを検出することができ
ず、カットマージンをそれほど小さくすることができな
いという問題点がある。
【0009】一方、上記の方法は、端面に露出した内
部電極や印刷マークなどのセンシングマークを直接基準
とするため、切断位置の位置決めを確実に行うことがで
きるという特徴を有しているが、露出した内部電極など
(センシングマーク)の位置を端面(側面)側から検出
するための機構が必要で、通常のダイシングソーなどの
ように、上面側から積層ブロック40を検知する機構し
か持たない切断装置を用いて切断を行う場合には適用す
ることができないという問題点がある。
【0010】この発明は、上記問題点を解決するもので
あり、積層ブロックの上面側からカットマークを検出し
て、確実に所定の位置で積層ブロックをカットすること
が可能で、寸法の小さい積層セラミック電子部品を製造
するのにより適した積層セラミック電子部品の製造方法
を提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、この発明の積層セラミック電子部品の製造方法は、
表面に複数の電極が配設されたセラミックグリーンシー
トを積層することにより形成された積層ブロックを所定
の位置でカットして個々の未焼成セラミック素子を切り
出す工程を含む積層セラミック電子部品の製造方法にお
いて、前記積層ブロックの端面に露出させたセンシング
マークを基準として積層ブロックの上面の所定の位置に
カットマークを形成する工程と、前記カットマークを基
準として所定の位置で積層ブロックを切断する工程とを
具備することを特徴とする。
【0012】
【作用】この発明の積層セラミック電子部品の製造方法
においては、積層ブロックの端面に露出させた内部電極
やその他の印刷マークなどのセンシングマークを基準と
して積層ブロックの上面にカットマークを形成すること
により、積層ブロックの上面の所定の位置にカットマー
クを配設することができる。
【0013】そして、切断工程で、上面側から該カット
マークを検出し、それを基準として切断することによ
り、カットマージンなどを小さくして有効寸法を大きく
することが可能になり、素子内部の有効面積(体積)を
大きくとることが可能になる。したがって、寸法の小さ
な積層セラミック電子部品をも容易かつ確実に製造する
ことができるようになる。
【0014】
【実施例】以下、この発明の実施例を図に基づいて説明
する。
【0015】なお、この実施例では、積層セラミックコ
ンデンサの製造方法を例にとって説明する。
【0016】まず、図1に示すように、セラミックグ
リーンシート1の表面に複数の内部電極2を印刷(配
設)してなる電極シート3を所定枚数積層するととも
に、上下両面側に内部電極の形成されていないセラミッ
クグリーンシート5を積層して圧着することにより、多
数の素子を内包する未焼成の積層ブロック(マザーブロ
ック)10を形成する。
【0017】次いで、図2に示すように、この積層ブ
ロック10の端部を切り落として、内部電極(センシン
グマーク)2を端面に露出させる。
【0018】それから、図3に示すように、センサ6
により、積層ブロック10の端面に露出した内部電極
(センシングマーク)2の位置を検出する。
【0019】次いで、図4に示すように、積層ブロッ
ク10の上面(および/または下面)の、で検出され
た内部電極2の位置に対応する位置にカットマーク4を
形成する。この、図4の工程は、図3の工程と同時に行
なわれてもよい。
【0020】そして、このようにして積層ブロック1
0の上面に形成されたカットマーク4を基準として、ダ
イシングソーにより積層ブロック10をカットして個々
の素子を切り出す。
【0021】その後、切り出された素子の焼成や外部電
極の付与などの工程を経て積層セラミックコンデンサが
製造される。
【0022】なお、この発明の積層セラミック電子部品
の製造方法においては、カットマークの形成方法に特別
の制約はなく、図5,6,7に示すように、(a)金型1
1などを用い、積層ブロック10の上面に圧痕12を付
ける方法(図5)、(b)インクジェットやディスペンサ
ー13などによって塗料14を印刷する方法(図6)、
(c)レーザー15を用いてマーキングを行うレーザーマ
ーキング法(図7)などの種々の方法によりカットマー
クを形成することができる。
【0023】上記実施例の方法によれば、積層ブロック
10の端面に露出させたセンシングマーク(内部電極
2)を基準として積層ブロック10の上面にカットマー
ク4を形成することにより、上面の正確な位置にカット
マーク4が形成された積層ブロック10が得られる。そ
して、その結果、切断工程で、積層ブロック10の上面
(および/または下面)側から該カットマーク4を検出
し、それを基準とすることにより、積層ブロック10を
正確な位置で切断して、カットマージンなどを小さくし
て有効寸法を大きくすることが可能になり、寸法の小さ
な積層セラミック電子部品を容易かつ確実に製造するこ
とができるようになる。
【0024】なお、上記実施例では、積層ブロック10
の端面に内部電極2を露出させてこれをセンシングマー
クとした場合について説明したが、別途センシングマー
ク形成用の材料をセラミックグリーンシートに印刷し
て、所定の位置にセンシングマークを露出させるように
構成することも可能である。
【0025】また、カットマークは、上記実施例のよう
にすべてのカットライン上に形成してもよく、また、切
断時の基準とするのに必要な所定のカットライン上にの
み形成するようにしてもよい。
【0026】また、上記実施例では、積層セラミックコ
ンデンサを製造する場合を例にとって説明したが、この
発明はこれに限らず、積層LC複合部品、積層圧電アク
チュエータ、多層基板などの種々の積層セラミック電子
部品の製造方法に適用することが可能である。
【0027】この発明は、さらにその他の点においても
上記実施例に限定されるものではなく、カットマークの
検出方法、積層ブロックの切断に用いる切断装置の種類
などに関し、発明の要旨の範囲内において、種々の応
用、変形を加えることが可能である。
【0028】
【発明の効果】上述のように、この発明の積層セラミッ
ク電子部品の製造方法は、積層ブロックの端面に露出さ
せたセンシングマークを基準として積層ブロックの上面
にカットマークを形成し、切断工程において、積層ブロ
ックの上面側から検出した該カットマークを基準として
所定の位置で積層ブロックを切断するようにしているの
で、積層ブロックを所定の位置で確実に切断することが
できる。
【0029】その結果、カットマージンなどを小さくし
て有効寸法を大きくすることが可能になり、素子内部の
有効面積(体積)を大きくとることができる。したがっ
て、寸法の小さな積層セラミック電子部品を容易かつ確
実に製造することが可能になる。
【0030】なお、この発明は、通常のダイシングソー
などのように、上面側から積層ブロックのカットマーク
などを検出する機構しか持たないような切断装置を用い
て積層ブロックの切断を行う工程を含む積層セラミック
電子部品の製造方法に適用した場合に特に有意義であ
る。
【図面の簡単な説明】
【図1】この発明の一実施例における積層ブロックの形
成工程を示す斜視図である。
【図2】この発明の一実施例において積層ブロックの端
面を切り落として内部電極を露出させた状態を示す斜視
図である。
【図3】この発明の一実施例において積層ブロックの端
面に露出した内部電極の位置を検出している状態を示す
斜視図である。
【図4】この発明の一実施例において積層ブロックの上
面にカットマークを形成した状態を示す斜視図である。
【図5】積層ブロックの上面へのカットマークの形成方
法の一例を示す図である。
【図6】積層ブロックの上面へのカットマークの形成方
法の他の例を示す図である。
【図7】積層ブロックの上面へのカットマークの形成方
法のさらに他の例を示す図である。
【図8】従来の積層ブロックの切断位置の決定方法を示
す図である。
【図9】従来の積層ブロックの切断位置の決定方法の他
の例を示す図である。
【図10】従来の積層ブロックの切断位置の決定方法の
さらに他の例を示す図である。
【符号の説明】
1 セラミックグリーンシート 2 内部電極(センシングマーク) 3 電極シート 4 カットマーク 10 積層ブロック

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 表面に複数の電極が配設されたセラミッ
    クグリーンシートを積層することにより形成された積層
    ブロックを所定の位置でカットして個々の未焼成セラミ
    ック素子を切り出す工程を含む積層セラミック電子部品
    の製造方法において、 前記積層ブロックの端面に露出させたセンシングマーク
    を基準として積層ブロックの上面の所定の位置にカット
    マークを形成する工程と、 前記カットマークを基準として所定の位置で積層ブロッ
    クを切断する工程とを具備することを特徴とする積層セ
    ラミック電子部品の製造方法。
JP14554594A 1994-06-02 1994-06-02 積層セラミック電子部品の製造方法 Withdrawn JPH07335479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14554594A JPH07335479A (ja) 1994-06-02 1994-06-02 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14554594A JPH07335479A (ja) 1994-06-02 1994-06-02 積層セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPH07335479A true JPH07335479A (ja) 1995-12-22

Family

ID=15387664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14554594A Withdrawn JPH07335479A (ja) 1994-06-02 1994-06-02 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH07335479A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0876089A2 (en) * 1997-03-28 1998-11-04 TDK Corporation Method for judging the propriety of cutting position on laminated board and laminated ceramic electronic part
JP2012080008A (ja) * 2010-10-05 2012-04-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0876089A2 (en) * 1997-03-28 1998-11-04 TDK Corporation Method for judging the propriety of cutting position on laminated board and laminated ceramic electronic part
JP2012080008A (ja) * 2010-10-05 2012-04-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Similar Documents

Publication Publication Date Title
US6912761B2 (en) Method of producing multilayer piezoelectric resonator
JPH07335479A (ja) 積層セラミック電子部品の製造方法
JPH03123010A (ja) 積層電子部品の製造方法
JPH06112099A (ja) 電子部品の製造方法および電子部品
JP2002299149A (ja) 積層セラミックコンデンサ
JP4067923B2 (ja) チップ抵抗器の製造方法
JPH07201641A (ja) 積層セラミック電子部品の製造方法
JP3136847B2 (ja) 加速度センサの製造方法
JP2860849B2 (ja) 積層電子部品の積層ずれ検出用チェックマーク、および積層ずれ検出用チェックマークが形成されている積層電子部品、並びに積層電子部品の積層ずれ検査方法
JPS6235508A (ja) 積層セラミツクコンデンサの製造方法
JP4106122B2 (ja) 積層圧電素子の製造方法
JP2001044059A (ja) 積層セラミックコンデンサ
JPH06314630A (ja) セラミック積層電子部品
JPH06349671A (ja) セラミック積層電子部品の製造方法
JP4461872B2 (ja) 積層セラミック電子部品の製造方法
JPS60124813A (ja) 積層セラミックコンデンサの製造方法
JPH07320973A (ja) 積層セラミック電子部品の製造方法
JP5672170B2 (ja) 被プレス物の密度変化評価方法及び積層セラミック電子部品の製造方法
JPH0714744A (ja) 積層セラミックコンデンサの製造方法
JP2575554B2 (ja) 端面型サーマルヘッド
JP4147948B2 (ja) 積層セラミック電子部品の製造方法
JPH06283381A (ja) 積層電子部品の積層ずれ検出用チェックマーク
JPH05314845A (ja) 積層構造セラミックス素子の製造方法
JPH08250308A (ja) 積層型チップサーミスタ及びその製造方法
JPH04280615A (ja) 積層体の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904