JP4461872B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

本発明は、例えば積層セラミックコンデンサのような積層セラミック電子部品の製造方法に関し、より詳細には、マザーの積層体から個々の積層体チップを切り出す工程が改良された積層セラミック電子部品の製造方法に関する。

従来、積層セラミック電子部品の製造に際しては、量産性を高めるためにマザーの積層体をまず用意していた。次に、セラミックグリーンシート同士を密着させるために、マザーの積層体を厚み方向に加圧していた。そして、マザーの積層体を切断することにより個々の積層セラミック電子部品単位の積層体チップを得ていた。

ところが、上記マザーの積層体を切断し、積層体チップを得るにあたっては、マザーの積層体を高精度に切断しなければならない。さもなければ、切り出された個々の積層体チップにおいて、内部電極の先端のギャップ領域等の大きさがばらつき、積層セラミック電子部品の特性のばらつきが生じるからである。また、甚だしき場合には、内部電極先端が積層体チップの端面に露出し、内部電極が他方側の外部電極に電気的に接続され、短絡するおそれもある。

他方、マザーの積層体は、切断に先立って厚み方向に加圧されている。従って、複数の内部電極パターンを有するマザーのセラミックグリーンシートを高精度に積層してマザーの積層体を得たとしても、加圧により内部電極パターンの位置が面方向にずれがちであった。そのため、マザーの積層体を加圧後に高精度に切断することは困難であった。

下記の特許文献１には、上記マザーの積層体の切断精度を高め得る製造方法が開示されている。図７は、特許文献１に記載の製造方法を説明するための斜視図である。特許文献１に記載の製造方法では、図７に示すマザーの積層体１０１を用意する。マザーの積層体１０１は、マトリックス状に複数の内部電極パターンが印刷されている複数枚のマザーのセラミックグリーンシートを複数枚積層することにより得られている。そして、最上部及び最下部には、無地のマザーのセラミックグリーンシートが積層されている。従って、マザーの積層体１０１の外側から、内部の内部電極パターンの位置を確かめることはできない。

そこで、マザーの積層体１０１を一点鎖線Ｘ，Ｙに沿って切断し、個々の積層体チップを得るに際し、予め、積層体１０１の表面の所定位置を部分的に切削する。このようにして、図７に示されているように、内部電極パターン１０２の一部を露出させる。露出された内部電極パターン１０２を検出し、切削位置と内部電極パターン１０２との位置関係から積層体１０１の切断位置を決定する。このようにして決定された切断位置において、マザーの積層体１０１をＸ方向及びＹ方向に切断する。

すなわち、マザーの積層体１０１内において実際に積層されている内部電極パターン１０２の位置に基づいて切断位置が定められて切断が行われている。
特開２０００−１７３８８１号公報

従来、マザーの積層体を高精度に切断するに際しては、マザーのセラミックグリーンシート上に位置決めマークを設けておき、マザーの積層体を得た後に、該位置決めマークを切削等により露出させ、位置決めマークに基づいて切断位置を決定する方法が用いられていた。切断は直線状に行われるため、切断線を決定するに際し、２個の位置決めマークが用いられていた。しかしながら、位置決めマークと実際の内部電極パターンの位置とは、前述した加圧工程等において変化するおそれがあった。そのため、単純に位置決めマークを基準に切断を行った場合、切り出された個々の積層体チップにおいて、内部電極の先端のギャップ領域の大きさがばらつきがちであるという問題があった。

また、特許文献１に記載の製造方法では、マザーの積層体１０１を切削し、積層されている内部電極パターン１０２を露出させ、該内部電極パターン１０２を位置決めマークとして用いている。そのため、実際に積層されている内部電極パターン１０２自体を位置決めマークとするため、内部電極パターンと所定の位置関係に設けられていた位置決めマークを用いる方法に比べて切断精度を高めることができる。

しかしながら、特許文献１に記載の製造方法においても、得られた個々の積層体チップにおいて内部電極先端のギャップ領域の大きさがばらつきがちであった。これは、切断前に加圧された際に、マザーの積層体が歪み、内部電極パターンの位置が面方向にずれることによる。すなわち、例えば複数の行及び列を有するマトリックス状に内部電極パターンが印刷されていたとしても、上記加圧により各行及び列が直線状の形状から曲線状の形状に変化し、内部電極パターンの位置ずれが生じざるを得なかった。そのため、特許文献１に記載の製造方法においても、切断は直線状に行なわれるため、得られた積層体チップにおいて内部電極の先端のギャップ領域がばらつかざるを得なかった。

本発明の目的は、上述した従来技術の欠点を解消し、マザーの積層体から個々の積層セラミック電子部品単位の積層体チップを切断により得た場合に、個々の積層体チップにおける内部電極の位置ずれが生じ難い、従って特性の安定な積層セラミック電子部品を提供することを可能とする製造方法を得ることにある。

本願の第１の発明に係る積層セラミック電子部品の製造方法は、片面に複数の内部電極パターンがＸ行及びＹ列のマトリックス状に配置されている複数枚のマザーのセラミックグリーンシートが積層されているマザーの積層体を用意する工程と、前記マザーの積層体を厚み方向に加圧する工程と、前記マザーの積層体を切断し、個々のセラミック電子部品単位の積層体チップを得る工程と、前記積層体チップの外表面に外部電極を形成する工程とを備える積層セラミック電子部品の製造方法において、前記マザーの積層体におけるＮ行目の内部電極パターンと、Ｎ＋１行目の内部電極パターンとの間の領域に、該隣り合う内部電極パターン間に位置する２つのアライメントマーク点Ｂ、及び点Ｃを定める工程と、前記点Ｂ、及び点Ｃを結んだ基準線を定める工程と、前記領域内の内、Ｙ方向において隣り合う内部電極パターンがＹ方向に向かって最もずれている部分を求める工程と、前記最もずれている部分において該隣り合う内部電極パターン間に位置する点Ａを定める工程と、前記基準線と前記点Ａとの間に前記基準線と平行に延びる切断線を定める工程と、前記切断線に沿って前記マザーの積層体をＸ方向に切断する工程とをさらに備えることを特徴とする。

第１の発明に係る製造方法のある特定の局面では、前記Ｘ方向の切断が、前記基準線と、前記点Ａを通り、基準線に平行な仮想線との間の中点を通る直線に沿って行われる。

第１の発明の製造方法のさらに他の特定の局面では、マザーの積層体におけるｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域に位置する２つのアライメントマークを点Ｂ１、点Ｃ１とし、点Ｂ１及び点Ｃ１より得られ、加圧前のマザーの積層体におけるｎ行目の内部電極パターンと、ｎ＋１行目の内部電極パターンとの間の中点を通る第２の基準線に基づいてＹ方向に切断するに際し、前記Ｙ方向に延びる領域内の内、Ｘ方向において隣り合う内部電極パターンがＸ方向において最もずれている部分において、該隣り合う内部電極パターン間の中点を点Ａ１としたときに、点Ａ１と前記第２の基準線との間においてＹ方向に切断が行われる。

好ましくは、前記Ｙ方向の切断が、前記Ｙ方向に延びる第２の基準線と、前記点Ａ１を通り、第２の基準線に平行な仮想線との間の中点を通る直線に沿って行われる。

本願の第２の発明に係る積層セラミック電子部品の製造方法は、片面に複数の内部電極パターンがＸ行及びＹ列のマトリックス状に配置されている複数枚のマザーのセラミックグリーンシートが積層されているマザーの積層体を用意する工程と、前記マザーの積層体を厚み方向に加圧する工程と、前記マザーの積層体を切断し、個々のセラミック部品単位のチップを得る工程と、前記積層体チップの外表面に外部電極を形成する工程とを備える積層セラミック電子部品の製造方法において、マザーの積層体におけるＮ行目の内部電極パターンと、Ｎ＋１行目の内部電極パターンとの間のＸ方向に延びる領域に位置し、切断に際しての基準線を定めるための２つのアライメントマーク点Ｅ及び点Ｆを定める工程と、前記点Ｅ、点Ｆを結んで基準線を定める工程と、前記領域内においてＹ方向において隣り合う内部電極パターンがＹ方向において最もずれている部分を求める工程と、前記最もずれている部分内において該隣り合う内部電極パターン間に位置する点Ｄを定める工程と、前記点Ｄ、及び点Ｅ、点Ｆの座標を（ｘ１，ｙ１）、（ｘ２，ｙ２）及び（ｘ３，ｙ３）としたときに、点Ｄ〜点ＦのＹ座標であるｙ１，ｙ２及びｙ３の内の２つのＹ座標の差が最大となる位置関係にある２点の間を通り、かつ前記基準線と平行に延びるように切断線を定める工程と、前記切断線に沿って前記マザーの積層体をＸ方向に切断する工程とをさらに備えることを特徴とする。

第２の発明に係る積層セラミック電子部品の製造方法のある特定の局面では、前記マザーの積層体を、ｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域で直線状に切断するに際し、前記Ｙ方向に延びる領域に設けられており、切断に際しての切断線を求めるための２つのアライメントマークを点Ｅ１，点Ｆ１とし、前記Ｙ方向に延びる領域の内の、隣り合う内部電極パターンがＸ方向に最もずれている部分において、該隣り合う内部電極パターン間に位置する点Ｄ１の座標を（ｘ４，ｙ４）とし、点Ｅ１及び点Ｆ１の座標をそれぞれ、（ｘ５，ｙ５）及び（ｘ６，ｙ６）としたときに、点Ｄ１〜点Ｆ１のＸ座標であるｘ４，ｘ５，及びｘ６の内２つの座標の差が最大となる位置関係にある２点を求め、２点の間を通り、Ｙ方向に平行に延びる切断線に沿って切断が行われる。

第１の発明によれば、Ｎ行目の内部電極パターンと、Ｎ＋１行目の内部電極パターンとの間のＸ方向に延びる領域を、２つのアライメントマークである点Ｂ及び点Ｃを結ぶ基準線に基づいて直線状に切断するに際し、Ｙ方向において隣り合う内部電極パターンがＹ方向において最もずれている部分において、該隣り合う内部電極パターン間の中点である点Ａと、上記基準線との間においてＸ方向に切断が行われる。従って、内部電極パターンが加圧によりＹ方向にずれていたとしても、最もずれの大きな部分におけるＹ方向において隣り合う内部電極パターン間の中点である点Ａ側に寄せて切断が行われるため、得られた積層体チップにおいて、上記Ｙ方向に沿う内部電極の位置ずれを効果的に低減することができ、特性ばらつきの少ない積層セラミック電子部品を提供することが可能となる。

Ｘ方向の切断が、基準線と、点Ａを通り、基準線に平行な仮想線の間の中点を通る直線に沿って行われる場合には、点Ａと基準線とを元にして、切断線の位置を容易に決定することができる。

マザーの積層体を、ｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域を直線状に切断するに際し、アライメントマークである点Ｂ１及び点Ｃ１から求められる第２の基準線と、Ｘ方向において隣り合う内部電極パターンがＸ方向において最もずれている部分における、隣り合う内部電極パターン間の中点である点Ａ１とに基づき、点Ａ１と基準線との間においてＹ方向の切断が行われる場合には、内部電極のＸ方向における位置ずれをも効果的に低減することができる。従って、より一層特性ばらつきの少ない積層セラミック電子部品を提供することができる。この場合、Ｙ方向の切断が、第２の基準線と、点Ａ１を通り、第２の基準線に平行な仮想線との間の中点を通る直線に沿って行われる場合には、点Ａ１と第２の基準線の位置を検出することにより、切断位置を容易に決定することができる。

第２の発明では、マザーの積層体をＸ方向に直線状に切断するに際し、切断に際しての切断線を求めるための２つ目のアライメントマークである点Ｅ及び点Ｆと、上記領域内においてＹ方向において隣り合う内部電極パターンがＹ方向において最もずれている部分において、隣り合う内部電極パターン間に位置する点Ｄとの各Ｙ座標に基づき、点Ｄ〜点ＦのＹ座標ｙ１，ｙ２及びｙ３のうちの２つの座標の差が最大となる位置関係にある２点の間においてＸ方向に平行に延びる切断線に沿って切断する。従って、マザーの積層体を切断して得られた個々の積層体チップにおいて、Ｙ方向における内部電極の位置のばらつきが少ない積層セラミック電子部品を提供することができる。

第２の発明において、点Ｄ１〜点Ｆ１のＸ座標ｘ４，ｘ５，ｘ６のうち２つの座標の差が最大となる位置関係にある２点を求め、２点の間を通り、Ｙ方向に平行な直線を切断線として切断する場合には、得られた積層体チップにおける内部電極の上記Ｘ方向における位置ずれをも低減することができ、より一層特性ばらつきの少ない積層セラミック電子部品を提供することができる。

以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

（第１の実施形態）
第１の実施形態では、図２に示す積層セラミックコンデンサ１が最終的に製造される。積層セラミックコンデンサ１は、セラミック焼結体２を有する。セラミック焼結体２内には、複数の内部電極３，４がセラミック層を介して重なり合うように配置されている。そして、セラミック焼結体２の第１の端面２ａには、外部電極５が形成されており、反対側の第２の端面２ｂには外部電極６が形成されている。内部電極５は、複数の内部電極３に端面２ａにおいて電気的に接続されており、外部電極６は、複数の内部電極４に端面２ｂにおいて電気的に接続されている。

上記積層セラミックコンデンサ１では、内部電極３，４の先端のギャップ領域、すなわち内部電極３，４の先端と、内部電極３，４が露出されていない側の端面２ａ，２ｂとの間の距離のばらつきが少ないことが求められる。従って、量産された積層セラミックコンデンサ１において、上記先端のギャップ領域の大きさがばらつかないことが好ましい。

また、積層セラミックコンデンサ１では、各内部電極３，４のサイドマージン領域の大きさ、すなわち内部電極３，４の側縁とセラミック焼結体２の露出されていない一対の側面との間の距離がばらつかないことも求められる。

上記のような内部電極３，４の先端の領域の大きさ及びサイドマージン領域の大きさのばらつきを少なくするには、マザーの積層体から、セラミック焼結体２を得るための個々の積層体チップを高精度に切断する必要がある。本実施形態では、この切断工程が高精度に行われる。図１、図３〜図５を参照してこれを説明する。

本実施形態では、まず、上記セラミック焼結体２を得るためのマザーの積層体を用意する。図３は、マザーの積層体の概的構成を示す部分切欠平面図である。図３に示すように、Ｘ方向及びＹ方向に複数の内部電極パターン１１が印刷された複数枚のマザーのセラミックグリーンシート１２，１３が示されている。図３では、マザーのセラミックグリーンシート１２、マザーのセラミックグリーンシート１３及びマザーのセラミックグリーンシート１２が示されているが、図示のように、マザーのセラミックグリーンシート１２と、マザーのセラミックグリーンシート１３とが交互に複数枚積層され、最上部に無地のマザーのセラミックグリーンシートが積層されて、マザーの積層体が得られる。

マザーのセラミックグリーンシート１２上の内部電極パターン１１と、マザーのセラミックグリーンシート１３上の内部電極パターン１１とは、図示のようにＸ方向においてずらされている。マザーの積層体を得るまでの工程は、公知の積層セラミック電子部品の製造方法に従って行われ得る。

そして、マザーの積層体を得た後に、マザーのセラミックグリーンシート同士を密着させるために、マザーの積層体を厚み方向に加圧する。

しかる後、上記のようにして得られたマザーの積層体を、厚み方向に切断し、個々の積層コンデンサ単位の積層体チップを得る。この切断は、切断歯ダイサーなどを用いて行われるため、直線状に切断が行われる。

ところで、上記切断に際し、前述した特許文献１では、マザーの積層体を切削し、内部電極パターンを露出させ、位置決めマークと露出された内部電極パターン１０２自体とを用いて切断位置が決定されていた。

これに対して、本実施形態の積層セラミックコンデンサの製造方法では、予め切断線を決定するための基準線を求めるように設けられた２つのアライメントマークである点Ｂ及び点Ｃと、以下に述べる点Ａとに基づいて切断位置が決定される。

まず、マザーの積層体を厚み方向に加圧すると、マザーのセラミックグリーンシートが面方向に伸びる。従って、マザーの積層体では、面方向に歪みが生じる。このようにして生じた歪みを、予め測定しておく。図４は、マザーの積層体２１を厚み方向に加圧した際に歪んでいる状態を模式的に説明するための平面図である。図４に示すように、マザーの積層体２１は、平面形状が矩形である。図４では、内蔵されている複数の内部電極パターンの配置されている部分が、模式的に細線Ｐで示されている。厚み方向に加圧されると、マザーのセラミックグリーンシートが面方向に伸びる。そのため、例えば、細線Ｑで示すように内部の内部電極パターンの位置が歪むとする。この内部電極パターンの位置ずれ、すなわちマザーの積層体の歪み量は、事前に製造時と同条件でマザーの積層体を作製し、測定することにより行う。

他方、マザーの積層体１においては、印刷されている内部電極パターン１１と所定の位置関係となるように、アライメントマークが設けられている。このアライメントマークを図１に示すように点Ｂ及び点Ｃとする。

なお、図１では、複数の内部電極パターンが設けられている部分において、Ｙ方向において隣接する内部電極パターン間１１Ａ，１１ＢにおいてＸ方向に切断する工程を説明する。ここで、点Ｂ及び点Ｃは、Ｘ方向に延びる上記領域をＸ方向に切断するに際し、基準線Ｒを求めるために設けられている。本実施形態では、基準線Ｒは、点Ｂ及び点Ｃを結ぶ仮想線である。点Ｂ及び点Ｃは、前述したように、予め内部電極パターンと所定の位置関係となるように設けられている。点Ｂ及び点Ｃは、例えば内部電極パターン１１を印刷するに際し、電極パターンと所定の位置関係となるように導電ペーストの印刷、あるいは他の材料などの付与により形成され得る。あるいは点Ｂ及び点Ｃは、マザーのセラミックグリーンシートに材料を付着させるのではなく、マザーのセラミックグリーンシート上に凹部等を設けることにより形成されてもよい。

また、点Ｂ及び点Ｃは、上記領域においてＸ方向に切断する際の基準線Ｒを得るものであるため、マザーのセラミックグリーンシートを作製し、点Ｂ及び点Ｃを形成した段階では、点Ｂ及び点Ｃは、好ましくは、Ｙ方向に隣接する内部電極パターン間の中心に位置されることが望ましい。

すなわち、基準線が、Ｙ方向において隣り合うＮ行目の内部電極パターン１１Ａと、Ｎ＋１行目の内部電極パターン１１Ｂとの間の中心に位置する場合には、マザーの積層体を加圧した際に歪みが生じなければ、該基準線に沿って切断を行えばよい。

しかしながら、マザーの積層体を厚み方向に加圧すると、前述したように、内部電極パターンの位置ずれが生じるように、マザーの積層体が歪む。図１に示す部分では、Ｎ行目の内部電極パターン１１Ａと、Ｎ＋１行目の内部電極パターン１１ＢのＹ方向の位置ずれが最も多い部分において、点Ａを求める。点Ａは、上記領域内の内、Ｙ方向の内部電極パターンの位置ずれが最も大きい部分において求められるものであり、本実施形態では、点Ａは、Ｙ方向の歪み量が最も大きい部分において、Ｙ方向において隣り合う内部電極パターン１１Ａ１，１１Ｂ１の中点となるように定められる。もっとも、点Ａは、内部電極パターン１１Ａ１，１１Ｂ１間の中点である必要は必ずしもない。もっとも、点Ａは、上記基準線Ｒよりも内部電極パターン１１Ｂ側に位置される必要がある。すなわち、電極パターンが歪んでいる方向、言い換えれば基準線Ｒよりも内部電極パターンの位置ずれが生じて内部電極パターンがずれている側に位置されていることが必要である。

そして、上記基準線Ｒと点Ａとの間の切断線Ｔに沿って切断が行われる。

図５から明らかなように、基準線Ｒに沿って切断が行われた場合には、内部電極パターン１２Ａの先端と切断面との間のギャップＳが小さくならざるを得ない。

これに対して、図１の切断線Ｔに沿って切断する場合には、最も歪みの大きい部分における内部電極パターン１１Ａ１と切断面との間のギャップが十分な大きさとされ得る。

なお、単純に最も歪み量が大きい部分に設けられた点Ａを通り、Ｘ方向に平行な仮想線Ｕに沿って切断を行った場合には、図１の矢印Ｕで示すように、歪み量が小さい部分に配置されている内部電極パターン１１Ｂと、切断面との間のギャップＳ１の大きさが小さくなることになる。

これに対して、上記点Ａを通る仮想線Ｕと、上記基準線Ｒとの間の切断線Ｔに沿って切断することにより、内部電極先端と該内部電極先端側の積層体チップの端面との間のギャップの大きさのばらつきを低減し得ることがわかる。

よって、本実施形態によれば、マザーの積層体を切断することにより得られた個々の積層体チップにおける内部電極先端のばらつきを低減することができるため、特性の安定なセラミックコンデンサ１を提供することができる。

なお、本実施形態では、上記のように、Ｘ方向への切断につき説明したが、Ｙ方向の切断についても同様にして行われ得る。すなわち、好ましくは、Ｙ方向の切断に際しても、上記と同様にして切断が行われる。より具体的には、マザーの積層体を、ｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域を直線状に切断するに際し、該領域を切断するのに用いられる２つのアライメントマークを点Ｂ１，点Ｃ１とする。そして、この領域内において、Ｘ方向において隣り合う内部電極パターンＸ方向において最もずれている部分において、該隣り合う内部電極パターン間の中点を点Ａ１とする。そして、点Ａ１と、点Ｂ１及び点Ｃ１を結ぶ第２の基準線との間において、Ｙ方向の切断を行えばよい。このようにして、Ｙ方向の切断に際して内部電極パターン側縁のギャップの大きさのばらつきを低減することができる。

従って、好ましくは、上記実施形態に従ってＸ方向の切断を行った後、上記のようにＹ方向においても歪み量を測定して求められた点Ａ１と、上記第２の基準線とに基づいて切断を行うことにより、より一層特性のばらつきの少ない積層セラミックコンデンサを提供し得ることがわかる。

これをより具体的な実験例に基づき明らかにする。上記マザーのセラミック積層体として、チタン酸バリウム系セラミックスからなるマザーのセラミックグリーンシート上にＮｉペーストからなる内部電極パターンを印刷した後、内部電極パターンが印刷されたマザーのセラミックグリーンシートを４５０枚積層し、上下に無地のマザーのセラミックグリーンシートを積層し、マザーの積層体を得た。このマザーの積層体を厚み方向に加圧し、しかる後加圧されたマザーの積層体における面方向の歪み量を測定した。

他方、上記と同様にして得られたマザーの積層体を、上記実施形態に従って切断し、積層体チップを得た。比較のために、マザーのセラミックグリーンシート上に設けられていたアライメントマークである点Ｂ及び点Ｃを結ぶ基準線によって切断して得られた積層体チップを別途用意した。

実施形態により得られた積層体チップと、比較のために用意した上記積層体チップにおける内部電極先端と、切断面との間のギャップの大きさを測定した。

なお、比較例としては、図４の矢印Ｖ１で示す辺側の２つのアライメントマークに基づいて切断を行ったものと、反対側の辺Ｖ２側の２つのアライメントマークによって、切断したものを用意した。その結果、辺Ｖ１側の２つのアライメントマークに基づいて切断を行った場合には、１つの行中の積層体チップ８２個のうち、６８個の積層セラミックコンデンサにおいて、ギャップの大きさが７０μｍであったのは６１個（７３％）に留まり、辺Ｖ２側のアライメントマークに基づいて切断した場合には、ギャップの大きさが７０μｍ以上とされている積層体チップが６８個（８３％）に留まった。

これに対して、上記実施形態に従って切断された積層体チップでは、８２個中８２個（１００％）の積層体チップにおいて、ギャップの大きさが７０μｍ以上とされていた。従って、上記実施形態によれば、確実にギャップのばらつきを低減することができ、十分なギャップを確保された積層体チップが得られることがわかる。

なお、第１の実施形態において、好ましくは、上記切断線Ｔを求めるに際しては、上記基準線Ｒと、点Ａとの間のいずれの位置において切断線Ｔを求めてもよいが、好ましくは、基準線Ｒと点Ａとの間の中点を通り、Ｘ方向に延びる切断線Ｔが求められる。このように、切断線Ｔと基準線Ｒと点Ａとの中点を通る切断線とした場合には、切断線Ｔを容易に求めることができる。同様に、Ｙ方向の切断に際しては、点Ａ１と第２の基準線との間の中点を通るように切断線を限定することが望ましい。

（第２の実施形態）
第２の実施形態では、第１の実施形態と同様にして、まずマザーの積層体を作製し、かつマザーの積層体を加圧した後、マザーの積層体における歪み量を測定する。

そして、第２の実施形態においても、まず切断のためのアライメントマークとしての２つ点がマザーのセラミックグリーンシートにおいて設けられている。図６は、第１の実施形態と同様に、Ｘ行及びＹ列のマトリックス状に内部電極パターンが配置されているマザーのセラミックグリーンシートが積層されているマザーの積層体において、Ｘ方向に切断を行う工程を説明するための模式的平面図である。

ここでは、Ｎ行目の内部電極パターン１１Ａ，１１Ａ１，１１Ａと、Ｎ＋１行目の内部電極パターン１１Ｂ，１１Ｂ１，１１Ｂとの間の領域において、Ｘ方向に切断が行われる。この場合、該領域において、Ｙ方向の歪み量が最も大きい部分が予め求められる。そして、最も歪み量が大きい部分内に点Ｄが定められる。この点Ｄの座標を（ｘ１，ｙ１）とする。

他方、第１の実施形態における点Ｂ及び点Ｃと同様に、本実施形態においても、予め内部電極パターン１１Ａ，１１Ｂと所定の位置関係になるように設けられており、かつ切断に際しての基準線を構成するための２つの点が設けられている。このアライメントマークとしての２つの点を点Ｅ及び点Ｆとし、その座標をそれぞれ、（ｘ２，ｙ２）及び（ｘ３，ｙ３）とする。

通常、点Ｅ及び点Ｆは、加圧前のＹ方向において隣り合う内部電極パターン１１Ａ，１１Ｂ間の中点に位置する。従って、ｙ２＝ｙ３とされることが多いが、ｙ２とｙ３は必ずしも一致せずともよい。

Ｘ方向に上記領域を切断するに際しては、上記点Ｄ〜点ＦのＹ座標ｙ１〜ｙ３のうち任意の２つの差の絶対が最も大きくなる２点を選択する。図６に示されている状態では、ｙ３＞ｙ２＞ｙ１であるため、上記２点は点Ｄと点Ｆとなる。

そして、切断は、この２点のＹ座標の間、すなわちｙ１とｙ３との間で行われる。すなわち、切断線Ｚは、Ｙ座標ｙ１とｙ３との間の点を通りＸ方向に延びる線から選ばれ、このような切断線Ｚに沿って切断することにより、第１の実施形態の場合と同様に、各内部電極パターン１１Ａ，１１Ａ１，１１Ｂ，１１Ｂ１先端のギャップの大きさのばらつきを低減することができる。

すなわち、切断線ＺのＹ座標は、ｙ１とｙ３との間にあるため、Ｙ方向における最も歪みが大きい内部電極パターン１１Ａ１，１１Ｂ１間において、切断線Ｚに沿って切断することにより、十分な大きさのギャップが確実に確保され得る。

第２の実施形態においても、第１の実施形態と同様に、好ましくは、Ｙ方向の切断も同様にして行われ、それによって内部電極側端縁のサイドマージン領域のギャップの大きさのばらつきを低減することができる。すなわち、マザーの積層体をｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域を直線状に切断するに際し、切断線を求めるための２つのアライメントマークを点Ｅ１，点Ｆ１とし、Ｘ方向において隣り合う内部電極パターンが最もずれている部分において、該隣り合う内部電極パターン間に位置する点をＤ１とし、点Ｄ１〜Ｆ１の座標を点Ｄ１（ｘ４，ｙ４）、点Ｅ１（ｘ５，ｙ５）及び点Ｆ１（ｘ６，ｙ６）としたときに、点Ｄ１〜点Ｆ１のＸ座標ｘ４〜ｘ６のうち２つの座標の差が最大となる位置関係にある２点を求め、該２点の間を通り、Ｙ方向に平行な直線を切断線として切断を行えばよい。

次に、第２の実施形態において、十分なギャップが確保され、特性ばらつきの少ない積層セラミックコンデンサが得られることを具体的な実験例に基づき説明する。

第１の実施形態の場合の実験例と同様にして、マザーの積層体を用意した。そして、該マザーの積層体において、本実施形態に従って、点Ｄ〜点Ｆの３点の座標から切断線Ｚを求め、切断を行った。この場合点Ｄ〜点Ｆの座標は、それぞれ点Ｄ（９９．３，２．１）、点Ｅ（３．９，３．４）及び点Ｆ（１９６．５，３．２）である。この場合、８２個の１ライン中の積層体チップにおいて、全ての積層体チップにおいてギャップの大きさが７０μｍ以上であった。

また、点Ｄ〜点Ｆの座標を点Ｄ（９９．２，１９８．１）、点Ｅ（４．３，１９６．８）及び点Ｆ（１９７．０，１９６．５）とし、すなわち他の部分においても同様にして切断線Ｚを決定し、Ｙ座標１９７．３を通る切断線Ｚを求め切断した。この場合においても、１ライン中の８２個の積層体チップの全てにおいて、ギャップの大きさを７０μｍ以上とすることが可能であった。

従って、本実施形態において評価した比較例１，２に比べて、第２の実施形態においても、確実にギャップの大きさのばらつきを低減し得ることがわかる。

なお、上記第１，第２の実施形態では、積層セラミックコンデンサの製造方法に説明したが、本発明は、セラミック多層基板、積層インダクタ、積層型圧電セラミック部品などの様々な積層型セラミック電子部品の製造方法に適用することができる。

なお、第２の実施形態においても、切断線Ｚを求めるに際し、前述のようにして選ばれた２点のＹ座標内の中心値を用いてもよく、その場合には、切断線Ｚを容易に決定することができる。

本発明の第１の実施形態に係る積層セラミック電子部品の製造方法において切断線を求める工程を説明するための模式的平面図。 本発明の第１の実施形態で得られる積層セラミックコンデンサを示す正面断面図。 マザーの積層体を得る工程を説明するための模式的部分切欠平面図。 マザーの積層体において歪み量を測定する工程、並びに切断線を決定する工程を説明するための模式的平面図。 従来例において切断線を求める工程とその問題点を説明するための模式的平面図。 第２の実施形態において切断線を求める工程を説明するための模式的平面図。 従来の積層セラミック電子部品の製造方法の一例を説明するための斜視図。

符号の説明

１…積層セラミックコンデンサ
２…セラミック焼結体
２ａ，２ｂ…端面
３，４…内部電極
５，６…外部電極
１１…マザーの積層体
１２…マザーのセラミックグリーンシート
１３…マザーのセラミックグリーンシート
１４…内部電極パターン
１４ａ，１４ｂ…内部電極パターン
１５…内部電極パターン
１５ａ，１５ｂ…内部電極パターン

Claims (6)

1. 片面に複数の内部電極パターンがＸ行及びＹ列のマトリックス状に配置されている複数枚のマザーのセラミックグリーンシートが積層されているマザーの積層体を用意する工程と、
   前記マザーの積層体を厚み方向に加圧する工程と、
   前記マザーの積層体を切断し、個々のセラミック電子部品単位の積層体チップを得る工程と、
   前記積層体チップの外表面に外部電極を形成する工程とを備える積層セラミック電子部品の製造方法において、
   前記マザーの積層体におけるＮ行目の内部電極パターンと、Ｎ＋１行目の内部電極パターンとの間の領域に、該隣り合う内部電極パターン間に位置する２つのアライメントマーク点Ｂ、及び点Ｃを定める工程と、
   前記点Ｂ、及び点Ｃを結んだ基準線を定める工程と、
   前記領域内の内、Ｙ方向において隣り合う内部電極パターンがＹ方向に向かって最もずれている部分を求める工程と、
   前記最もずれている部分において該隣り合う内部電極パターン間に位置する点Ａを定める工程と、
   前記基準線と前記点Ａとの間に前記基準線と平行に延びる切断線を定める工程と、
   前記切断線に沿って前記マザーの積層体をＸ方向に切断する工程とをさらに備えることを特徴とする、積層セラミック電子部品の製造方法。
2. 前記Ｘ方向の切断が、前記基準線と、前記点Ａを通り、基準線に平行な仮想線との間の中点を通る直線に沿って行われる、請求項１に記載の積層セラミック電子部品の製造方法。
3. マザーの積層体におけるｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域に位置する２つのアライメントマークを点Ｂ１、点Ｃ１とし、点Ｂ１及び点Ｃ１より得られ、加圧前のマザーの積層体におけるｎ行目の内部電極パターンと、ｎ＋１行目の内部電極パターンとの間の中点を通る第２の基準線に基づいてＹ方向に切断するに際し、前記Ｙ方向に延びる領域内の内、Ｘ方向において隣り合う内部電極パターンがＸ方向において最もずれている部分において、該隣り合う内部電極パターン間の中点を点Ａ１としたときに、点Ａ１と前記第２の基準線との間においてＹ方向に切断が行われる、請求項１または２に記載の積層セラミック電子部品の製造方法。
4. 前記Ｙ方向の切断が、前記Ｙ方向に延びる第２の基準線と、前記点Ａ１を通り、第２の基準線に平行な仮想線との間の中点を通る直線に沿って行われる、請求項３に記載の積層セラミック電子部品の製造方法。
5. 片面に複数の内部電極パターンがＸ行及びＹ列のマトリックス状に配置されている複数枚のマザーのセラミックグリーンシートが積層されているマザーの積層体を用意する工程と、
   前記マザーの積層体を厚み方向に加圧する工程と、
   前記マザーの積層体を切断し、個々のセラミック部品単位のチップを得る工程と、
   前記積層体チップの外表面に外部電極を形成する工程とを備える積層セラミック電子部品の製造方法において、
   マザーの積層体におけるＮ行目の内部電極パターンと、Ｎ＋１行目の内部電極パターンとの間のＸ方向に延びる領域に位置し、切断に際しての基準線を定めるための２つのアライメントマーク点Ｅ及び点Ｆを定める工程と、
   前記点Ｅ、点Ｆを結んで基準線を定める工程と、
   前記領域内においてＹ方向において隣り合う内部電極パターンがＹ方向において最もずれている部分を求める工程と、
   前記最もずれている部分内において該隣り合う内部電極パターン間に位置する点Ｄを定める工程と、
   前記点Ｄ、及び点Ｅ、点Ｆの座標を（ｘ１，ｙ１）、（ｘ２，ｙ２）及び（ｘ３，ｙ３）としたときに、点Ｄ〜点ＦのＹ座標であるｙ１，ｙ２及びｙ３の内の２つのＹ座標の差が最大となる位置関係にある２点の間を通り、かつ前記基準線と平行に延びるように切断線を定める工程と、
   前記切断線に沿って前記マザーの積層体をＸ方向に切断する工程とをさらに備えることを特徴とする、積層セラミック電子部品の製造方法。
6. 前記マザーの積層体を、ｎ列目の内部電極パターンと、ｎ＋１列目の内部電極パターンとの間のＹ方向に延びる領域で直線状に切断するに際し、前記Ｙ方向に延びる領域に設けられており、切断に際しての切断線を求めるための２つのアライメントマークを点Ｅ１，点Ｆ１とし、前記Ｙ方向に延びる領域の内の、隣り合う内部電極パターンがＸ方向に最もずれている部分において、該隣り合う内部電極パターン間に位置する点Ｄ１の座標を（ｘ４，ｙ４）とし、点Ｅ１及び点Ｆ１の座標をそれぞれ、（ｘ５，ｙ５）及び（ｘ６，ｙ６）としたときに、点Ｄ１〜点Ｆ１のＸ座標であるｘ４，ｘ５，及びｘ６の内２つの座標の差が最大となる位置関係にある２点を求め、２点の間を通り、Ｙ方向に平行に延びる切断線に沿って切断を行うことを特徴とする、請求項５に記載の積層セラミック電子部品の製造方法。

Images