JP2016012640A - 積層コンデンサ及びその製造方法 - Google Patents

積層コンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2016012640A
JP2016012640A JP2014133106A JP2014133106A JP2016012640A JP 2016012640 A JP2016012640 A JP 2016012640A JP 2014133106 A JP2014133106 A JP 2014133106A JP 2014133106 A JP2014133106 A JP 2014133106A JP 2016012640 A JP2016012640 A JP 2016012640A
Authority
JP
Japan
Prior art keywords
multilayer capacitor
internal electrode
sheet
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014133106A
Other languages
English (en)
Other versions
JP6359893B2 (ja
Inventor
秀弥 寺岡
Hideya Teraoka
秀弥 寺岡
浩一郎 森田
Koichiro Morita
浩一郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014133106A priority Critical patent/JP6359893B2/ja
Publication of JP2016012640A publication Critical patent/JP2016012640A/ja
Application granted granted Critical
Publication of JP6359893B2 publication Critical patent/JP6359893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】エンドマージン部が後付けされ、かつ、外部電極と内部電極との間の良好な導通が得られる積層コンデンサを提供する。
【解決手段】積層コンデンサ10は、積層体と、第1及び第2サイドマージン部18,19と、第1及び第2エンドマージン部16,17と、第1及び第2切り欠き部T1,T2と、第1及び第2の外部電極14、15とを具備する。上記積層体は、第1内部電極12と、誘電体層と、第2内部電極13と、が積層されている。第1及び第2エンドマージン部16、17は、上記積層体の端面に形成されている。第1及び第2切り欠き部T1,T2は、上記積層体に形成されている。第1の外部電極14は、第1エンドマージン部16を覆い、第1切り欠き部T1にて第1内部電極12の引出部に接続する。第2の外部電極15は、第2エンドマージン部17を覆い、第2切り欠き部T2にて第2内部電極13の引出部に接続する。
【選択図】図1

Description

本発明は、小型化及び大容量化に対応可能な積層コンデンサ及びその製造方法に関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層コンデンサに対する小型化及び大容量化への要求がますます強くなってきている。積層コンデンサでは、小型化が進むにつれて内部電極が小さくなると、容量が小さくなってしまう。したがって、積層コンデンサの内部電極を大きく確保可能な技術が望まれる。
積層コンデンサには、絶縁耐圧を得るためのサイドマージン部が設けられる。一般的な積層コンデンサの製造方法では、縁部にサイドマージン部が形成されるように内部電極がパターニングされたセラミックシートを積層して積層体を得る。この製造方法では、より確実に絶縁耐圧を得るためにサイドマージン部を大きくすると、内部電極が小さくなってしまう。
これに対し、サイドマージン部が後付けされる積層コンデンサの製造方法が知られている(特許文献1参照)。この製造方法では、全面に内部電極が印刷されたセラミックシートを積層して得られる積層体の側面全体にサイドマージン部が設けられる。この製造方法では、内部電極を小さくすることなく、確実に絶縁耐圧を得ることができる。
特開2008−235698号公報
積層コンデンサは、積層体の両端面にそれぞれ外部電極が設けられ、積層体内の内部電極が各外部電極に対して交互に導通するように構成されている必要がある。このため、積層体の両端面には、内部電極上に配置され、内部電極を外部電極から絶縁するためのエンドマージン部が、積層体の両端面に交互に設けられる。
つまり、エンドマージン部は積層体の端面における特定の内部電極上にのみ設けられる。このため、積層体の端面へのエンドマージン部の後付けは、積層体の側面全体にわたって設けられるサイドマージン部の後付けよりも格段に難しい。
エンドマージン部を積層体の端面における特定の内部電極上にのみ設ける技術としては、例えば、メッキ法が挙げられる(特許文献1参照)。つまり、エンドマージン部を設けない内部電極上にマスクがパターニングされた積層体に対してエンドマージン部のメッキ処理が行われる。これにより、マスクが配置されていない内部電極上にのみエンドマージン部が形成される。
しかしながら、積層体の端面における特定の内部電極上へのマスクのパターニングには手間がかかる。特に小型の積層体ではハンドリング性が悪くなるため、マスクのパターニングの手間が増大する。更に、内部電極間の距離が狭い積層体では、マスクのパターニングに高い精度が要求されるようになるため、製造コストの増大や歩留まりの低下が生じやすくなる。
以上のような事情に鑑み、本発明の目的は、エンドマージン部が後付けされ、かつ、外部電極と内部電極との間の良好な導通が得られる積層コンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層コンデンサは、積層体と、第1及び第2サイドマージン部と、第1及び第2エンドマージン部と、第1及び第2切り欠き部と、第1の外部電極と、第2の外部電極とを具備する。
上記積層体は、第1内部電極と、誘電体層と、第2内部電極と、が積層されている。
上記第1及び第2サイドマージン部は、上記積層体の側面に形成されている。
上記第1及び第2エンドマージン部は、上記積層体の端面に形成されている。
上記第1及び第2切り欠き部は、上記積層体に形成されている。
上記第1の外部電極は、上記第1エンドマージン部を覆い、上記第1切り欠き部にて上記第1内部電極の引出部に接続する。
上記第2の外部電極は、上記第2エンドマージン部を覆い、上記第2切り欠き部にて上記第2内部電極の引出部に接続する。
この構成では、第1及び第2エンドマージン部と第1及び第2サイドマージン部が後付けされるものの、第1切り欠き部において第1外部電極と第1内部電極との間の良好な導通が得られるとともに、第2切り欠き部において第2外部電極と第2内部電極との間の良好な導通が得られる。また、この構成は、一般的な積層コンデンサの形状により実現可能である。
上記積層コンデンサは、2つの上記第1切り欠き部と、2つの上記第2切り欠き部とを具備してもよい。
この構成により、第1外部電極と第1内部電極との間の抵抗、及び第2外部電極と第2内部電極との間の抵抗を更に低下させることが可能である。
上記複数の第1内部電極は上記第2エンドマージン部に円弧状の第1凹部を有し、上記複数の第2内部電極は上記第1エンドマージン部に円弧状の第2凹部を有してもよい。
上記第1及び第2切り欠き部は平面であってもよい。
上記第1及び第2切り欠き部は円弧状の断面を有していてもよい。
これらにより、第1内部電極が第2切り欠き部に露出せずに第1切り欠き部に露出し、第2内部電極が第1切り欠き部に露出せずに第2切り欠き部に露出する構成を容易に実現することができる。
上記第1及び第2切り欠き部を積層方向から見たときに、上記第1及び第2エンドマージン部の長さをaとし、上記積層体の長さをbとし、上記第1及び第2サイドマージンの長さをaとしたときに、(a+a)/2<bの関係を満たしてもよい。
この構成により、第1切り欠き部における第1外部電極と第1内部電極との間の更に良好な導通を得ることができ、第2切り欠き部における第2外部電極と第2内部電極との間の更に良好な導通を得ることができる。
本発明の一形態に係る積層コンデンサの製造方法では、第1辺上にある2つの第1隅部と、上記第1辺に対向する第2辺上にある第2隅部とを有するセラミックシートが準備される。
上記セラミックシートの表面の上記第1隅部を除く領域に内部電極が形成されて複数の第1シートが作製される。
上記セラミックシートの表面の上記第2隅部を除く領域に内部電極が形成されて複数の第2シートが作製される。
上記複数の第1及び第2シートが交互に積層されて積層体が作製される。
上記積層体における上記複数の第1及び第2シートの積層方向に平行な面にマージン部が形成されて素体が作製される。
上記素体に、上記積層方向に平行で、上記複数の第1及び第2シートの上記第1隅部を含む第1切り欠き部が形成される。
上記素体に、上記積層方向に平行で、上記複数の第1及び第2シートの上記第2隅部を含む第2切り欠き部が形成される。
上記第1切り欠き部に第1外部電極が形成される。
上記第2切り欠き部に第2外部電極が形成される。
この構成では、エンドマージン部が後付けされるものの、第1切り欠き部において第1外部電極と第1内部電極との間の良好な導通が得られるとともに、第2切り欠き部において第2外部電極と第2内部電極との間の良好な導通が得られる。
上記積層体が並べて形成された積層シートが作製されてもよい。
上記積層シートを上記積層体ごとに第1の幅で分離する溝部が形成されてもよい。
上記溝部に上記マージン部が充填されて素体シートが作製されてもよい。
上記素体シートに上記積層方向に貫通口が形成されることにより上記第1及び第2切り欠き部が形成されてもよい。
上記第1及び第2切り欠き部が形成された上記積層シートが上記積層体ごとに上記第1の幅よりも狭い第2の幅で切断されてもよい。
この構成により、複数の素体を一括して製造することが可能となる。これにより、製造プロセスを簡略化することができ、製造コストの低減が可能となる。
エンドマージン部が後付けされ、かつ、外部電極と内部電極との間の良好な導通が得られる積層コンデンサ及びその製造方法を提供することができる。
本発明の第1の実施形態に係る積層コンデンサの斜視図である。 上記積層コンデンサの図1のA−A'線に沿った断面図である。 上記積層コンデンサの図1のB−B'線に沿った断面図である。 上記積層コンデンサの素体の斜視図である。 上記積層コンデンサの切り欠き部を示す図である。 上記積層コンデンサの製造方法を示すフローチャートである。 上記積層コンデンサの製造過程における第1シートの平面図である。 上記積層コンデンサの製造過程における第2シートの平面図である。 上記積層コンデンサの製造過程におけるセラミックシートの積層を示す斜視図である。 上記積層コンデンサの製造過程における未焼成の積層体の斜視図である。 上記積層コンデンサの製造過程における未焼成の素体の斜視図である。 上記積層コンデンサの製造過程における切り欠き部が形成された素体の斜視図である。 上記積層コンデンサの製造過程における切り欠き部が形成された素体の平面図である。 上記積層コンデンサの製造過程における未焼成の積層コンデンサの斜視図である。 本発明の第2の実施形態に係る積層コンデンサの斜視図である。 上記積層コンデンサの素体の斜視図である。 本発明の第2の実施形態に係る積層コンデンサの製造方法を示すフローチャートである。 上記積層コンデンサの製造過程における未焼成の積層体の平面図である。 上記積層コンデンサの製造過程における溝が形成された積層体の平面図である。 上記積層コンデンサの製造過程における未焼成の素体の平面図である。 上記積層コンデンサの製造過程における貫通口が形成された素体の平面図である。 上記積層コンデンサの製造過程における切り分けられた素体の平面図である。 上記積層コンデンサの製造過程における未焼成の素体の斜視図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
<第1の実施形態>
[積層コンデンサ10の構成]
図1は本発明の第1の実施形態に係る積層コンデンサ10の斜視図である。図2は積層コンデンサ10の図1のA−A'線に沿った断面図であり、図3は積層コンデンサ10の図1のB−B'線に沿った断面図である。
積層コンデンサ10は、素体11と、第1外部電極14と、第2外部電極15とを具備する。素体11は、複数の第1内部電極12及び複数の第2内部電極13を有する。外部電極14,15は、素体11のX軸方向両端部にそれぞれ設けられている。第1外部電極14は第1内部電極12に接続され、第2外部電極15は第2内部電極13に接続されている。以下、素体11の詳細な構成について説明する。
図4は素体11の斜視図である。素体11は、積層体20と、第1エンドマージン部16と、第2エンドマージン部17と、第1サイドマージン部18と、第2サイドマージン部19とを具備する。エンドマージン部16,17は、積層体20のX軸に垂直な両端面に設けられ、相互にX軸方向に対向している。サイドマージン部18,19は、積層体20のY軸に垂直な両側面に設けられ、相互にY軸方向に対向している。
積層体20は、誘電体から成り、その内部に、複数の第1内部電極12と、複数の第2内部電極13とを有する。積層体20を形成する誘電体としては、例えば、チタン酸バリウム(BaTiO)を主成分とする材料を採用可能である。第1内部電極12及び第2内部電極13は、XY平面に沿って延びるシート状であり、Z軸方向に交互に積層されている。これにより、第1内部電極12と第2内部電極13との間に誘電体層が形成されている。
第1エンドマージン部16、第2エンドマージン部17、第1サイドマージン部18、及び第2サイドマージン部19はセラミックスにより形成される。第1エンドマージン部16は内部電極13を第1外部電極14から絶縁するために設けられ、第2エンドマージン部17は内部電極12を第2外部電極15から絶縁するために設けられる。サイドマージン部18,19は、積層コンデンサ10における絶縁耐圧を確保するために設けられる。
素体11は、X軸方向及びY軸方向の4つの隅部D1,D2に、Z軸に平行に形成された切り欠き部T1,T2を有する。第1切り欠き部T1は第1エンドマージン部16側の2つの第1隅部D1に形成され、第2切り欠き部T2は第2エンドマージン部17側の2つの第2隅部D2に形成されている。
第1切り欠き部T1は、第1エンドマージン部16の断面、積層体20の断面、及びサイドマージン部18,19の断面により構成される。第1内部電極12では、第1切り欠き部T1における積層体20の断面領域に、第1外部電極14と接続される引き出し部が露出している。一方、第2内部電極13には第1切り欠き部T1から離間する四分円の円弧状の第2凹部13aが形成されているため、第2内部電極13は第1切り欠き部T1に露出していない。
第2切り欠き部T2は、第2エンドマージン部17の断面、積層体20の断面、及びサイドマージン部18,19の断面により構成される。第2内部電極13では、第2切り欠き部T2における積層体20の断面領域に、第2外部電極15と接続される引き出し部が露出している。一方、第1内部電極12には第2切り欠き部T2から離間する四分円の円弧状の第1凹部12aが形成されているため、第1内部電極12は第2切り欠き部T2に露出していない。
つまり、第1切り欠き部T1には第1内部電極12の引き出し部のみが露出し、第2切り欠き部T2には第2内部電極13の引き出し部のみが露出している。したがって、第1切り欠き部T1を覆う第1外部電極14は、第1内部電極12と導通するものの、第2内部電極13とは導通しない。また、第2切り欠き部T2を覆う第2外部電極15は、第2内部電極13と導通するものの、第1内部電極12とは導通しない。
上記のような構成により、積層コンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体層に電圧が加わる。
また、積層コンデンサ10では、エンドマージン部16,17及びサイドマージン部18,19が後付け可能に構成されているため、内部電極12,13の交差領域の面積を大きく確保することができる。また、積層コンデンサ10では、切り欠き部T1,T2により、外部電極14,15と内部電極12,13との間の良好な接合性を確保することができる。
更に、積層コンデンサ10では、一般的な積層コンデンサの形状をそのまま採用可能である。したがって、積層コンデンサ10は、一般的な積層コンデンサの用途に広く利用することが可能である。
図5は、素体11の切り欠き部T1(T2)を拡大して示す図である。図5に示すように、切り欠き部T1(T2)をZ軸に垂直に切断した線分Eにおいて、エンドマージン部16(17)の長さをaとし、積層体20の長さをbとし、サイドマージン部18(19)の長さをaとする。
積層体20の長さb、エンドマージン部16(17)の長さa、及びサイドマージン部18(19)の長さaは、以下の式(1)を満足していることが好ましい。これにより、外部電極14,15と内部電極12,13との接合性を更に良好にするとともに、内部電極12,13の交差領域の面積を更に大きくすることができる。
(a+a)/2<b ・・・(1)
[積層コンデンサ10の製造方法]
図6は、本実施形態に係る積層コンデンサ10の製造方法を示すフローチャートである。図7〜13は積層コンデンサ10の製造過程を示す図である。以下、積層コンデンサ10の製造方法について、図6に沿って、図7〜13を適宜参照しながら説明する。
(ステップS1−1:セラミックシート準備)
積層体20を形成するためのセラミックシート111Uを準備する。セラミックシート111Uは、未焼成の誘電体グリーンシートとして構成される。セラミックシート111Uは、例えば、ロールコーターを用いて2μm以下に形成することができる。セラミックシート111Uは各積層コンデンサ10ごとに切り分けられておらず、以降の工程は、複数の積層コンデンサ10について一括して行うことが可能である。
(ステップS1−2:内部電極印刷)
セラミックシート111Uに、内部電極12,13となる未焼成の内部電極12U,13Uを形成してシート112U,113Uが得られる。具体的には、図7に示すように、セラミックシート111Uに第1内部電極12Uを形成して第1シート112Uが得られる。また、図8に示すように、セラミックシート111Uに第2内部電極13Uを形成して第2シート113Uが得られる。内部電極12U,13Uの形成には、例えば、スクリーン印刷法を用いることができる。
図7,8には、X軸に平行なカットラインL1と、Y軸に平行なカットラインL2とが示されている。カットラインL1,L2は、セラミックシート111Uを各シート112U,113Uごとに切り分ける際の裁断位置を示す。つまり、カットラインL1は各シート112U,113UのY軸方向の境界を示し、カットラインL2は各シート112U,113UのX軸方向の境界を示している。
図7に示すように、第1シート112Uには、第1内部電極12Uが設けられない領域である第1凹部12aUがパターニングされている。第1凹部12aUは、カットラインL1に沿って、カットラインL2について1列置きに配列されている。つまり、第1シート112Uには、第1凹部12aUが配列されたカットラインL2と、第1凹部12aUが配列されていないカットラインL2とがX軸方向に交互に並んでいる。
各第1凹部12aUは、その中心がカットラインL1とカットラインL2との交点上に配置され、4枚の第1シート112Uにわたって円形に形成されている。これにより、各第1シート112Uには、第1内部電極12の第1凹部12aに対応する四分円の円弧状の第1凹部12aUが形成される。
また、図8に示すように、第2シート113Uには、第2内部電極13Uが設けられない領域である第2凹部13aUがパターニングされている。第2凹部13aUは、カットラインL1に沿って、カットラインL2について1列置きに配列されている。つまり、第2シート113Uには、第2凹部13aUが配列されたカットラインL2と、第2凹部13aUが配列されていないカットラインL2とがX軸方向に交互に並んでいる。
各第2凹部13aUは、その中心がカットラインL1とカットラインL2との交点上に配置され、4枚の第2シート113Uにわたって円形に形成されている。これにより、各第2シート113Uには、第2内部電極13の第2凹部13aに対応する四分円の円弧状の第1凹部13aUが形成される。
図7,8に示すように、第1シート112Uにおいて第1凹部12aUが形成されるカットラインL2と、第2シート113Uにおいて第2凹部13aUが形成されるカットラインL2とが相互に反転している。これにより、第1シート112Uと第2シート113Uとが積層されたときに、第1凹部12aUと第2凹部13aUとがX軸について逆方向を向くようになる。
(ステップS1−3:積層・プレス)
図9に示すようにセラミックシート111Uを積層する。図9に示すように、第1シート112Uと第2シート113Uとが交互に積層され、Z軸方向最上部及び最下部には内部電極が形成されていない複数のセラミックシート111Uが積層される。
図9では、説明の便宜上、セラミックシート111Uが各積層体20Uをごとに切り分けられた状態を示している。しかし、作業効率及びハンドリング性などの観点から、セラミックシート111Uは、各積層体20Uをごとに切り分ける前に積層されることが好ましい。
積層されたセラミックシート111Uに対して荷重を加えるプレスを施すことにより、複数のセラミックシート111Uが一体化し、複数の未焼成の積層体20Uが配列された積層シートが得られる。プレスの方法としては、例えば、静水圧プレス法を用いることができる。そして、積層シートをカットラインL1,L2に沿ってダイシングすることにより図10に示す積層体20Uが得られる。
図10に示すように、積層体20Uの2つの第1隅部D1には、第2内部電極13Uの凹部13aが設けられている。このため、積層体20Uの2つの第1隅部D1には、第1内部電極12Uが配置されているものの、第2内部電極13Uが配置されていない。
一方、積層体20Uの2つの第2隅部D2には、第1内部電極12Uの凹部12aが設けられている。このため、積層体の2つの第2隅部D2には、第2内部電極13Uが配置されているものの、第1内部電極12Uが配置されていない。
(ステップS1−4:マージン部形成)
図11に示すように、積層体20UのX軸に垂直な端面及びY軸に垂直な側面にセラミックスラリーを塗布することにより、未焼成のマージン部114Uを形成し、素体11Uが得られる。これにより、積層体20Uの端面及び側面に露出する内部電極12U,13Uがマージン部114Uによって覆われる。
マージン部114Uの厚さは、焼成後に15〜30μmとなるように設定されることが好ましい。マージン部114Uの厚さは、焼成後のエンドマージン部16,17及びサイドマージン部18,19の厚さが15〜30μmになるように設定されることが望ましい。本実施形態に係るマージン部114Uの厚さは、焼成後のエンドマージン部16,17及びサイドマージン部18,19の厚さが20μmになるように設定されている。
(ステップS1−5:切り欠き部形成)
図12Aに示すように、素体11Uの第1隅部D1をZ軸に平行に切除して第1切り欠き部T1Uを形成し、素体11Uの第2隅部D2をZ軸に平行に切除して第2切り欠き部T2Uを形成する。
これにより、マージン部114Uは、第1エンドマージン部16となるマージン部16Uと、第2エンドマージン部17となるマージン部17Uと、第1サイドマージン部18となるマージン部18Uと、第2サイドマージン部19となるマージン部19Uとに分離する。
上述したように、積層体20Uの第1隅部D1には、第1内部電極12Uが配置され、第2内部電極13Uが配置されていないため、第1切り欠き部T1Uには、第1内部電極12Uが露出するが、第2内部電極13Uが露出しない。また、積層体20Uの第2隅部D2には、第2内部電極13Uが配置され、第1内部電極12Uが配置されていないため、第2切り欠き部T2Uには、第2内部電極13Uが露出するが、第1内部電極12Uが露出しない。
図12Bは、図12Aに示す素体11Uの平面図である。図12Bに示す切り欠き部T1U,T2Uの深さdは40〜60μmであることが好ましい。本実施形態では、切り欠き部T1U,T2Uの深さdが50μmである。また、図12Bに示す切り欠き部T1U,T2Uと内部電極12U,13Uの凹部12aU,13aUと間の幅wは20〜40μmであることが好ましい。本実施形態に係る距離wは30μmである。
(ステップS1−6:外部電極形成)
図13に示すように、素体11Uの2つの第1切り欠き部T1U及びマージン部16Uを覆うように未焼成の外部電極14Uを設け、素体11Uの2つの第2切り欠き部T2U及びマージン部17Uを覆うように未焼成の外部電極15Uを設ける。これにより、未焼成の積層コンデンサ10Uが得られる。
積層コンデンサ10Uでは、外部電極14Uが、第1切り欠き部T1Uに露出している第1内部電極12Uに接続し、外部電極15Uが、第2切り欠き部T2Uに露出している第2内部電極13Uに接続する。
(ステップS1−7:焼成)
図13に示す未焼成の積層コンデンサ10Uを焼成することにより、図1に示す積層コンデンサ10が得られる。
以上述べたように、本実施形態に係る積層コンデンサ10の製造方法では、エンドマージン部16,17及びサイドマージン部18、19が後付けされるため内部電極12、13を広く確保できるとともに、第1外部電極14と第1内部電極12との間の良好な導通が得られ、第2外部電極15と第2内部電極13との間の良好な導通が得られる。
比較例として、エンドマージン部が内部電極のパターニングにより形成され、サイドマージン部のみが後付けされる積層コンデンサを作製した。比較例に係る積層コンデンサ10では、第1内部電極と第2内部電極との交差領域の面積が0.597mmであった。これに対し、本実施形態に係る積層コンデンサ10では、第1内部電極12と第2内部電極13との交差領域の面積が0.617mmであった。したがって、本実施形態に係る積層コンデンサ10では、比較例に係る積層コンデンサよりも、第1内部電極と第2内部電極との交差領域の面積が約3%広くなることが確認された。
上述のとおり、本実施形態に係る積層コンデンサ10の製造方法では、内部電極12、13の凹部12a,13a、及び切り欠き部T1,T2を形成することにより、容易に、第1外部電極14に対して第1内部電極12のみを導通させ、第2外部電極15に対して第2内部電極13のみを導通させることができる。
このように、本実施形態に係る積層コンデンサ10の製造方法は、内部電極12、13ごとに処理を行うステップを含まない。このため、本実施形態に係る積層コンデンサ10の製造方法は、小型の積層コンデンサ10や、内部電極12、13間の距離が狭い積層コンデンサ10に対しても同様に適用することができる。
したがって、本実施形態に係る積層コンデンサ10の製造方法によれば、小型の積層コンデンサ10や、内部電極12、13間の距離が狭い薄層の積層コンデンサ10を容易に製造することが可能である。
<第2の実施形態>
本発明の第2の実施形態に係る積層コンデンサ10について説明する。本実施形態では、第1の実施形態と共通の構成について、その説明を適宜省略する。また、本実施形態の構成のうち、第1の実施形態に対応する構成には、第1の実施形態と同様の符号を用いる。
[積層コンデンサ10の構成]
図14は本実施形態に係る積層コンデンサ10の斜視図である。図15は積層コンデンサ10の素体11の斜視図である。
本実施形態に係る積層コンデンサ10では、切り欠き部T1,T2の形状が第1の実施形態と異なる。第1の実施形態では切り欠き部T1,T2が平面であったが、本実施形態では切り欠き部T1,T2が円弧状の断面を有する曲面である。
本実施形態に係る積層コンデンサ10では、切り欠き部T1,T2が曲面であるため、切り欠き部T1,T2が平面である場合よりも、内部電極12,13の切り欠き部T1,T2に露出する領域が大きくなる。これにより、外部電極14,15と内部電極12,13とがより良好に導通するようになる。
[積層コンデンサ10の製造方法]
図16は、本実施形態に係る積層コンデンサ10の製造方法を示すフローチャートである。図17〜22は積層コンデンサ10の製造過程を示す図である。以下、積層コンデンサ10の製造方法について、図16に沿って、図17〜22を適宜参照しながら説明する。
(ステップS2−1〜S2−3)
ステップS2−1〜S2−3は、第1の実施形態に係るステップS1−1〜1−3と同様である。ステップS2−1〜S2−3により、図17に示す積層シート120Uが得られる。
(ステップS2−4:第1ダイシング)
図18に示すように、積層シート120UをカットラインL1,L2に沿ってダイシングすることにより、各積層体20Uごとに分離する溝部C1を形成する。本ステップS2−4は、溝部C1によって分離された積層体20Uが個別に移動しないようにするため、積層シート120UのZ軸方向下面に紫外線硬化型テープなどの固定部材に貼り付けた状態で実施される。
本ステップS2−4に係る第1ダイシングには、通常の切断のためのダイシングに用いられるダイシングブレードよりも厚めのダイシングブレードが用いられる。これにより、各溝部C1の幅tをやや大きくすることができる。
(ステップS2−5:マージン部形成)
図19に示すように、積層シート120Uに形成された溝部C1にセラミックスラリーを充填することによりマージン部114Uを形成し、素体シート121Uが得られる。これにより、積層体20UのX軸に垂直な端面及びY軸に垂直な側面に露出する内部電極12U,13Uがマージン部114Uによって覆われる。
(ステップS2−6:貫通口形成)
図20に示すように、素体シート121Uにおける第2凹部13aUがある位置に、素体シート121UをZ軸方向に貫通する円形の第1貫通口O1を形成する。また、素体シート121Uにおける第1凹部12aUがある位置に、素体シート121UをZ軸方向に貫通する円形の第2貫通口O2を形成する。貫通口O1,O2は、例えば、ドリル加工やレーザ加工により形成される。
貫通口O1,O2の中心は凹部12aU,13aUの中心と一致しており、貫通口O1,O2の内径は、凹部12aU,13aUの径よりやや小さく、溝部C1の幅tよりも大きい。貫通口O1,O2の内径は、例えば、溝部C1の幅tの1.4倍程度とすることができる。したがって、貫通口O1の内周面は凹部13aUから離間しており、貫通口O2の内周面は凹部12aUから離間している。
つまり、第1貫通口O1の内周面は、第1内部電極12Uが露出し、第2内部電極13Uが露出していない素体11Uの第1切り欠き部T1Uとして構成される。また、第2貫通口O2の内周面は、第2内部電極13Uが露出し、第1内部電極12Uが露出していない素体11Uの第2切り欠き部T2Uとして構成される。
貫通口O1,O2が円形であるため、各素体11Uにおける切り欠き部T1U,T2Uは、Z軸に垂直な四分円の円弧状の断面を有する。
(ステップS2−7:第2ダイシング)
図21に示すように、素体シート121UをカットラインL1,L2に沿ってダイシングすることにより、各素体11Uごとに分離する溝部C2を形成する。
本ステップS2−7に係る第2ダイシングには、ステップS2−4に係る第1ダイシングに用いられるダイシングブレードよりも薄いダイシングブレードが用いられる。このため、溝部C2の幅tは、溝部C1の幅tよりも小さくなる。したがって、溝部C2の両側には、第1エンドマージン部16となるマージン部16Uと、第2エンドマージン部17となるマージン部17Uと、第1サイドマージン部18となるマージン部18Uと、第2サイドマージン部19となるマージン部19Uとが残る。
本ステップS2−4の後に、各素体11Uから固定部材を剥がし、図22に示す素体11Uが得られる。
(ステップS2−8,S2−9)
ステップS2−8,S2−9は、第1の実施形態に係るステップS1−6,S1−7と同様である。
以上述べたように、本実施形態に係る積層コンデンサ10の製造方法では、ステップS2−7係る第2ダイシングまでの各ステップを、複数の積層コンデンサ10について一括して行うことが可能である。これにより、各ステップにおける作業効率やハンドリング性などが向上するため、積層コンデンサ10の製造コストを低減することができる。
<他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、図7,8、17等に示すシート112U,113Uの凹部12aU,13aUの形状は円形でなくてもよい。凹部12aU,13aUの形状としては、例えば、矩形、菱形、楕円形などが採用可能である。
10…積層コンデンサ
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…第1エンドマージン部
17…第2エンドマージン部
18…第1サイドマージン部
19…第2サイドマージン部
20…積層体
T1…第1切り欠き部
T2…第2切り欠き部

Claims (8)

  1. 第1内部電極と、誘電体層と、第2内部電極と、が積層された積層体と、
    前記積層体の側面に形成された第1及び第2サイドマージン部と、
    前記積層体の端面に形成された第1及び第2エンドマージン部と、
    前記積層体に形成された第1及び第2切り欠き部と、
    前記第1エンドマージン部を覆い、前記第1切り欠き部にて前記第1内部電極の引出部に接続する第1の外部電極と、
    前記第2エンドマージン部を覆い、前記第2切り欠き部にて前記第2内部電極の引出部に接続する第2の外部電極と
    を具備する積層コンデンサ。
  2. 請求項1に記載の積層コンデンサであって、
    2つの前記第1切り欠き部と、2つの前記第2切り欠き部とを具備する
    積層コンデンサ。
  3. 請求項1又は2に記載の積層コンデンサであって、
    前記複数の第1内部電極は前記第2エンドマージン部に円弧状の第1凹部を有し、
    前記複数の第2内部電極は前記第1エンドマージン部に円弧状の第2凹部を有する
    積層コンデンサ。
  4. 請求項1から3のいずれか1項に記載の積層コンデンサであって、
    前記第1及び第2切り欠き部は平面である
    積層コンデンサ。
  5. 請求項1から3のいずれか1項に記載の積層コンデンサであって、
    前記第1及び第2切り欠き部は円弧状の断面を有する
    積層コンデンサ。
  6. 請求項1から4のいずれか1項に記載の積層コンデンサであって、
    前記第1及び第2切り欠き部を積層方向から見たときに、前記第1及び第2エンドマージン部の長さをaとし、前記積層体の長さをbとし、前記第1及び第2サイドマージンの長さをaとしたときに、(a+a)/2<bの関係を満たす
    積層コンデンサ。
  7. 第1辺上にある2つの第1隅部と、前記第1辺に対向する第2辺上にある第2隅部とを有するセラミックシートを準備し、
    前記セラミックシートの表面の前記第1隅部を除く領域に内部電極を形成して複数の第1シートを作製し、
    前記セラミックシートの表面の前記第2隅部を除く領域に内部電極を形成して複数の第2シートを作製し、
    前記複数の第1及び第2シートを交互に積層して積層体を作製し、
    前記積層体における前記複数の第1及び第2シートの積層方向に平行な面にマージン部を形成して素体を作製し、
    前記素体に、前記積層方向に平行で、前記複数の第1及び第2シートの前記第1隅部を含む第1切り欠き部を形成し、
    前記素体に、前記積層方向に平行で、前記複数の第1及び第2シートの前記第2隅部を含む第2切り欠き部を形成し、
    前記第1切り欠き部に第1外部電極を形成し、
    前記第2切り欠き部に第2外部電極を形成する
    積層コンデンサの製造方法。
  8. 請求項7に記載の積層コンデンサの製造方法であって、
    前記積層体が並べて形成された積層シートを作製し、
    前記積層シートを前記積層体ごとに第1の幅で分離する溝部を形成し、
    前記溝部に前記マージン部を充填して素体シートを作製し、
    前記素体シートに前記積層方向に貫通口を形成することにより前記第1及び第2切り欠き部を形成し、
    前記第1及び第2切り欠き部が形成された前記積層シートを前記積層体ごとに前記第1の幅よりも狭い第2の幅で切断する
    積層コンデンサの製造方法。
JP2014133106A 2014-06-27 2014-06-27 積層コンデンサ及びその製造方法 Active JP6359893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014133106A JP6359893B2 (ja) 2014-06-27 2014-06-27 積層コンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133106A JP6359893B2 (ja) 2014-06-27 2014-06-27 積層コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016012640A true JP2016012640A (ja) 2016-01-21
JP6359893B2 JP6359893B2 (ja) 2018-07-18

Family

ID=55229172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133106A Active JP6359893B2 (ja) 2014-06-27 2014-06-27 積層コンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6359893B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269496B2 (en) * 2016-09-26 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
US11227720B2 (en) 2019-07-17 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US20220122769A1 (en) * 2020-10-16 2022-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11651894B2 (en) 2020-04-06 2023-05-16 Murata Manufacturing Co., Ltd. Murata Manufacturing Multilayer ceramic capacitor and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58173232U (ja) * 1982-05-12 1983-11-19 ティーディーケイ株式会社 貫通形コンデンサ
JPH1154364A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 積層セラミックコンデンサ
JP2002015939A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 積層型電子部品およびその製法
JP2008258481A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US20140160617A1 (en) * 2012-12-11 2014-06-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58173232U (ja) * 1982-05-12 1983-11-19 ティーディーケイ株式会社 貫通形コンデンサ
JPH1154364A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 積層セラミックコンデンサ
JP2002015939A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 積層型電子部品およびその製法
JP2008258481A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US20140160617A1 (en) * 2012-12-11 2014-06-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269496B2 (en) * 2016-09-26 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
US11227720B2 (en) 2019-07-17 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US11756734B2 (en) 2019-07-17 2023-09-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US11651894B2 (en) 2020-04-06 2023-05-16 Murata Manufacturing Co., Ltd. Murata Manufacturing Multilayer ceramic capacitor and semiconductor device
US20220122769A1 (en) * 2020-10-16 2022-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11705277B2 (en) * 2020-10-16 2023-07-18 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
JP6359893B2 (ja) 2018-07-18

Similar Documents

Publication Publication Date Title
KR101971870B1 (ko) 전자부품의 제조 방법
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101952871B1 (ko) 적층 세라믹 커패시터 및 그의 실장 기판
KR101141402B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101486979B1 (ko) 적층 세라믹 전자부품의 제조방법
JP5035318B2 (ja) 積層型コンデンサ
JP2015026841A (ja) 積層セラミックコンデンサ
JP6359893B2 (ja) 積層コンデンサ及びその製造方法
JP2018157029A (ja) 電子部品
JP2017191861A (ja) 積層セラミックコンデンサ及びその製造方法
KR20120076391A (ko) 적층형 세라믹 콘덴서
JP2006237078A (ja) 積層電子部品及び積層セラミックコンデンサ
JP2020167198A (ja) 積層セラミックコンデンサ
KR101630741B1 (ko) 적층 세라믹 전자부품 및 머더 세라믹 적층체
JP6787016B2 (ja) 積層コイル部品の製造方法
JP2015154044A (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP2000353636A (ja) 積層セラミック部品
JP4770570B2 (ja) 積層セラミック電子部品
JP6497127B2 (ja) 積層コンデンサ
JP2012253057A (ja) 貫通コンデンサ及び貫通コンデンサの製造方法
KR20220040994A (ko) 적층 세라믹 콘덴서
KR20190024083A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP6086269B2 (ja) セラミック電子部品およびその製造方法
JP2000195754A (ja) 積層セラミックチップコンデンサアレイ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180621

R150 Certificate of patent or registration of utility model

Ref document number: 6359893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250