JPS6165444A - 被検査チツプの回路パタ−ン外観検査方法並びにその装置 - Google Patents
被検査チツプの回路パタ−ン外観検査方法並びにその装置Info
- Publication number
- JPS6165444A JPS6165444A JP59186329A JP18632984A JPS6165444A JP S6165444 A JPS6165444 A JP S6165444A JP 59186329 A JP59186329 A JP 59186329A JP 18632984 A JP18632984 A JP 18632984A JP S6165444 A JPS6165444 A JP S6165444A
- Authority
- JP
- Japan
- Prior art keywords
- inspected
- chip
- circuit pattern
- pattern
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＬＳＩウェハ等の被検査チップの回路パター
ン外観を自動検査するパターン外観検査方法並びにその
装置に関するものである。
ン外観を自動検査するパターン外観検査方法並びにその
装置に関するものである。
微細化の一途をたどっているＬＳＩウェハは、製品の信
頼性を解保するために、プロセスの立上げ時や量産時に
プロセスの状態を監視し、コントロールするプロセスモ
ニタリングに、製造過程のウェハ全層、全品の外観検査
がなされる。
頼性を解保するために、プロセスの立上げ時や量産時に
プロセスの状態を監視し、コントロールするプロセスモ
ニタリングに、製造過程のウェハ全層、全品の外観検査
がなされる。
この外観検査には、従来方法によると多数の時間と労力
を要し、原価低減のネックとなっている。また、微小な
欠陥は見逃し易く、外観検査装置の高精度化が要求され
ている。
を要し、原価低減のネックとなっている。また、微小な
欠陥は見逃し易く、外観検査装置の高精度化が要求され
ている。
この種のパターン検査装置として、「パターンの欠陥検
査装置Ｊ（％公昭５４−３７４７５号）が知られている
。同装置は、シリコンウェハ上にマスクを密着させてお
き、上方から可視光線または紫外線を照射し、ホトエツ
チングする場合において、パターンを焼付けた後のマス
クの欠陥を検査するというものである。
査装置Ｊ（％公昭５４−３７４７５号）が知られている
。同装置は、シリコンウェハ上にマスクを密着させてお
き、上方から可視光線または紫外線を照射し、ホトエツ
チングする場合において、パターンを焼付けた後のマス
クの欠陥を検査するというものである。
本発明は、前記したパターンの欠陥検査法とは、別の検
査法によりパターンの外観検査をしようとするものであ
る。
査法によりパターンの外観検査をしようとするものであ
る。
第１図は検査対象となるＬＳＩウェノ・の平面図であり
、第２図は第１図の一部拡大斜視図である。これらの図
に示すＬＳＩウェハ１は、直径３インチから５インチ、
あるいは８インチ程度の大きさで、厚さ０，５−程度の
シリコン単結晶の薄板の表面にチップ２と呼ばれる多数
の素子が形成されて℃・る。１枚のＬＳＩウェハ１上の
チップ２では、すべて同一の回路パターンを有している
ので、チップ２内の回路パターンを検査するためＩｃは
、近接した２つのチップ２内の同一箇所２α、２α′を
顕微鏡で拡大し、これらの画像を比較検査することによ
って、不一致部分を検出しそれを欠陥と判定する。
、第２図は第１図の一部拡大斜視図である。これらの図
に示すＬＳＩウェハ１は、直径３インチから５インチ、
あるいは８インチ程度の大きさで、厚さ０，５−程度の
シリコン単結晶の薄板の表面にチップ２と呼ばれる多数
の素子が形成されて℃・る。１枚のＬＳＩウェハ１上の
チップ２では、すべて同一の回路パターンを有している
ので、チップ２内の回路パターンを検査するためＩｃは
、近接した２つのチップ２内の同一箇所２α、２α′を
顕微鏡で拡大し、これらの画像を比較検査することによ
って、不一致部分を検出しそれを欠陥と判定する。
ＬＳＩウェハ１のチップ２に係るダイナミックＲＡＭは
、第２図に示すように、複雑な３次元構造を呈している
。すなわち、このチップ２は、データ線１０がＭ、ワー
ド線９が多結晶シリコンで形成され、同じく多結晶シリ
コンの電極８とＰ基板６の反転層領域から成る記憶領域
とが、データ線１０の真下でデータ線方向にレイアウト
されているものである。また、ワード線９とデータ線１
０との間には絶縁膜が形成されている。
、第２図に示すように、複雑な３次元構造を呈している
。すなわち、このチップ２は、データ線１０がＭ、ワー
ド線９が多結晶シリコンで形成され、同じく多結晶シリ
コンの電極８とＰ基板６の反転層領域から成る記憶領域
とが、データ線１０の真下でデータ線方向にレイアウト
されているものである。また、ワード線９とデータ線１
０との間には絶縁膜が形成されている。
このような多種類の層から成るＬＳＩウェハ１のチップ
２の回路パターンの検査を行うためには、このＬＳＩウ
ェハの製造途中において、そのチップ２の表面へ光を照
射し、この光の散乱光を光電変換器などの手段によって
検出し、この光電変換器出力に基づいて欠陥を判定して
いる従来から行なわれている前記照明手段としては、明
視野照明、暗視野照明、微分干渉方式などがある。
２の回路パターンの検査を行うためには、このＬＳＩウ
ェハの製造途中において、そのチップ２の表面へ光を照
射し、この光の散乱光を光電変換器などの手段によって
検出し、この光電変換器出力に基づいて欠陥を判定して
いる従来から行なわれている前記照明手段としては、明
視野照明、暗視野照明、微分干渉方式などがある。
そのうち、明視野照明方式では、回路パターンのエツジ
、断差が暗く観察され、暗視野照明方式では、全ての回
路パターンのエツジ、断差が明るく観察され、製造過程
の上層の回路パターンの急峻なエツジ、断差が特に明る
く観察される。
、断差が暗く観察され、暗視野照明方式では、全ての回
路パターンのエツジ、断差が明るく観察され、製造過程
の上層の回路パターンの急峻なエツジ、断差が特に明る
く観察される。
第３図は、これらの照明方式を用いたＬＳＩウェハ外観
検査装置を示す略示斜視図であり、第４図〜第７図は第
３図に係るＬＳＩウェハ外観検査装置の欠点を説明する
ための図である。
検査装置を示す略示斜視図であり、第４図〜第７図は第
３図に係るＬＳＩウェハ外観検査装置の欠点を説明する
ための図である。
第３図において、７ｆ′ｉ、その上に被検査物であるＬ
ＳＩウェハ１を載置し、ＸＹ駆動装置（図示せず）によ
ってＸ、Ｙ方向へ駆動走査されるＸＹテーブル、１７は
明視野或いは暗視野照明方式（図示せず）ＫよってＬＳ
Ｉウェハ１上の一点を照明したとき、そのＬＳＩウェハ
１の回路パターンからの散乱光を対物レンズ１３を介し
て検出する光電変換器である。４はこの光電変換器１７
で検出した光電変換器出力に係る画像と、メモリ３に記
憶させである隣接チップの画像テークとを比較して両者
の不一致個所を欠陥として判定することができる比較器
である。５は、比較器４からの欠陥に係る信号を入力す
る欠陥座標テーブルである。
ＳＩウェハ１を載置し、ＸＹ駆動装置（図示せず）によ
ってＸ、Ｙ方向へ駆動走査されるＸＹテーブル、１７は
明視野或いは暗視野照明方式（図示せず）ＫよってＬＳ
Ｉウェハ１上の一点を照明したとき、そのＬＳＩウェハ
１の回路パターンからの散乱光を対物レンズ１３を介し
て検出する光電変換器である。４はこの光電変換器１７
で検出した光電変換器出力に係る画像と、メモリ３に記
憶させである隣接チップの画像テークとを比較して両者
の不一致個所を欠陥として判定することができる比較器
である。５は、比較器４からの欠陥に係る信号を入力す
る欠陥座標テーブルである。
第４図は、第３図に係るＬＳＩウェハ外観検査装置によ
り得られた、Ｐ基板上に電極を形成した製造途中のダイ
ナミックＲＡＭを対象としだ光電変換器出力特性図であ
り、第５図及び第６図は第４図に係るＬＳＩウェハ上に
さらにワード線９を形成したものを対象とした光電変換
器出力特性図である。また、第７図は、第５図及び第６
図に係る光電変換器出力の比較結果を示す図である。
り得られた、Ｐ基板上に電極を形成した製造途中のダイ
ナミックＲＡＭを対象としだ光電変換器出力特性図であ
り、第５図及び第６図は第４図に係るＬＳＩウェハ上に
さらにワード線９を形成したものを対象とした光電変換
器出力特性図である。また、第７図は、第５図及び第６
図に係る光電変換器出力の比較結果を示す図である。
第４図に係る製造途中のＬＳＩウェハを、例えば暗視野
照明で照射したときの充電変換器出力は、ＬＳＩウェハ
上の多結晶シリコンからなる電極８のエツジ２２，２５
の部分で大きな値をとる。
照明で照射したときの充電変換器出力は、ＬＳＩウェハ
上の多結晶シリコンからなる電極８のエツジ２２，２５
の部分で大きな値をとる。
すなわち、エツジ２２ 、２５が暗視野照明によって明
るく光って観察される。そして、電極８上の微小な突起
１９の部分でも明るく光って観察される。この突起は成
膜スパッタ装置など製造プロセスにより多数発生するも
のであり、欠陥ではない。
るく光って観察される。そして、電極８上の微小な突起
１９の部分でも明るく光って観察される。この突起は成
膜スパッタ装置など製造プロセスにより多数発生するも
のであり、欠陥ではない。
次に、この後の工程で前記ＬＳＩウェハ上にさらに多結
晶シリコンからなるワード線９の薄膜が形成された第５
図に係るＬＳＩウェハを、同じく暗視野照明により照射
し、そのときの光電変換器出力は、第４図と同様にＬＳ
Ｉウェハ上のエツジの部分及び下層の微小突起１９ｊ上
層の微小突起２００部分で大きな値をとる。そして検出
すべき欠陥２４がある場合、第６図に示すように大きな
値をとる。欠陥とは、例えば回路パターンの形状不良を
さす。従って、第５図及び第６図に示す充電変換器出力
を比較器にて比較した場合、第７図に示すよ５ｋ、欠陥
２４が微小突起２０と重なり合うため、欠陥２４を検出
することはできず、見逃しを生ずる。４Ｉｌ！造プロセ
スにより発生する微小な突起、或いは多結晶シリコンな
どの膜厚の変動はその発生を抑制することが困難であり
、欠陥の見逃しの原因となる。
晶シリコンからなるワード線９の薄膜が形成された第５
図に係るＬＳＩウェハを、同じく暗視野照明により照射
し、そのときの光電変換器出力は、第４図と同様にＬＳ
Ｉウェハ上のエツジの部分及び下層の微小突起１９ｊ上
層の微小突起２００部分で大きな値をとる。そして検出
すべき欠陥２４がある場合、第６図に示すように大きな
値をとる。欠陥とは、例えば回路パターンの形状不良を
さす。従って、第５図及び第６図に示す充電変換器出力
を比較器にて比較した場合、第７図に示すよ５ｋ、欠陥
２４が微小突起２０と重なり合うため、欠陥２４を検出
することはできず、見逃しを生ずる。４Ｉｌ！造プロセ
スにより発生する微小な突起、或いは多結晶シリコンな
どの膜厚の変動はその発生を抑制することが困難であり
、欠陥の見逃しの原因となる。
また、回路パターンは、エツジのだれなどがあり、設計
データと同一に作られることはないので、同一ウェハ上
の２チツプを単に比較する場合、これらの製造プロセス
忙起因した欠陥の見逃し、虚報が検査の信頼性を著しく
低いものとしてしまう。
データと同一に作られることはないので、同一ウェハ上
の２チツプを単に比較する場合、これらの製造プロセス
忙起因した欠陥の見逃し、虚報が検査の信頼性を著しく
低いものとしてしまう。
本発明の目的は、上記した従来技術の欠点を除去して、
ＬＳＩウェハなどの回路パターンを、製造プロセスによ
り発生する微小突起、膜厚の変動の影響を受けることな
く、被検査チップ固有の欠陥を自動的に検査することが
できるパターン外観検査方法並びにその装置を提供する
ことにある。
ＬＳＩウェハなどの回路パターンを、製造プロセスによ
り発生する微小突起、膜厚の変動の影響を受けることな
く、被検査チップ固有の欠陥を自動的に検査することが
できるパターン外観検査方法並びにその装置を提供する
ことにある。
本発明の特徴は、ＬＳＩウェハ等の被検査チップの回路
パターンに対して光照射し、その回路パターンからの散
乱光を検出して得た画像から手本となる回路パターンを
作成し、その手本パターンと被検査チップの回路パター
ンとを比較検出することＫよって、被検査チップ固有の
欠陥を検出するようにした点である。
パターンに対して光照射し、その回路パターンからの散
乱光を検出して得た画像から手本となる回路パターンを
作成し、その手本パターンと被検査チップの回路パター
ンとを比較検出することＫよって、被検査チップ固有の
欠陥を検出するようにした点である。
また、本発明の回路パターン外観検査装置は被検査回路
素子を載置し、ＸＹ方向に駆動するＸＹテーブルと、前
記被検査回路素子に対して照明する照明手段と、その照
明手段により回路素子を照明したとき、該被検査回路素
子の回路パターンからの散乱光を光学系を介して検出す
る光電変換器と、該光電変換器で検出した検出出力信号
画像から手本パターンを作成し、その手本パターンと被
検査チップの回路パターンとを比較判定し、前記回路パ
ターンの欠陥を比較判定する判定回路部と、該判定回路
部からの欠陥に係る信号を逐次入力し、被検査回路素子
の回路パターン全面について走査が終了したとき同パタ
ーン外観検査装置のオフ信号を出力する座標テーブルと
から成り、前記比較判定回路部に回路パターンを逐次入
力し、微小突起や膜厚の変動な“ど製造プロセスに起因
して発生するパターンの変動の影響を受けることなく、
被検査チップだけに発生した被検査チップ固有の欠陥を
検出できるように構成したことを特徴とする。
素子を載置し、ＸＹ方向に駆動するＸＹテーブルと、前
記被検査回路素子に対して照明する照明手段と、その照
明手段により回路素子を照明したとき、該被検査回路素
子の回路パターンからの散乱光を光学系を介して検出す
る光電変換器と、該光電変換器で検出した検出出力信号
画像から手本パターンを作成し、その手本パターンと被
検査チップの回路パターンとを比較判定し、前記回路パ
ターンの欠陥を比較判定する判定回路部と、該判定回路
部からの欠陥に係る信号を逐次入力し、被検査回路素子
の回路パターン全面について走査が終了したとき同パタ
ーン外観検査装置のオフ信号を出力する座標テーブルと
から成り、前記比較判定回路部に回路パターンを逐次入
力し、微小突起や膜厚の変動な“ど製造プロセスに起因
して発生するパターンの変動の影響を受けることなく、
被検査チップだけに発生した被検査チップ固有の欠陥を
検出できるように構成したことを特徴とする。
以下、第８図〜第１２図に従って本発明の実施例を詳述
する。
する。
第８図は、本発明の一実施例を示すＬＳＩウェハ外観検
査装置（ただし照明装置を除く）を示す概略斜視図であ
り、第９図は、第８図におけるＬＳＩウェハ外観検査装
置の比較判定装置を示すブロック図である。第１０図は
、ウェハ上に順番を付けたチップの並びを示し、第１１
図は、暗視野照明により得られた画像から本発明により
欠陥を検出した例を示す図である。
査装置（ただし照明装置を除く）を示す概略斜視図であ
り、第９図は、第８図におけるＬＳＩウェハ外観検査装
置の比較判定装置を示すブロック図である。第１０図は
、ウェハ上に順番を付けたチップの並びを示し、第１１
図は、暗視野照明により得られた画像から本発明により
欠陥を検出した例を示す図である。
第８図において、７は第３図と同じく、その上に被検査
物であるＬＳＩウェハ１を載置し、ＸＹ駆動装置（図示
せず）によってＸ、Ｙ方向へ駆動走査されるＸＹテーブ
ルである。１７は、明視野或いは暗視野照明方式（図示
せず）によってＬＳＩウェハ１上の一点を照明したとき
、そのＬＳＩウェハ１の回路パターンからの散乱光を対
物レンズ１３を介して検出する光電変換器、２５はこの
光電変換器１７で検出した光電変換器出力に係る画像か
ら欠陥を比較判定する比較判定部である。なお、５は、
比較判定部２５からの欠陥に係る信号を入力する欠陥座
標テーブルである。
物であるＬＳＩウェハ１を載置し、ＸＹ駆動装置（図示
せず）によってＸ、Ｙ方向へ駆動走査されるＸＹテーブ
ルである。１７は、明視野或いは暗視野照明方式（図示
せず）によってＬＳＩウェハ１上の一点を照明したとき
、そのＬＳＩウェハ１の回路パターンからの散乱光を対
物レンズ１３を介して検出する光電変換器、２５はこの
光電変換器１７で検出した光電変換器出力に係る画像か
ら欠陥を比較判定する比較判定部である。なお、５は、
比較判定部２５からの欠陥に係る信号を入力する欠陥座
標テーブルである。
次に、比較判定部２５の構成を第９図を用いて説明する
。第９図にお（・て、２７は光電変換器１７の出力２６
をチップ上対応する場所について加算してゆく加算器、
２８は加算された光電変換器出力を記憶する１チップ分
の容量をもつメモリ、２９は光電変換器出力２６を定数
倍する掛算器、３０はメモリ２８の出力と掛算器２９の
出力の差をとり、かつ、ヌケ−リングを行う加算器であ
る。
。第９図にお（・て、２７は光電変換器１７の出力２６
をチップ上対応する場所について加算してゆく加算器、
２８は加算された光電変換器出力を記憶する１チップ分
の容量をもつメモリ、２９は光電変換器出力２６を定数
倍する掛算器、３０はメモリ２８の出力と掛算器２９の
出力の差をとり、かつ、ヌケ−リングを行う加算器であ
る。
このように構成したＬＳＩウェハ外観検査装置の動作を
説明する。
説明する。
まず、ＸＹテーブル７上に被検査物であるＬＳＩウェハ
１を載置する。第９図に示すメモリ２日は、ゼロクリア
しておき、零が入っている。
１を載置する。第９図に示すメモリ２日は、ゼロクリア
しておき、零が入っている。
掛算器２９０乗数もゼロクリアしておき、零が入ってい
る。掛算器２９０乗数は、チップごとに１インクリメン
トする。ここで、ＬＳＩウェノ為外観検査装置をオンに
すると、前述の明視野或いは暗視野照明方式などによっ
て、ＬＳＩウェハ１上を照明しながら、ＸＹテーブル７
を前記ＸＹ駆動装置によって駆動走査する。
る。掛算器２９０乗数は、チップごとに１インクリメン
トする。ここで、ＬＳＩウェノ為外観検査装置をオンに
すると、前述の明視野或いは暗視野照明方式などによっ
て、ＬＳＩウェハ１上を照明しながら、ＸＹテーブル７
を前記ＸＹ駆動装置によって駆動走査する。
第１０図は走査するチップの順序の例を示す。
ＬＳＩウェハ１のチップ１上の座標Ｃｘ、ｙ）の回路パ
ターンからの散乱光は対物レンズ１３を介して光電変換
器１７へ入力され、その光電変換器出力２６は、加算器
２７によりメモリ２８の出力とチップ上対応する場所の
値が加算される。今、メモリ２８の出力は零であるから
、加算器２７によりメモリ２８へは光電変換器出力２６
がそのまま記憶される。チップ１０光電変換器出力２６
をＬ Ｃ”−ｙ）と表わすと、メモリ２８には第１０図
に示すように１１（ｘ、ｙ）が記憶されることになる。
ターンからの散乱光は対物レンズ１３を介して光電変換
器１７へ入力され、その光電変換器出力２６は、加算器
２７によりメモリ２８の出力とチップ上対応する場所の
値が加算される。今、メモリ２８の出力は零であるから
、加算器２７によりメモリ２８へは光電変換器出力２６
がそのまま記憶される。チップ１０光電変換器出力２６
をＬ Ｃ”−ｙ）と表わすと、メモリ２８には第１０図
に示すように１１（ｘ、ｙ）が記憶されることになる。
またメモリ２８の出力がｆｔ （”−ｙ）になる１フイ
ールド前は、その出力は零であるから、光電変換器出力
２６と掛算器２９の出力、零との差がとられて、加算器
３０の出力３１はやはり零になっている。
ールド前は、その出力は零であるから、光電変換器出力
２６と掛算器２９の出力、零との差がとられて、加算器
３０の出力３１はやはり零になっている。
すなわち、光電変換器１７によりチップ１上の回路パタ
ーンが検査されている時、比較判定部２５の出力３１は
零となる。
ーンが検査されている時、比較判定部２５の出力３１は
零となる。
次に、ＸＹテーブル７を駆動走査し、チップ２上の座標
Ｃｘ、ｙ）の回路パターンからの散乱光は対物レンズ１
３を介して光電変換器１７へ入力される。掛算器２９の
乗数はインクリメントし、「１」になる。光電変換器出
力２６をｆｔ（”、ｙ）とすると、加算器２７により、
メモリ２８の出力とチップ上対応する場所の値が加算さ
れ、Ｌ Ｃｘ、ｙ＞＋ｆ＊ Ｃｘ、ｙ）がメモリ２８に
記憶される。
Ｃｘ、ｙ）の回路パターンからの散乱光は対物レンズ１
３を介して光電変換器１７へ入力される。掛算器２９の
乗数はインクリメントし、「１」になる。光電変換器出
力２６をｆｔ（”、ｙ）とすると、加算器２７により、
メモリ２８の出力とチップ上対応する場所の値が加算さ
れ、Ｌ Ｃｘ、ｙ＞＋ｆ＊ Ｃｘ、ｙ）がメモリ２８に
記憶される。
そして、同時に、光電変換器出力２６は、掛算器２９に
より１倍され、ｆｔ （ｘ、ｙ）が加算器６ｏに入力さ
れ、メモリ２８の出力とチップ上対応する場所の差Ｌ
Ｃｘ、ｙ）−ｆｔ Ｃｘ、ｙ）が計算される。このよう
にチップ１とチップ２の比較が行われ、比較判定部２５
の出力３１の欠陥に係る信号が、欠陥座標テーブル５へ
入力される。
より１倍され、ｆｔ （ｘ、ｙ）が加算器６ｏに入力さ
れ、メモリ２８の出力とチップ上対応する場所の差Ｌ
Ｃｘ、ｙ）−ｆｔ Ｃｘ、ｙ）が計算される。このよう
にチップ１とチップ２の比較が行われ、比較判定部２５
の出力３１の欠陥に係る信号が、欠陥座標テーブル５へ
入力される。
ＸＹテーブル７を更に駆動走査し、チップに上の回路パ
ターンを検査する時忙は、光電変換器出力２６のｆｈ（
ｘ、ｙ）は掛算器２９ Ｋ ヨ’） （＆−１）倍され
、（ｋｃ−１） ｆｈ（ｘ、ｙ）が加算器３０へ入力
される。メモリ２８の出力は、 となっているので、加算器６０の出力はをテッ７′数に
−１でスケーリングした次に加算器３０の出力３１を第
１１図に示す。チップ１からチップに−１までの間に、
第５図に示すような微小突起１５’、２Ｑがランダムに
存在しても、加算器２７により平均化され、 が正確な手本パターンとなるので、微小突起１９゜２０
０影響を受けることなく、被検査チップにの欠陥２４を
検出することができろ、被検査チップｋに存在する微小
突起２１は、欠陥２４と大きさの違い、或℃・は形状の
違いにより弁別できることは言うまでもない。
ターンを検査する時忙は、光電変換器出力２６のｆｈ（
ｘ、ｙ）は掛算器２９ Ｋ ヨ’） （＆−１）倍され
、（ｋｃ−１） ｆｈ（ｘ、ｙ）が加算器３０へ入力
される。メモリ２８の出力は、 となっているので、加算器６０の出力はをテッ７′数に
−１でスケーリングした次に加算器３０の出力３１を第
１１図に示す。チップ１からチップに−１までの間に、
第５図に示すような微小突起１５’、２Ｑがランダムに
存在しても、加算器２７により平均化され、 が正確な手本パターンとなるので、微小突起１９゜２０
０影響を受けることなく、被検査チップにの欠陥２４を
検出することができろ、被検査チップｋに存在する微小
突起２１は、欠陥２４と大きさの違い、或℃・は形状の
違いにより弁別できることは言うまでもない。
このよ５Ｋｔ、て、欠陥に係る信号が逐次、欠陥座標テ
ーブル５へ入力され、ＬＳＩウェハ１の全面について走
査を終了したとき、ＬＳＩウェハ外観検査装置がオフに
なる。
ーブル５へ入力され、ＬＳＩウェハ１の全面について走
査を終了したとき、ＬＳＩウェハ外観検査装置がオフに
なる。
なお、本実施例によれば、メモリ２８には、ＬＳＩウェ
ハの回路パターンが逐次入力され、微小突起や膜厚の変
動など製造プロセスに起因して発生するパターンの変動
の影響を受けない正確な手本回路パターンが作られてゆ
く。従って被検査チップを正確な手本回路パターンと比
較できるので、チップ間で欠陥の重なり、或いは微小突
起や膜厚の変動と欠陥の重なりなどを排除でき、被検査
チップだけに発生した被検査チップ固有の欠陥を検出す
ることができる。
ハの回路パターンが逐次入力され、微小突起や膜厚の変
動など製造プロセスに起因して発生するパターンの変動
の影響を受けない正確な手本回路パターンが作られてゆ
く。従って被検査チップを正確な手本回路パターンと比
較できるので、チップ間で欠陥の重なり、或いは微小突
起や膜厚の変動と欠陥の重なりなどを排除でき、被検査
チップだけに発生した被検査チップ固有の欠陥を検出す
ることができる。
また、第１２図は、前述の第８図に係るＬＳＩウェハ外
観検査装置の比較判定装置の他の例を示すブロック図で
ある。
観検査装置の比較判定装置の他の例を示すブロック図で
ある。
第１２図において、２７は光電変換器１７の出力２６を
チップ上対応する場所について加算してゆく加算器、２
８は加算された光電変換器出力を記憶するメモリ、５５
．５４はどちらかの加算器２７．３０を選択する切換ス
イッチ、３０はメモリ２８の出力と切換スイッチ３４の
出力の差をとる加算器である。
チップ上対応する場所について加算してゆく加算器、２
８は加算された光電変換器出力を記憶するメモリ、５５
．５４はどちらかの加算器２７．３０を選択する切換ス
イッチ、３０はメモリ２８の出力と切換スイッチ３４の
出力の差をとる加算器である。
この例では、切換スイッチ３３をオン、切換スイッチ５
４をオフにして、ＬＳＩウェハのサンプルの回路パター
ンをメモリ２８に記憶する。メモリ２８には、例えばＬ
ＳＩウェハ１枚分のＬ個のチップの回路パターンｆ が
記憶される。これによリ、ＬＳＩウェハの実物データか
ら、手本パターンデータを作ることができる。次に、切
換スイッチ３３をオフ、切換スイッチ３４をオンにして
、検査すべきＬＳＩウェハの回路パターンを手本パター
ンデータと比較することにより、検査を行う 。
４をオフにして、ＬＳＩウェハのサンプルの回路パター
ンをメモリ２８に記憶する。メモリ２８には、例えばＬ
ＳＩウェハ１枚分のＬ個のチップの回路パターンｆ が
記憶される。これによリ、ＬＳＩウェハの実物データか
ら、手本パターンデータを作ることができる。次に、切
換スイッチ３３をオフ、切換スイッチ３４をオンにして
、検査すべきＬＳＩウェハの回路パターンを手本パター
ンデータと比較することにより、検査を行う 。
本実施例によれば、極めて簡単な構成要素で微小突起や
膜厚変動の影響を受けることなく、正常な手本パターン
データをサンプルウェハから作ることができ、見逃しや
虚報のない検査を行うことができる。また、ホトマスク
を設計するときに用いた回路パターンの設計データと比
較する検査方式と異なり、実物比較方式であるため、製
造プロセスの特性をも考慮でき、検査の信頼性が高いと
いう利点がある。すなわち、ＬＳＩウェハの回路パター
ンは設計データと全く同一形状に作ることはできないか
ら、設計データと比較する検査方式の場合、虚報が多く
発生し、検査の信頼性が著しく低いものとなる。しかし
、ＬＳＩウェハ上に作られた回路パターンは類似あるい
は同一形状と見なせるので、本実施例により検査の信頼
性が大巾に向上することが裏づけられる。
膜厚変動の影響を受けることなく、正常な手本パターン
データをサンプルウェハから作ることができ、見逃しや
虚報のない検査を行うことができる。また、ホトマスク
を設計するときに用いた回路パターンの設計データと比
較する検査方式と異なり、実物比較方式であるため、製
造プロセスの特性をも考慮でき、検査の信頼性が高いと
いう利点がある。すなわち、ＬＳＩウェハの回路パター
ンは設計データと全く同一形状に作ることはできないか
ら、設計データと比較する検査方式の場合、虚報が多く
発生し、検査の信頼性が著しく低いものとなる。しかし
、ＬＳＩウェハ上に作られた回路パターンは類似あるい
は同一形状と見なせるので、本実施例により検査の信頼
性が大巾に向上することが裏づけられる。
上述の実施例からも明らかなように本発明によれば、Ｌ
ＳＩウェハ等の被検査チップの製造プロセスにより発生
する微小突起、膜厚の変動等の影響は受けることなく、
被検査チップだけに発生した被検査チップ固有の欠陥を
高精度に、しかも自動的に検査できるという利点がある
。
ＳＩウェハ等の被検査チップの製造プロセスにより発生
する微小突起、膜厚の変動等の影響は受けることなく、
被検査チップだけに発生した被検査チップ固有の欠陥を
高精度に、しかも自動的に検査できるという利点がある
。
第１図は本発明の検査対象となるＬＳＩウェハの一例を
示す平面図、第２図は、第１図におけるチップの詳細を
示す拡大斜視図、第３図は、従来のＬＳＩウェハ外観検
査装置の欠点を説明するものであり、 ＬＳＩウェハ外
観検査装置の概略構成図、第４図〜第７図は、第３図に
係るＬＳＩウェハ外観検査装置の欠点を説明するための
図であり、ＬＳＩウェへの断面図と、暗視野照明を照射
したときの光電変換出力波形図との関係を示す図、第８
図〜第１２図は、本発明に係るＬＳＩウェハ外観検査装
置を説明するためのものであり、第８図は、ＬＳＩウェ
ハ外観検査装置の概略構成図、第９図は、比較判定部の
回路構成図、第１０図は順序付したチップの並びを示し
た図、第１１図は、ＬＳＩウェハの断面図と、比較判定
部の出力波形図との関係を示す図、第１２図は、比較判
定部の他の回路構成例を示す図である。 １・・・・・・・・・・・・ＬＳＩウェハ４・・・・・
・・・・・・・比較器 ５・・−・・・・−・・欠陥座標テーブル７・・・・・
・・・・・・・ＸＹテーブル１７・・・・・・・・・光
電変換器 ２５・・−・・・・・比較器 ２８・・・・・・・・・メモリ ２９・・−・・・・・掛算器 ３０・・・・・−・・加算器 第 ３ 図 第４−図 イｆＬｚ 第５図 イ’ｆ装置 ＄ ｂ 回 信置 （ｔ…わ ｆ ’／ テッフ−ベ
示す平面図、第２図は、第１図におけるチップの詳細を
示す拡大斜視図、第３図は、従来のＬＳＩウェハ外観検
査装置の欠点を説明するものであり、 ＬＳＩウェハ外
観検査装置の概略構成図、第４図〜第７図は、第３図に
係るＬＳＩウェハ外観検査装置の欠点を説明するための
図であり、ＬＳＩウェへの断面図と、暗視野照明を照射
したときの光電変換出力波形図との関係を示す図、第８
図〜第１２図は、本発明に係るＬＳＩウェハ外観検査装
置を説明するためのものであり、第８図は、ＬＳＩウェ
ハ外観検査装置の概略構成図、第９図は、比較判定部の
回路構成図、第１０図は順序付したチップの並びを示し
た図、第１１図は、ＬＳＩウェハの断面図と、比較判定
部の出力波形図との関係を示す図、第１２図は、比較判
定部の他の回路構成例を示す図である。 １・・・・・・・・・・・・ＬＳＩウェハ４・・・・・
・・・・・・・比較器 ５・・−・・・・−・・欠陥座標テーブル７・・・・・
・・・・・・・ＸＹテーブル１７・・・・・・・・・光
電変換器 ２５・・−・・・・・比較器 ２８・・・・・・・・・メモリ ２９・・−・・・・・掛算器 ３０・・・・・−・・加算器 第 ３ 図 第４−図 イｆＬｚ 第５図 イ’ｆ装置 ＄ ｂ 回 信置 （ｔ…わ ｆ ’／ テッフ−ベ
Claims (4)
- （１）ＬＳＩウェハ等の被検査チップの回路パターンに
対して光照射し、該回路パターンからの散乱光を検出し
て得た画像から手本となる回路パターンを作成し、該手
本の回路パターンと被検査チップの回路パターンとを比
較検査することによって、被検査チップ固有の欠陥を検
出することを特徴とする被検査チップの回路パターン外
観検査方法。 - （２）前記手本となる回路パターンは、実際に検査する
被検査チップから得た画像の平均値とすることを特徴と
する特許請求の範囲第１項に記載の被検査チップの回路
パターン外観検査方法。 - （３）前記手本となる回路パターンは、被検査チップか
ら得た画像の平均値とすることを特徴とする特許請求の
範囲第１項に記載の被検査チップの回路パターン外観検
査方法。 - （４）ＬＳＩウェハ等の被検査回路素子を載置し、ＸＹ
方向に駆動するＸＹテーブルと、該ＸＹテーブル上の被
検査回路素子に対して照明する照明手段と、前記被検査
回路素子上の一点を照明したとき、該被検査回路素子の
回路パターンからの散乱光を光学系を介して検出する光
電変換器と、該光電変換器で検出した検出出力信号画像
から手本パターンを作成し、該手本パターンと被検査チ
ップの回路パターンとを比較判定し、回路パターンの欠
陥を比較判定する判定回路部と、該判定回路部からの欠
陥に係る信号を逐次入力し、被検査回路素子の回路パタ
ーン全面について走査が終了したとき同パターン外観検
査装置のオフ信号を出力する座標テーブルとから成り、
前記比較判定回路部に回路パターンを逐次入力し、微小
突起や膜厚の変動など製造プロセスに起因して発生する
パターンの変動の影響を受けることなく被検査チップだ
けに発生した被検査チップ固有の欠陥を検出できるよう
に構成したことを特徴とする被検査チップの回路パター
ン外観検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632984A JPH0624214B2 (ja) | 1984-09-07 | 1984-09-07 | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632984A JPH0624214B2 (ja) | 1984-09-07 | 1984-09-07 | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6165444A true JPS6165444A (ja) | 1986-04-04 |
| JPH0624214B2 JPH0624214B2 (ja) | 1994-03-30 |
Family
ID=16186438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18632984A Expired - Lifetime JPH0624214B2 (ja) | 1984-09-07 | 1984-09-07 | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624214B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210041A (en) * | 1990-07-24 | 1993-05-11 | Hitachi, Ltd. | Process for manufacturing semiconductor integrated circuit device |
| JP2003197699A (ja) * | 2002-09-09 | 2003-07-11 | Hitachi Ltd | プロセス処理装置及びそのシステム |
| JP2009294229A (ja) * | 1998-07-15 | 2009-12-17 | August Technology Corp | 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法 |
-
1984
- 1984-09-07 JP JP18632984A patent/JPH0624214B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210041A (en) * | 1990-07-24 | 1993-05-11 | Hitachi, Ltd. | Process for manufacturing semiconductor integrated circuit device |
| JP2009294229A (ja) * | 1998-07-15 | 2009-12-17 | August Technology Corp | 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法 |
| JP2003197699A (ja) * | 2002-09-09 | 2003-07-11 | Hitachi Ltd | プロセス処理装置及びそのシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624214B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198529B1 (en) | Automated inspection system for metallic surfaces | |
| US6365425B1 (en) | Method of manufacturing semiconductor device | |
| KR20010021381A (ko) | 결함 검사 방법 및 그 장치 | |
| TW201428279A (zh) | 外觀檢查裝置，及外觀檢查方法 | |
| JPH01174948A (ja) | 表面検査装置 | |
| CN113632136B (zh) | 用于半导体应用的参考图像产生 | |
| JP3793668B2 (ja) | 異物欠陥検査方法及びその装置 | |
| JP2822937B2 (ja) | 半導体装置の製造システム及び欠陥検査方法 | |
| JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
| JP3047881B2 (ja) | 半導体装置の製造システム及び半導体装置の製造方法 | |
| US8577119B2 (en) | Wafer surface observing method and apparatus | |
| JP2002195955A (ja) | 半導体欠陥検査方法及び半導体欠陥検査装置 | |
| JPH04279041A (ja) | パターン欠陥検出方法 | |
| JPH07159333A (ja) | 外観検査装置及び外観検査方法 | |
| JP3201396B2 (ja) | 半導体デバイスの製造方法 | |
| KR100256806B1 (ko) | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 | |
| JPS63122119A (ja) | 縮小投影露光装置用フオトマスクの検査方法 | |
| JPS60124833A (ja) | 多層回路パターン検査装置 | |
| JPS5911638A (ja) | パタ−ン欠陥検出装置 | |
| JP2000206051A (ja) | 半導体検査装置 | |
| JPS6186637A (ja) | パタ−ン欠陥検出方法 | |
| JPS6128809A (ja) | 外観検査装置 | |
| JPH0621179A (ja) | Ｉｃチップの除去エリアの消去方法 | |
| JPH04364451A (ja) | ワークの表面欠陥検出方法 | |
| JPH04253350A (ja) | 異物検査データのマップ表示方法 |