JP2006324364A - 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ - Google Patents

半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ Download PDF

Info

Publication number
JP2006324364A
JP2006324364A JP2005144801A JP2005144801A JP2006324364A JP 2006324364 A JP2006324364 A JP 2006324364A JP 2005144801 A JP2005144801 A JP 2005144801A JP 2005144801 A JP2005144801 A JP 2005144801A JP 2006324364 A JP2006324364 A JP 2006324364A
Authority
JP
Japan
Prior art keywords
semiconductor
pad electrode
dot
semiconductor wafer
scribe region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005144801A
Other languages
English (en)
Inventor
Takahiro Kumakawa
隆博 隈川
Katsuki Uchiumi
勝喜 内海
Keiji Miki
啓司 三木
Yoshihiro Matsushima
芳宏 松島
Masami Matsuura
正美 松浦
Yasuhide Hara
泰秀 原
Kenji Ito
健二 伊藤
Chiaki Takebe
千晶 竹部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005144801A priority Critical patent/JP2006324364A/ja
Publication of JP2006324364A publication Critical patent/JP2006324364A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 半導体チップ領域間にパッド電極を含んだモニター素子を持ったスクライブ領域をなるべく幅狭く形成しながら、スクライブ領域に沿って切断した時にパッド電極たる金属薄膜のバリや剥離・飛散を防止できる半導体ウエハを提供する。
【解決手段】 複数の半導体チップ領域2とその各々を個別の半導体チップに分割するスクライブ領域3とを設け、半導体チップ領域2内に半導体素子を形成し、スクライブ領域3内に半導体素子の特性検査を行うためのパッド電極5を含んだモニター素子4を形成した半導体ウエハにおいて、パッド電極5を、ドット状金属の集合体で形成した。これにより、モニター素子4の電気特性評価時には測定用プローブ針をパッド電極5へ確実に接触できる一方で、個々の半導体チップに分割する時には、パッド電極5のどの位置にブレードを当てても、スクライブ領域の縁部のパッド電極は、予め分割されているために、押し下げることなく切断でき、縁部でのバリの発生や、金属薄膜の剥離、飛散を低減できる。
【選択図】 図1

Description

本発明は、半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップに関し、特に半導体ウエハ上の半導体チップ領域間に設けるスクライブ領域におけるモニター素子の電極パッド構造に関する。
図3に示すように、半導体ウエハ1においては、主面上に複数の半導体チップ領域2(以下、チップ領域2という)が形成され、隣接するチップ領域2間にスクライブ領域3が形成されており、半導体ウエハプロセスの終了後にスクライブ領域3に沿ってダイシングソーのブレード(図示せず)により切断されることで、個々の半導体チップに分割される。
チップ領域2には各種集積回路が形成され、この形成工程は、半導体ウエハ1を種々の半導体製造プロセスにより処理することにより行っており、近年の高集積化に伴って、金属配線層と層間絶縁膜層とを交互にそれぞれ2層以上積層することが多い。集積回路は各種半導体素子を組み合わせて形成するが、それらが正常に動作するかどうかは、前記半導体製造プロセス条件により異なってくる。そこで、半導体素子の特性あるいは半導体製造プロセス途中の種々のプロセス値を確認するためのモニター素子をスクライブ領域3に形成しておき、個々の半導体チップに分割する前に前記モニター素子を用いて特性検査を行う場合が多く、それにより半導体チップの良否を推定することが可能となる。
図4は半導体ウエハ1上のスクライブ領域3の一部を拡大した図である。スクライブ領域3内のモニター素子4にはトランジスタや抵抗などが形成されており(図示せず)、このモニター素子4を外部測定器に電気的に接続するためのパッド電極5もスクライブ領域3内に形成されている。パッド電極5はAl(アルミニウム)やAl合金などの金属薄膜をパターニングして形成されていて、このパッド電極5に検査用プローブの針を当ててモニター素子4の電気特性を評価する。特性検査の終了後に半導体ウエハ1をチップ領域2ごとに分割する。その際に、ダイシングソーの回転ブレードをスクライブ領域3に押し当てて切断するので、スクライブ領域3内のモニター素子4およびパッド電極5はブレードによって押しつぶされ、破断されることになる。
ところが、モニター素子4用のパッド電極5は、検査用プローブ針との接触を容易にするために、位置合わせ精度の観点から、プローブ針の先端径に比べて大きく設定される一方で、ダイシングソーのブレードは、切断の際のチッピングやクラックがチップ領域2に影響を及ぼさないようにスクライブ領域3の幅より充分小さい幅のものが用いられており、パッド電極5の幅よりもブレード幅の方が狭い。そのため、パッド電極5たる金属薄膜の一部がブレードの幅からはみ出し、ブレードによって押し下げられる部分と動かない部分とが発生する。このパッド電極5たる金属薄膜を構成するAlやAl合金などの材料は延性があるので、ブレードによって押し下げられた部分は延び、ある量を超えると破断する。その際に、図5に示すような、金属薄膜の一部がめくれあがって、バリ9が発生したり、ブレードからはみ出した部分の金属薄膜の剥離部分10が発生してしまい、飛散することがある。
上記したようなバリ9が発生すると、ボンディングワイヤーや実装のためのリードとバリ9とが短絡して電気的な不良を引き起こす可能性が高く、歩留りの低下を招くという問題があった。また金属薄膜の剥離部分10が飛散すると、チップ領域2上に付着する可能性が高く、この剥離部分10がチップ領域2内のボンディングパッド上に付着してしまった場合には、隣接するボンディングパッド同士が短絡して動作不良を引き起こす可能性が高く、歩留りの低下を引き起こすという問題があった。
その対策として、パッド電極5の内部に短冊状のスリットを設けることでバリ9の発生を低減する方法(例えば、特許文献1参照)や、パッド電極5を、スクライブ方向に沿う辺を有する方形状パターンとそれからスクライブ方向とほぼ直角方向に伸びる複数の棒状パターンとで構成することにより、スクライブ領域に残されるバリ9を小さくする方法(例えば、特許文献2)が提案されている。
特許第2867138号公報 特開平9−246344号公報
しかしながら、特許文献1などに開示されているように、パッド電極5の内部に短冊状のスリットを設けることでバリ9の発生を低減する方法では、パッド電極5の内部のみをパターニングしてもモニター素子4への電気的なつながりを作っておく必要があるため、パッド電極5を構成する金属薄膜は、切断の際にブレードによって押し下げられる部分と、動かない部分とが部分的に(スリット部以外では)つながっている。したがって、ボンディングワイヤーや実装用リードとの短絡の恐れのあるバリ9を完全になくすことは出来ず、また、金属薄膜の剥離部分10の発生や飛散に対しての効果は少ない。
また、特許文献2などに開示されているように、パッド電極5を、スクライブ方向に沿う辺を有する方形状パターンとそれからスクライブ方向とほぼ直角方向に伸びる複数の棒状パターンとで構成することにより、スクライブ領域に残されるバリ9を小さくする方法でも、バリ9を完全になくすことは出来ず、棒状パターンの剥離部分10の発生や飛散に対する抑制効果は少ない。
その他、パッド電極5よりも幅の広いブレードを用いてパッド電極全体を切り落とす方法も考えられるが、そのためには切断の際のチッピングやクラックがチップ領域に影響を及ぼさないようにスクライブ領域を充分広くする必要があり、ウエハ当たりの半導体チップの取れ数が減少し、それによるコストアップにもつながるため、好ましくない。
さらに言うならば、一般的にブレードはダイヤモンドなどの硬質材料の砥粒をボンド材で固着したものであるが、パッド電極5の材料であるAlや、Al合金のような延性材料を切断しようとした場合、押し下げた際の延びが、砥粒の目詰まりを引き起こし、切削能力を低下させる原因となる。即ちパッド電極5の切断は、ブレードの寿命を低下させる要因となっていた。
本発明は上記問題を解決するもので、半導体チップ領域間にパッド電極を含んだモニター素子を持ったスクライブ領域をなるべく幅狭く形成しながら、スクライブ領域に沿って切断した時にパッド電極たる金属薄膜のバリや剥離・飛散を防止できる半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップを提供することを目的とする。
上記問題を解決するために、本発明の半導体ウエハは、複数の半導体チップ領域とその各々を個別の半導体チップに分割するスクライブ領域とを設け、前記半導体チップ領域内に半導体素子を形成し、前記スクライブ領域内に前記半導体素子の特性検査を行うためのパッド電極を含んだモニター素子を形成した半導体ウエハにおいて、前記パッド電極を、ドット状金属の集合体で形成したことを特徴とする。これにより、モニター素子の電気特性を評価する時には測定用プローブ針をパッド電極へ確実に接触させることができる一方で、個々の半導体チップに分割する時には、パッド電極のどの位置にブレードを当てたとしても、スクライブ領域の縁部のパッド電極は、予め分割されているために、押し下げることなく切断することが可能となり、縁部でのバリの発生や、金属薄膜の剥離、飛散を低減できる。
上記構成において、さらに、パッド電極におけるドット状金属同士がビアを介して接続された下層金属によって電気的に接続され、前記ドット状金属同士が同電位となっている構成とすると好適であり、これによれば、検査用のプローブ針がパッド電極を形成するドット状金属6のいずれに配置されても、ドット状金属は同電位であるため、モニター素子の電気測定が可能となる。
また、この場合に、下層金属は、複数の層に形成されて、かつ一層以上の下層金属が、島状に形成された金属の集合体で形成されていることが望ましく、これにより、下層金属の縁部でのバリの発生や、金属薄膜の剥離、飛散も低減できる。
また、パッド電極を形成しているドット状金属を、半導体チップに分割する際に用いる、ダイシングブレードの砥粒の粒径よりも小さくすることで、ブレードの目詰まりが大幅に低減できるので、ブレードの寿命を飛躍的に向上できる。
さらに、ドット状金属同士の間の間隔は、モニター素子の特性検査をする際に用いるプローブの先端径よりも小さいことが好ましく、これにより、プローブの先端がドット状金属同士の間の間隔に接触された際でも、何れかのドット状金属に必ず接触することとなる。
また、本発明の半導体ウエハを用いた半導体チップの製造方法は、上記した半導体ウエハを、この半導体ウエハのスクライブ領域のパッド電極にプローブ針を接触させてモニター素子の電気特性を評価し、その後に、スクライブ領域に沿って、かつドット状金属の集合体領域を分割することを特徴とする。
本発明の半導体チップは、上記製造方法により製造され、スクライブ領域に形成されているモニター素子のパッド電極の分割面が、ドット状金属であることを特徴とする。
本発明によれば、モニター素子のためのパッド電極を、ドット状金属の集合体とすることにより、スクライブ領域の幅を従来より広くすることや、ブレードの幅を太くすること無く、測定用プローブ針をパッド電極へ確実に接触させることができ、かつ、切断の際にパッド電極たる金属薄膜より発生するバリや、金属薄膜の剥離・飛散を防止することが可能となる。よって、スクライブ領域に沿って分割される半導体チップの動作不良の発生や、歩留り低下を防止することが可能となるとともに、ブレードの寿命を向上させることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体ウエハのスクライブ領域の部分拡大平面図である。半導体ウエハの全体構成は先に図3を用いて説明した従来のものと同様なので、図3を援用して詳しい説明を省略する。
図3に示すように、半導体ウエハ1においては、主面上に複数の半導体チップ領域2(以下、チップ領域2という)が形成され、隣接するチップ領域2間にスクライブ領域3が形成されており、半導体ウエハプロセスの終了後にスクライブ領域3に沿ってダイシングソーのブレード(図示せず)により切断されることで、個々の半導体チップに分割される。チップ領域2には、金属配線層と層間絶縁膜層とがそれぞれ少なくとも2層、交互に形成されている。
図1に示すように、複数のチップ領域2に挟まれたスクライブ領域3内には、チップ領域2に形成された半導体素子(図示せず)の特性や半導体製造プロセスの安定性等を評価するためのモニター素子4が、このモニター素子4を外部測定器に電気的に接続するためのパッド電極5とともに形成されている。
図2(a)は、図1におけるパッド電極5の拡大図であり、図2(b)及び図2(c)は、それぞれ図2(a)におけるA−A’線で切断した断面図及びB−B’線で切断した断面図である。
この半導体ウエハ1が従来のものと相違する点は、パッド電極5が、ドット状金属6の集合体で形成されていることである。
ドット状金属6は、Al(アルミニウム)やAl合金などからなる金属薄膜で形成される。ここで、半導体ウエハ1の半導体チップへの分割は一般的に、ダイヤモンドや、CBNのような高硬度の砥粒をNi合金や、レジンのようなボンド材で固着させたダイシングブレードを用いた切削加工で行われるが、ドット状金属6のサイズは、ダイシングブレードの砥粒の粒径よりも小さいことが望ましく、一般的なダイシングブレードの砥粒粒径が3μmから10μmであることから、ドット状金属6のサイズは、3μm以下であることが、さらに望ましい。また、各々のドット状金属6の間隔は、検査用プローブの先端径よりも狭いことが望ましい。
ドット状金属6の下層には、ドット状金属6と同様に、島状に形成された下層金属7a、7b、7cなどからなる下層金属7が形成されている。ドット状金属6は、まず下層金属7aと接続され、さらにビア8を介して下層金属7b、7cなどと接続されている。ここで、各々のドット状金属6同士は、表面上では分離されているが、下層金属7a、7b、7cの層を介して、ウエハ内部で電気的に接続され、同電位となっている。なお、本実施の形態においては、ドット状金属6と、下層金属7aとは、ビアを介さず直接接続されているが、ビアや、コンタクトホールを介して接続されていても構わないし、また、下層金属7aと下層金属7bとの接続もまた、コンタクトホールを介して接続されていても構わない。
本実施の形態においては、下層金属7は4層としているが、4層に限定するものではない。また、ドット状金属6は全て同サイズでなくとも勿論構わない。
以下、上記半導体ウエハ1を用いた半導体チップの製造方法を説明する。
特性検査用プローブによりモニター素子4の電気特性を評価する。その際に、プローブ針がパッド電極5を形成するドット状金属6のいずれに配置されても、ドット状金属6は同電位であるため、モニター素子4の電気測定が可能である。
モニター素子4の電気特性の評価が終了した後に、半導体ウエハ1をダイシングブレードなどによって個々の半導体チップに分割する。このときダイシングブレードは、スクライブ領域3に沿って、パッド電極5を横断するように切削する。この際ダイシングブレードの砥粒の粒径は、ドット状金属6の各々のサイズよりも大きいものを選択することが望ましく、それにより、パッド電極5のドット状金属6はダイシングブレードの砥粒による引き伸ばしが発生しないため、ダイシングブレード切削能力の低下を引き起こすことも、大幅に減少させることが出来るとともに、バリもまた発生しない。従って、金属のバリのない、切断面にはドット状金属6が露出した半導体チップが得られる。よって、スクライブ領域に沿って分割される半導体チップの動作不良の発生や、歩留り低下を防止することが可能となるとともに、ブレードの寿命を向上させることができる。
また、上記のように、下層金属7は島状に形成された金属の集合体で形成されているので、下層金属7の縁部でのバリの発生や、金属薄膜の剥離、飛散も低減できる。
さらに、ドット状金属同士の間の間隔が、モニター素子の特性検査をする際に用いるプローブの先端径よりも小さいことにより、プローブの先端がドット状金属同士の間の間隔に接触された際でも、何れかのドット状金属に必ず接触することとなり、良好な信頼性を維持できる。
なお、半導体ウエハの分割方法としては、ダイシングブレードを用いて行う切削の他、スクライビングや、レーザ加工などの方法で分割起点を形成した後に、ブレーキングする工法でも勿論構わない。
本発明の半導体ウエハは、切断の際にパッド電極たる金属薄膜より発生するバリや、金属薄膜の剥離・飛散を防止する方法として有用であり、特にボンディングパッド間隔が狭く、積層層数が多い微細プロセスの半導体チップに適している。
本発明の実施の形態1における半導体ウエハのスクライブ領域の部分拡大平面図 図1のスクライブ領域のパッド電極部分の拡大平面図および断面図 従来の半導体ウエハ上の半導体チップ領域とスクライブ領域との配置を示す部分平面図 従来の半導体ウエハのスクライブ領域の部分拡大平面図 従来の半導体ウエハの切断後の状態を示す部分拡大平面図
符号の説明
1 半導体ウエハ
2 チップ領域
3 スクライブ領域
4 モニター素子
5 パッド電極
6 ドット状金属
7 下層金属
8 ビア
9 バリ
10 剥離部分

Claims (7)

  1. 複数の半導体チップ領域とその各々を個別の半導体チップに分割するスクライブ領域とを設け、前記半導体チップ領域内に半導体素子を形成し、前記スクライブ領域内に前記半導体素子の特性検査を行うためのパッド電極を含んだモニター素子を形成した半導体ウエハにおいて、前記パッド電極を、ドット状金属の集合体で形成したことを特徴とする半導体ウエハ。
  2. パッド電極におけるドット状金属同士がビアを介して接続された下層金属によって電気的に接続され、前記ドット状金属同士が同電位となっていることを特徴とする請求項1記載の半導体ウエハ。
  3. 下層金属が複数の層に形成され、かつ一層以上の下層金属が、島状に形成された金属の集合体で形成されていること特徴とする請求項2記載の半導体ウエハ。
  4. ドット状金属が、半導体チップに分割する際に用いる、ダイシングブレードの砥粒の粒径よりも小さいことを特徴とする請求項1〜3の何れか1項に記載の半導体ウエハ。
  5. ドット状金属同士の間の間隔が、モニター素子の特性検査をする際に用いるプローブの先端径よりも小さいことを特徴とする請求項1〜4の何れか1項に記載の半導体ウエハ。
  6. 請求項1〜5の何れか1項に記載の半導体ウエハを、この半導体ウエハのスクライブ領域のパッド電極にプローブ針を接触させてモニター素子の電気特性を評価し、その後に、スクライブ領域に沿って、かつドット状金属の集合体領域を分割する半導体チップの製造方法。
  7. 請求項6記載の製造方法により製造され、スクライブ領域に形成されているモニター素子のパッド電極の分割面が、ドット状金属であることを特徴とする半導体チップ。
JP2005144801A 2005-05-18 2005-05-18 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ Pending JP2006324364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005144801A JP2006324364A (ja) 2005-05-18 2005-05-18 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005144801A JP2006324364A (ja) 2005-05-18 2005-05-18 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ

Publications (1)

Publication Number Publication Date
JP2006324364A true JP2006324364A (ja) 2006-11-30

Family

ID=37543833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005144801A Pending JP2006324364A (ja) 2005-05-18 2005-05-18 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ

Country Status (1)

Country Link
JP (1) JP2006324364A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140995A (ja) * 2008-12-10 2010-06-24 Toyota Motor Corp 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140995A (ja) * 2008-12-10 2010-06-24 Toyota Motor Corp 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
KR100661084B1 (ko) 반도체장치용 반도체 웨이퍼 및 제조방법
JP4751634B2 (ja) 半導体装置の製造方法
US20060231926A1 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
JP2009239149A (ja) 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2008288285A (ja) 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
CN100517672C (zh) 半导体器件
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
JP2010272759A (ja) テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法
JP2006324364A (ja) 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
JP2005158832A (ja) 半導体ウエハとその製造方法および半導体チップの製造方法
JP2006041236A (ja) 半導体装置及びその製造方法
US20130240882A1 (en) Die, wafer and method of processing a wafer
JP2006108489A (ja) 半導体装置の製造方法
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JP2002190456A (ja) 半導体装置
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
JP2009016420A (ja) 半導体装置の製造方法
JP2013168624A (ja) 半導体装置
JP6095523B2 (ja) 半導体ウエハ
JP2005032983A (ja) 半導体装置およびその製造方法
JP2010040648A (ja) 半導体装置の製造方法
JP4820602B2 (ja) 半導体装置
JP2956097B2 (ja) 半導体装置の製造方法