JP2010140995A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2010140995A
JP2010140995A JP2008314170A JP2008314170A JP2010140995A JP 2010140995 A JP2010140995 A JP 2010140995A JP 2008314170 A JP2008314170 A JP 2008314170A JP 2008314170 A JP2008314170 A JP 2008314170A JP 2010140995 A JP2010140995 A JP 2010140995A
Authority
JP
Japan
Prior art keywords
accessory pattern
accessory
pattern
semiconductor wafer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008314170A
Other languages
English (en)
Other versions
JP5163464B2 (ja
Inventor
Masahiro Kinokuni
雅宏 紀国
Satoshi Kuwano
聡 桑野
Toshihiko Hasuo
俊彦 蓮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008314170A priority Critical patent/JP5163464B2/ja
Publication of JP2010140995A publication Critical patent/JP2010140995A/ja
Application granted granted Critical
Publication of JP5163464B2 publication Critical patent/JP5163464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】アクセサリパターンの剥離を低減する半導体装置製造方法を提供する。
【解決手段】本発明の製造方法は、準備工程とそれに続くダイシング工程を備える。準備工程は、次の構成を有する半導体ウエーハ10を準備する。即ち、スクライブ線領域22の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されている。そのアクセサリパターン列24の一端に位置する端部アクセサリパターン24fの幅Wcが端部アクセサリパターン24fに隣接する内側アクセサリパターン24eよりも広い。端部アクセサリパターン24fと半導体ウエーハ10のシリコン層との接合面積が内側アクセサリパターン24eとシリコン層との接合面積よりも広い。ダイシング工程は、上記のアクセサリパターン列を備えるウエーハに対して、アクセサリパターン列において端部アクセサリパターンがカット方向の下流側となるようにウエーハをカットしていく。
【選択図】図2

Description

本発明は、ダイシング時に半導体ウエーハからアクセサリパターンが剥離することを低減する半導体装置製造方法と、アクセサリパターンの剥離が抑制された半導体装置に関する。
半導体ウエーハのスクライブ線領域には、半導体素子の電気的特性を確認するための評価素子(TEG:Test Element Group)や、TEG等に電力を供給するための電極パッドなどが形成される。これらのTEGや電極パッドは、アクセサリパターンと総称される。スクライブ線領域は、ウエーハ上の個々の半導体チップを切り離す際の切削領域でもあり、アクセサリパターンはダイシング時に切断される。切断される際にアクセサリパターンの剥離や捲れ上がり(以下、剥離等と称する)が発生することがあり、それらはゴミの発生要因となる。ゴミの発生は半導体装置製造の歩留りを悪化させるので、剥離等の発生を低減する技術が望まれている。
アクセサリパターンの剥離等を低減する技術が、例えば特許文献1に開示されている。特許文献1の技術は、アクセサリパターンの一部をポリイミド等の保護膜で覆うことにより、アクセサリパターンの剥離等の発生を低減する。
特開2005−183866号公報
アクセサリパターンを保護膜で覆うだけでは、剥離等を十分には抑制できない。本発明は、上記課題に鑑みて創作された。本発明は、剥離等をより一層抑制することを目的とする。
剥離等の現象を子細に観察すると、スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターン列のうち、ダイシング方向の最下流側に位置するアクセサリパターンで剥離等が発生しやすいことが判明した。この現象は、ダイシングブレードが通り過ぎた後に、ダイシングブレードが巻き上げる切削水やシリコン屑がアクセサリパターンの下流側端面に衝突することが一つの原因であると推測される。最下流以外のアクセサリパターンでは、下流側に隣接するアクセサリパターンが防壁となって切削水やシリコン屑の衝突を阻止するので、最下流のアクセサリパターンほどには剥離が発生しない。即ち、アクセサリパターン列のうち、カット方向の最下流に位置するアクセサリパターンの剥離を低減できれば、半導体ウエーハ全体で剥離等の発生を低減することができる。
本願発明は、上記の知見に基づいて創作された。本願発明の一つは、半導体素子領域の周囲にスクライブ線領域が形成された半導体ウエーハをダイシングして半導体装置を製造する方法に具現化することができる。その製造方法は、準備工程とそれに続くダイシング工程を備える。
準備工程は、次の構成を有する半導体ウエーハを準備する。即ち、スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されている。そのアクセサリパターン列の一端に位置する端部アクセサリパターンの幅が端部アクセサリパターンに隣接する内側アクセサリパターンの幅よりも広い。端部アクセサリパターンと半導体ウエーハのシリコン層との接合面積が内側アクセサリパターンとシリコン層との接合面積よりも広い。
ここで、アクセサリパターンの幅とは、スクライブ線領域の伸びる方向に交差する方向のアクセサリパターンの長さを意味する。また、本明細書において「一群のアクセサリパターン」との表現は、隣接するアクセサリパターンが、長くともアクセサリパターンの幅以下の距離を隔てて配置されているアクセサリパターン群を意味する。隣接するアクセサリパターンの間がアクセサリパターン幅以上に離れている場合にはそれらは2つのアクセサリパターン列とみなす。また、シリコン層を基材とする半導体ウエーハは、その表面が絶縁膜に覆われており、端部アクセサリパターンの一部が、絶縁膜を貫通してその下のシリコン層と接合している。
ダイシング工程は、上記のアクセサリパターン列を備える半導体ウエーハに対して、アクセサリパターン列において端部アクセサリパターンがカット方向の下流側となるように半導体ウエーハをカットしていく。
通常、アクセサリパターンは、その機能の要請により、その一部あるいは全面が、半導体ウエーハのシリコン層の上に形成された絶縁膜の上に形成されることがある。アクセサリパターンは金属で形成されており、絶縁膜との密着性が弱いことが、剥離等の原因のひとつである。他方、金属のアクセサリパターンとシリコン層との密着性は絶縁層との密着性よりも高い。本発明は、カット方向の最下流に、半導体ウエーハのシリコン層と広い範囲で密着している端部アクセサリパターンを配置することによって、端部アクセサリパターンにおける剥離等の発生を低減する。他方、端部アクセサリパターンに隣接している内側アクセサリパターンに対しては、下流側に位置している端部アクセサリパターンが防壁となって、切削水やシリコン屑の衝突が抑制される。
端部アクセサリパターンは、幅が内側アクセサリパターンの幅よりも広く、半導体ウエーハのシリコン面との接合面積が内側アクセサリパターンの接合面積よりも広いという条件を満足していれば、TEGや電極パッドなどの機能を兼ねてもよい。或いは端部アクセサリパターンは、TEGや電極パッドの機能を果さないダミーであってもよい。
アクセサリパターン列のうち上記構造を有する端部アクセサリパターンが最下流となるようにカットしていくことによって、最下流に位置する端部アクセサリパターンの剥離等を低減することに成功した。同時に、端部アクセサリパターンが防壁となって内側アクセサリパターンへの切削水等の衝突を防ぐので、内側アクセサリパターンの剥離等も抑制される。端部アクセサリパターンは内側アクセサリパターンと同時に形成できるので、本発明の製造方法は低コストで剥離等の発生を低減することができる。即ち、
端部アクセサリパターンは、内側アクセサリパターンと同一の金属で形成されていることが好ましい。別言すれば、端部アクセサリパターンと内側アクセサリパターンが同一の工程で形成されることが好ましい。半導体素子を評価するための内側アクセサリパターンと同時に端部アクセサリパターンを形成することによって、新たな工程を付加することなく、剥離等の発生を抑制することができる。剥離等の発生を低減して半導体装置製造の歩留りを向上させるので、本発明の製造方法は、半導体装置を低コストで製造することができる
端部アクセサリパターンは、カットブレードが通りすぎた後に、内側アクセサリパターンへの切削水などの衝突を防ぐ役割を果たすために、端部アクセサリパターンの幅はカーフ幅よりも広いことが好ましい。また、端部アクセサリパターンは、できるだけ強固にウエーハに密着していることが好ましい。発明者らの検討によると、端部アクセサリパターンとシリコン層との接合面積が、端部アクセサリパターンの表面積の70%以上であると、ダイシングブレードが巻き上げる切削水やシリコン滓が衝突しても剥離等が発生し難いことが期待できることが判明した。
本願発明は半導体装置に具現化することもできる。その半導体装置は、スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されている。ここで、アクセサリパターン列の一端に位置する端部アクセサリパターンの幅が端部アクセサリパターンに隣接する内側アクセサリパターンの幅よりも広い。さらに、端部アクセサリパターンと半導体ウエーハのシリコン層との接合面積が内側アクセサリパターンとシリコン層との接合面積よりも大きい。ここで、「半導体装置」には、完成品としての半導体装置と、完成品を製造する途中の半製品としての半導体ウエーハを含む。
上記の半導体装置は、アクセサリパターン列の両端に位置するアクセサリパターンが上記の端部アクセサリパターンの構造を備えていることが好ましい。両端に上記構造の端部アクセサリパターンを配置することによって、いずれの方向からカットしても上記の効果を得ることができる。
本発明の技術によれば、ダイシング時のアクセサリパターンの剥離を低減することができる。
図面を参照して実施例の製造方法を説明する。図1にダイシング装置100の模式図を示す。ダイシング装置100は、円盤状のダイシングフレーム12とダイシングブレード14と、切削水供給管16を有する。複数の半導体素子が格子状に形成された半導体ウエーハ10は、ダイシングテープを用いてダイシングフレーム12上に固定される。その状態で、円盤状のカッタであるダイシングブレード14によって、半導体ウエーハ10を個々の半導体素子にカットしていく。カットの最中に切削水供給管16から切削水が供給される。切削水は、ダイシングブレード14や半導体ウエーハ10に切削屑が付着することを防止する。なお、半導体ウエーハ上に半導体素子を形成する工程など、以下に説明する工程以外の製造工程は従来の技術を適用すればよい。
(準備工程) ダイシング装置100へセットするための半導体ウエーハ10について説明する。図2に、半導体ウエーハ10の部分拡大平面図を示す。半導体ウエーハ10には、複数の半導体素子領域が、格子状に形成されている。図2では、半導体素子領域20と、その周囲の8つの半導体素子領域21の一部のみを示している。半導体素子領域20の大きさは、概ね10mm四方である。個々の半導体素子領域は、スクライブ線領域によって区切られている。図2では、半導体素子領域20が、4本のスクライブ線領域22a〜22dによって区切られている。前記したダイシングブレード14は、スクライブ線領域に沿って半導体ウエーハ10を切断する。図2の符号Waは、ダイシングブレード14によって切断される幅を示しており、この幅Waはカーフ幅と呼ばれることがある。カーフ幅Waは、概ね70[μm]以下である。なお、スクライブ線領域の幅は、概ね140[μm]である。
スクライブ線領域には、いくつかのアクセサリパターンが形成されている。複数のアクセサリパターンが、スクライブ線領域の伸びる方向に沿って並んでいる。以下では、スクライブ線領域が伸びる方向に直交する方向のアクセサリパターンの長さをアクセサリパターンの幅と称する。隣接するアクセサリパターンの間の距離が、アクセサリパターンの幅よりも小さい一群のアクセサリパターンをアクセサリパターン列と称する。図2には、3つのアクセサリパターン列24、26、28が示されている。
アクセサリパターンは、スクライブ線領域に形成された構造物の総称である。アクセサリパターン24a〜24eは、TEG(Test Element Group)である。TEGは、最終的な製品として用いられる半導体素子に発生し得る設計上や製造上の課題を見つけ出すための評価用素子である。また、アクセサリパターン26a、28aは、評価試験用の電極である。アクセサリパターン24f、26b、28bは、評価用の機能を有さないダミーである。後述するように、これらのダミーアクセサリパターン24f、26b、及び28bが、ダイシング時のアクセサリパターンの剥離を低減する。
アクセサリパターン24a〜24e、26a、及び28aの幅Wbは、カーフ幅Waよりも大きい。またダミーアクセサリパターン24f、26b、及び28bの幅Wcは、他のアクセサリパターンの幅Wbよりも大きい。ダミーアクセサリパターン24f、26b、28bの幅Wcは、概ね100[μm]であり、他のアクセサリパターンの幅Wbは、幅Wcよりも小さく、幅Waよりも大きい。
アクセサリパターン24eとダミーアクセサリパターン24fとの距離Wdは、概ね10[μm]である。なお、図2は模式図であり、WaやWdなどの幅は、原寸の比を表していない。距離Wdは、ダミーアクセサリパターンの幅Wcの概ね1/10である。アクセサリパターン24aと24bの間の距離、24bと24cの間の距離、24cと24dの間の距離、及び、24dと24eの間の距離もWdである。距離Wdは、アクセサリパターン24a等の幅Wbよりも小さいので、これらアクセサリパターン24a〜24fは一群のアクセサリパターン列24を構成する。
同様に、アクセサリパターン26aと26bの間の距離もWdである。従って、アクセサリパターン26aと26bも、一群のアクセサリパターン列26を構成する。アクセサリパターン28aと28bの間の距離もWdである。アクセサリパターン28aと28bも、一群のアクセサリパターン列28を構成する。アクセサリパターン28bと26aの間の距離は、ダミーアクセサリパターン24fの幅Wcよりも大きい。従って、アクセサリパターン列28は、アクセサリパターン列26と区別される。
アクセサリパターン24fは、一群のアクセサリパターン列24の端部に位置する。アクセサリパターン26bは、一群のアクセサリパターン列26の端部に位置する。アクセサリパターン28bは、一群のアクセサリパターン列28の端部に位置する。アクセサリパターン24f、26b、及び28bのそれぞれを、端部アクセサリパターンと称する場合がある。また、端部アクセサリパターン24fに隣接するアクセサリパターン24e、端部アクセサリパターン26bに隣接するアクセサリパターン26a、及び、端部アクセサリパターン28bに隣接するアクセサリパターン28aのそれぞれを、内側アクセサリパターンと称する場合がある。
アクセサリパターン列24、26、28の夫々のアクセサリパターンは、主としてアルミニウムで形成されている。
図3に、内側アクセサリパターン26aの断面図を示す。図3は、図2に示すIII−III線に沿った断面を示す。アクセサリパターン26aは、半導体ウエーハ10の上に形成されている。より詳細には、半導体ウエーハ10は、シリコンの基層30と、その上に形成されている絶縁層32を有している。金属電極である内側アクセサリパターン26aは、絶縁層32の上に形成されており、シリコン層32とは接合していない。金属製の内側アクセサリパターン26aは、絶縁層32との密着力が弱い。
絶縁層32の表面と内側アクセサリパターン26aの端部付近の表面が、保護膜34で覆われている。保護膜34は、ポリイミドを主成分とした物質が用いられることが多い。
内側アクセサリパターン28aも、内側アクセサリパターン26aと同じ構造を有している。
図4に、内側アクセサリパターン24eの断面図を示す。図4は、図2に示すIV−IV線に沿った断面を示す。TEGである内側アクセサリパターン24eは、その一部が絶縁層32を貫通してシリコン層30と直接に接合している。内側アクセサリパターン24eは、一部がシリコン層30と直接に接合しているが、TEGとしての機能の要求から、接合面積を自由に設計することはできない。内側アクセサリパターン24eの表面積に対する接合面積の比率は、最大でも約10%である。
なお、内側アクセサリパターン26aと同様に、絶縁層32の表面と内側アクセサリパターン24eの端部付近の表面が、保護膜34で覆われている。
シリコン層30と内側アクセサリパターン24eとの密着力は、絶縁層32と内側アクセサリパターン26aとの密着力よりも強いが、内側アクセサリパターン24eは、その全表面積に比してシリコン層30との接合面積が小さいので剥離し易い。アクセサリパターン24a〜24dも、内側アクセサリパターン24eと同じ構造を有している。
図5に、端部アクセサリパターン24fの断面図を示す。図5は、図2に示すV−V線に沿った断面を示す。端部アクセサリパターン24fは、素子評価用の機能を担う必要がないので、その設計には大きな自由度を有する。図5に示すように、端部アクセサリパターン24fは、シリコン層30との接合面積が、内側アクセサリパターン24eの接合面積よりも大きい。端部アクセサリパターン24fの面積を符号Wcで代表し、端部アクセサリパターン24fとシリコン層30との接合面積を符号Wfで代表すると、Wf/Wc=0.7以上である。即ち、端部アクセサリパターン24fとシリコン層30との接合面積は、端部アクセサリパターン24fの表面積の約70%以上である。
端部アクセサリパターン26b、28bも、端部アクセサリパターン24fと同じ構造を有している。
製造方法の第1工程(準備工程)は、上記の半導体ウエーハ10を準備する工程である。なお、端部アクセサリパターン24f、26b、及び28bは、他のアクセサリパターンと同一の工程で形成される。そのため、半導体ウエーハ10を準備する工程は、従来の半導体装置で実施することができる。また、端部アクセサリパターンの形成工程は、他のアクセサリパターンの形成工程と同じであるので説明を省略する。
(ダイシング工程) 図2に戻ってダイシング工程を説明する。図2の符号Aは、ダイシングブレード14の進行方向を示している。即ち、本実施例のダイシング工程では、アクセサリパターン列24、26、28のそれぞれにおいて端部アクセサリパターン24f、26b、28bがカット方向の下流側となるように半導体ウエーハ10をカットする。
ダイシングブレード14が進行するにつれて、ウエーハ10とともに各アクセサリパターンが切断される。このとき、ダイシングブレード14の後方から、切削水とともにシリコン屑が巻き上げられる。ダイシングブレード14が一群のアクセサリパターン列を切断し終えた後、後方に巻き上げられた切削水やシリコン屑は、ダイシングブレード14の進行方向の最下流に位置する端部アクセサリパターンの下流側の側壁に衝突する。切削水やシリコン屑が衝突するときの力が、端部アクセサリパターンの剥離等を引き起こす可能性がある。しかしながら、半導体ウエーハ10では、最下流に位置する端部アクセサリパターンは、シリコン層と強固に密着しているため、剥離し難い。同時に、端部アクセサリパターンが防壁となって内側アクセサリパターンへの切削水等の衝突を防ぐので、内側アクセサリパターンの剥離等も抑制される。本実施例の製造方法によると、アクセサリパターンの剥離の発生を低減することができる。
実施例の技術について留意点を以下に記す。
アクセサリパターンの幅Wb、Wcは、カーフ幅Waよりも広い。従って、切断された後も、カーフ幅の両側にアクセサリパターンの一部が残る。最下流に位置する端部アクセサリパターンもカット後に残る。その残った部分が防壁となって、上流側に隣接する内側アクセサリパターンに切削水やシリコン屑が衝突することが防止される。
実施例の半導体ウエーハでは、アクセサリパターン列を構成するアクセサリパターンのうち、カット方向下流側の端部アクセサリパターンのみが、他のアクセサリパターンよりも幅広でシリコン層との接合面積が大きい。さらに、アクセサリパターン列の両端に位置する端部アクセサリパターンが、他のアクセサリパターンよりも幅広でシリコン層との接合面積が大きいことが好ましい。そのように構成することによって、いずれの方向からカットしても、アクセサリパターンの剥離を低減することができる。
上記の半導体ウエーハ10、或いは半導体ウエーハ10から切り出された半導体装置は、歩留まりが高い。上記の半導体ウエーハ、或いは半導体ウエーハ10から切り出された半導体装置は、次の特徴を有している。即ち、スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されている。ここで、アクセサリパターン列の一端に位置する端部アクセサリパターンの幅が端部アクセサリパターンに隣接する内側アクセサリパターンの幅よりも広い。さらに、端部アクセサリパターンと半導体ウエーハのシリコン層との接合面積が内側アクセサリパターンとシリコン層との接合面積よりも大きい。そのような特徴を有する半導体ウエーハや半導体装置は、製造時の歩留りが高いので、低コストで供給される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
図1は、ダイシング装置の模式図を示す。 図2は、半導体ウエーハの拡大平面図を示す。 図3は、内側アクセサリパターン(電極パッド)の断面図を示す。 図4は、内側アクセサリパターン(TEG)の断面図を示す。 図5は、端部アクセサリパターンの断面図を示す。
符号の説明
10:半導体ウエーハ
12:ダイシングフレーム
14:ダイシングブレード
16:切削水供給管
20:素子領域
22:スクライブ線領域
24、26、28:アクセサリパターン列
24e、26a、28a:内側アクセサリパターン
24f、26b、28b:端部アクセサリパターン

Claims (5)

  1. 半導体素子領域の周囲にスクライブ線領域が形成されている半導体ウエーハをカットして半導体装置を製造する方法であり、
    スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されているとともに、アクセサリパターン列の一端に位置する端部アクセサリパターンのスクライブ線領域の伸びる方向に交差する方向の幅が端部アクセサリパターンに隣接する内側アクセサリパターンの幅よりも広く、端部アクセサリパターンと半導体ウエーハのシリコン層との接合面積が内側アクセサリパターンとシリコン層との接合面積よりも広い半導体ウエーハを準備する工程と、
    前記アクセサリパターン列において端部アクセサリパターンがカット方向の下流側となるように半導体ウエーハをカットするダイシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 端部アクセサリパターンは、内側アクセサリパターンと同一の金属で形成されていることを特徴とする請求項1に記載の製造方法。
  3. 端部アクセサリパターンの幅が、カーフ幅よりも広いことを特徴とする請求項1又は2に記載の製造方法。
  4. 端部アクセサリパターンとシリコン層との接合面積が、端部アクセサリパターンの表面積の70%以上であることを特徴とする請求項1から3のいずれか1項に記載の製造方法。
  5. スクライブ線領域の伸びる方向に並ぶ一群のアクセサリパターンがスクライブ線領域に形成されており、
    アクセサリパターン列の一端に位置する端部アクセサリパターンのスクライブ線領域の伸びる方向に交差する方向の幅が端部アクセサリパターンに隣接する内側アクセサリパターンの幅よりも広く、
    端部アクセサリパターンと半導体ウエーハのシリコン層との接合面積が内側アクセサリパターンとシリコン層との接合面積よりも広い、
    ことを特徴とする半導体装置。
JP2008314170A 2008-12-10 2008-12-10 半導体装置の製造方法及び半導体装置 Active JP5163464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008314170A JP5163464B2 (ja) 2008-12-10 2008-12-10 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314170A JP5163464B2 (ja) 2008-12-10 2008-12-10 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2010140995A true JP2010140995A (ja) 2010-06-24
JP5163464B2 JP5163464B2 (ja) 2013-03-13

Family

ID=42350895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314170A Active JP5163464B2 (ja) 2008-12-10 2008-12-10 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP5163464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060567A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置の製造方法
JP2003234312A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005158832A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体ウエハとその製造方法および半導体チップの製造方法
JP2006324364A (ja) * 2005-05-18 2006-11-30 Matsushita Electric Ind Co Ltd 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ
JP2007189111A (ja) * 2006-01-13 2007-07-26 Ricoh Co Ltd 半導体ウエハ
JP2007258381A (ja) * 2006-03-22 2007-10-04 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060567A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置の製造方法
JP2003234312A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005158832A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体ウエハとその製造方法および半導体チップの製造方法
JP2006324364A (ja) * 2005-05-18 2006-11-30 Matsushita Electric Ind Co Ltd 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ
JP2007189111A (ja) * 2006-01-13 2007-07-26 Ricoh Co Ltd 半導体ウエハ
JP2007258381A (ja) * 2006-03-22 2007-10-04 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道

Also Published As

Publication number Publication date
JP5163464B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5473879B2 (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
JP5573192B2 (ja) 半導体装置の製造方法
JP4338650B2 (ja) 半導体チップの製造方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
KR20110004790A (ko) 다이싱된 집적 회로들에서의 균열 억제
US10607861B2 (en) Die separation using adhesive-layer laser scribing
CN104299898B (zh) 半导体晶片、半导体ic芯片及其制造方法
TWI511239B (zh) 半導體裝置、半導體裝置之製造方法
JP2007165371A (ja) 半導体装置の製造方法
JP2012134211A (ja) 半導体チップの製造方法
JP5716524B2 (ja) 発光素子の製造方法
JP2006237056A (ja) 半導体装置の製造方法
JP5163464B2 (ja) 半導体装置の製造方法及び半導体装置
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
US20200075311A1 (en) Semiconductor manufacturing method
JP2004186340A (ja) 化合物半導体ウエハの劈開方法
JP5501668B2 (ja) 半導体装置の製造方法、半導体チップ及び半導体ウェハ
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2006049419A (ja) ダイシング方法
JP6976111B2 (ja) 半導体装置の製造方法
JP2012043889A (ja) 半導体ウェーハのダイシング方法
JP6248401B2 (ja) 半導体装置の製造方法およびそれに用いられる露光マスク
JP5509051B2 (ja) 半導体チップの製造方法
JP2008034783A (ja) 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5163464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250