JP2005174983A

JP2005174983A - 半導体ウェハ

Info

Publication number: JP2005174983A
Application number: JP2003408707A
Authority: JP
Inventors: Noriaki Matsuno; 則昭松野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-08
Filing date: 2003-12-08
Publication date: 2005-06-30

Abstract

【課題】ダイシング後にスクライブ領域に残ったパッドから、半導体装置に書き込まれている情報が解析されたり、改ざんされるのを防止可能にする。
【解決手段】パッド１にチップ領域１６へ延設された所定長の第３の金属配線４を一体に設け、パッド１および第３の金属配線４に対応の下層に第２の金属配線８を配置して、第２の金属配線８と上記パッド１とをダイシングにより切り離される位置に配置されたパッドビア２により接続し、第２の金属配線８に、ビア１３を介してチップ領域１６の内部深くにある半導体装置に接続された第１の金属配線５を接続する。
【選択図】図１

Description

本発明は、半導体装置内部の機密情報を不正な手段による解析行為から保護する耐タンパー性の高い構造を備えた半導体ウェハに関する。

近年、半導体装置の面積の縮小と耐タンパー性を兼ねた技術として、半導体ウェハのスクライブ領域に検査用パッドを配置し、ダイシングする際に検査用パッドを切り落とす技術がよく使われるようになった。このように、検査用パッドを切り離すことで半導体ウェハから切り出された半導体装置の面積を縮小化し、さらに外部から半導体装置内部への配線経路を物理的に遮断することにより、不正解析手段による情報の解読、改ざんに対する保護機能と、切り落とした時の加工上の信頼性確保を兼ねていた。

図８は従来の半導体ウェハの一部を拡大して模式的に示す平面図である。複数の検査用パッド２２はスクライブ領域２４に並設されている。これらのパッド２２はシールリング３を越えてチップ領域２１の半導体装置側へ、引き出し配線２３により引き込まれている（例えば、特許文献１参照）。また、パッド２２を用いて検査データの入出力が半導体装置に対して行われる。一方、ウェハ検査終了後、ダイヤモンドカッターの刃を用い、スクライブ領域において切断領域２５を切断して、飛ばしてしまうことにより、半導体装置を半導体ウェハから切り出すことができる。パッド２２を半導体装置から切り落とすことで、パッド２２を通して半導体装置内の機密情報が読み出されたり、改竄されたりすることを防ぐことができる。
特開２００１−１３５５９７公報

上述の従来の技術では、半導体装置を半導体ウェハから切り出すときパッド上を切断領域２５にしているが、ダイヤモンドカッターの刃の大きさやパッド２２の大きさによっては、パッド２２の一部分がスクライブ領域２４に残る可能性がある。もし残った場合は、その残ったパッド２２の一部が外部からプローブを当てられる絶好のターゲットとなる。確実にパッド２２を切り落とすためには、切断領域２５を引き出し線２３まで含めたり、あるいはパッド２２の引き出し線の配線経路を長くする様に折り曲げて切断領域２５を通過させ、さらにチップ領域２１へ配線することが考えられる。しかし、いずれもスクライブ領域２４の面積が増大し、半導体ウェハから半導体装置を切り出すことができる個数を減らしてしまう。

また、パッド２２上を切断領域２５にして、パッド２２を残さずにダイシングできたとしても、半導体装置内部の信号配線よりも格段に太い引き出し配線がスクライブ領域２４内に必ず残る。この太い引き出し配線はやはり外部からプローブを当てるターゲットにされる。さらに、最上層での引き出し配線を避け、それより下層の異なる金属配線に乗り換えて、パッド２２の引き出し線をスクライブ領域２４からチップ領域２１に引き込む方法も考えられる。しかし、レイアウト観察により、パッド２２からの太い引き込み線が視認できれば、現在のＦＩＢ加工技術やマイクロプローブ技術をもってすれば、そこから、半導体装置（記憶領域）内の機密情報のコピーや改竄行為が容易に行われてしまい、保護効力としては脆弱である。

上記課題を解決するために、本発明の半導体ウェハは、パッドの一部がダイシングによりスクライブ領域に残ったとしても、それを不正行為に利用できない構造にする。

本発明の半導体ウェハは、スクライブ領域に配置されるパッドと、チップ領域から前記パッドへ引き出され、下層を内部回路に接続した積層構造の金属配線と、前記金属配線の下層と最上層とを接続する前記パッド開口部の一部に形成されたビアを備える。この構成によれば、ダイシング後にパッドの一部がスクライブ領域に残ってもその部分に外部からプローブ当てて、半導体装置に信号を与えたり半導体装置の内部を観測したりすることは、パッドおよび積層構造の上下層を接続するビアが切り落とされることで不可能になる。また、ビアを切り落とすだけでよいため、ダイシングにより完全に切り落す部分が少なくなる。さらに、ビアを完全に包含するように切断領域を定めればよいので、余分なスクライブ領域を必要とせず、パッドをすべて切り落とす以上の効果を得ることができる。

本発明の半導体ウェハにおいて、前記金属配線の上層が下層の構造をシールドする形状であることが好ましい。この構成によれば、金属配線の上層で下層構造をシールドすることにより、不正解析行為を受けやすい内部構造のレイアウト観察を阻止することができ、耐タンパー性を高めることができる。

本発明は、さらに、前記金属配線と前記内部回路との間に配置され、前記内部回路と前記金属配線とを選択的に接続する複数の配線を備える。この構成によれば、複数の配線から選択された特定の配線のみを介して金属配線と内部回路とが接続される構造を採ることで、パッドからは複数の配線を介して内部回路へ到達するようにレイアウト上は見える。従って、不正解析者が改ざんに利用しようとする、内部回路と金属配線とが接続された配線の特定が困難になり、撹乱させることができる。なお、レイアウト観察により正しい経路を知るためには、積層構造の金属配線を剥離しなければならず、金属配線を剥離すると半導体装置の回路網の接続が失われて正常に動作できなくなる。従って、高い耐タンパー性を実現することができる。

本発明の半導体ウェハにおいて、前記内部回路と前記金属配線とが非接続のダミー配線を少なくとも１つ備える。この構成によれば、不正解析者のレイアウト観察による、金属配線とダミー配線との見分けを付き難くすることができる。

さらに、本発明の半導体ウェハは、前記ダミー配線に接続されるダミーパッドを備えることが好ましい。この構成によれば、通常のパッドとダミーパッドとの混載により、不正解析者による解析を困難にすることができる。

本発明によれば、ダイシングによりチップ領域から引き出される金属配線の上下層を接続するビアが切り落とされるので、ダイシング後にパッドの一部がスクライブ領域に残ってもその部分に外部からプローブを当てて、半導体装置に信号を与えたり半導体装置の内部を観測したりすることが不可能になる。よって、半導体装置内のデータのコピーや改ざんを防止できる。また、スクライブ領域の最小面積化を実現できる。

以下、本発明の実施形態を、図面を参照して詳細に説明する。なお、図面において同一部分または相当部分には同じ符号を付して、その説明は繰り返さない。

（第１の実施形態）
本発明による第１の実施形態による半導体ウェハの構造を図１および図２に示す。図１は半導体ウェハの一部分を拡大して模式的に示した平面図である。図２は図１に示す半導体ウェハのＢ−Ｂ線における縦断面図である。図１および図２において、チップ領域１６を分けるスクライブ領域１５上にパッド１が配置され、パッド１にはパッド１より幅の狭い第３の金属配線４が一体に設けられている。パッド１および第３の金属配線４の下層にはこれらと同一パターンの第２の金属配線８が対向配置され、パッド１と第２の金属配線８とがパッドビア（ＰＡＤＶＩＡ）２を介して接続されている。パッドビア２は全域に分布しているのではなく、パッド１から入出力される信号が電気特性を損なわずに伝播されるに足る分だけ、チップ領域１６より遠い側に寄せて分布されている。

パッド１に一体の第３の金属配線４と第２の金属配線８はスクライブ領域１５からシールリング３を越えてチップ領域１６上に配線され、第２の金属配線８からビア（ＶＩＡ）１３を介して第１の金属配線５に接続されている。さらに、第１の金属配線５は、各一のコンタクトホール１２を介して保護素子７と、ダイシング後の腐食を防止する拡散抵抗器９とに接続されている。拡散抵抗器９は再び別のコンタクトホール１２を介して別の第１の金属配線５に接続されて、チップ領域１６内部深くの半導体装置へ配線されていく。

第２の金属配線８および第３の金属配線４は、拡散抵抗器９からチップ領域１６内部深くまで配線されている第１の金属配線５の始点を完全に覆い隠すところまで配線されている。ダイシングライン６はパッド１上を通り、パッドビア２を確実に切り落とすところに定め、定めたダイシングライン６に沿ってダイヤモンドカッターによりスクライブ領域１５が切り落される。パッド１の一部分が残ってもパッドビア１２が切り落とされているため、第３の金属配線４は、第２の金属配線８や第１の金属配線５とは接続を持たないフローティングな配線となる。

このとき、第３の金属線４は、第２の金属配線８と、ビア１３と、保護素子７と、コンタクトホール１２と、拡散抵抗器９と、拡散抵抗器９までの第１の金属配線５とをレイアウト観察上完全にシールドすることになる。従って、引き出し配線を太くする必要のある入力保護回路の部分を覆い隠すことになり、レイアウト観察で見えるのは、チップ領域１６内部深くにある細い配線の最下層の第１の金属配線５になり、ＦＩＢ加工の難度を格段に上げる。さらに、チップ領域１６の他の回路網配線で、パッド１からチップ領域１６内部深くに行く第１の金属配線を覆い隠すようにしたり、その配線の途中でダイシングにより切り離すと電気的にパッド１への経路を遮断してしまう回路を設けておけばさらに良い。

また、レイアウト観察上シールドの役目を果たしている第３の金属配線４を仮に剥離しても、半導体装置の回路網配線に使われる第３の金属配線４をも剥離してしまうこととなり、半導体装置として正常動作しなくなり、結局不正行為による改竄・コピーは不可能となる。しかも、第２の金属配線８が第３の金属配線４と同様に下層の構造をシールドする。従って、仮に第２の金属配線８を剥離しても、さらにチップ領域１６の回路網配線を壊し、復元を困難にする。なお、図において、１０は半導体基板、１１は半導体基板１０に形成されたウェル、１７は層間絶縁膜、１８は最上層の絶縁膜１７に形成されたパッド開口部で、開口部１８にパッド１の表面が露出している。

以上のことから、第１の実施形態によれば、ダイシング後にパッド１の一部がスクライブ領域１５上に残っても、より高いタンパー性が得られ、ダイシングラインをパッドを残さない位置、例えば引き出し線上に選ぶ必要がなく、パッド１上に定めることができるので、スクライブ領域１５の面積も最小限にできるタンパーパッド１４構造を有した半導体ウェハを得ることができる。

（第２の実施形態）
本発明による第２の実施形態による半導体ウェハの構造を図３および図４に示す。図３は半導体ウェハの一部分を拡大して模式的に示した平面図である。図４は図３に示す半導体ウェハのＣ−Ｃ線における縦断面図である。構造は第１の実施形態とほぼ同じであるが、図４に示す部分が異なる。以下に、第１の実施形態との相違点のみ説明する。ここでは、拡散抵抗器９の出力が接続される第１の金属配線５が、複数（図４では３本）に分けてチップ領域１６の内部深くに行くように配線されている。拡散抵抗器９は、３本あるうちのどの第１の金属配線５と接続を持つかは、製造時のコンタクトホール１２の選択により決まる。

この構造の半導体ウェハのタンパーパッド３０の構造では、第１の金属配線５が第３の金属配線４のシールド部から、チップ領域１６の内部深くに行くようにレイアウトされているように見えるので、さらに拡散抵抗器９と複数の第１の金属配線５との接続確認が撹乱されている。従って、正しい配線経路は、第３の金属配線４および第２の金属配線８の剥離なくしては特定が困難となる。また、応用例として、拡散抵抗器９からの出力配線を、いずれかに形成したコンタクトホール１２とビア１３を使って、第２の金属配線８と第１の金属配線５のいずれかに選択的に接続するようにして使用すると、さらに配線特定が困難となり、より高い耐タンパー性を得ることができる。

（第３の実施形態）
本発明による第３の実施形態による構成を図５および図６に示す。本実施形態は、上記の各実施形態の半導体ウェハにおけるタンパーパッド１４、３０と、前記ダンパーパッドと表面上は同一パターンであるダミーパッド２０からなり、ダミーパッド２０は図７に示すようにタンパーパッド１４、３０と混載して用いられる。以下に、タンパーパッド２０の構造について図５および図６を用いて説明する。図５は半導体ウェハの一部分を拡大して模式的に示した平面図である。図６は図５に示す半導体ウェハの切断線Ｄ−Ｄにおける縦断面図である。図５は、図１に示した第１の実施形態と同じである。しかし、図６に示すように、パッド１を形成している第２の金属配線８から第１の金属配線５を接続するビアが存在していない。

従って、ダイシングの前も後も、第３の金属配線４および第２の金属配線８とチップ領域１６上の内部回路との接続はないダミー配線が存在することになる。また、レイアウト観察上は第１の実施形態の場合と相違がないので、あたかも第３の金属配線４や第２の金属配線８に第１の金属配線５が繋って、第１の金属配線５がさらにチップ領域１６の内部深くに接続されているように、不正解析者に思わせることができる。なお、応用例として、拡散抵抗器９とチップ領域１６の内部深く行く第１の金属配線５を接続するコンタクトホール１２を形成しない方法も考えられ、効果は同じである。

上記のように、ダミーパッド２０をタンパーパッド１４、３０とともに適度に混載すると、不正解析者をますます撹乱させて、不正解析に多大な時間と工数を費やさせることができ、格段に高い耐タンパー性を得ることができる。

本発明の半導体ウェハは、ダイシングによりチップ領域から引き出される金属配線の上下層を接続するビアが切り落とされるので、ダイシング後にパッドの一部がスクライブ領域に残ってもその部分に外部からプローブ当てて、半導体装置に信号を与えたり半導体装置の内部を観測したりすることが不可能になるという効果を有し、半導体装置内部の機密情報を不正な手段による解析行為から保護する耐タンパー性の高い構造を備えた半導体ウェハ等として有用である。

本発明の第１の実施形態による半導体ウェハの一部分を模式的に示した平面図である。図１に示す半導体ウェハのＢ−Ｂ線における縦断面図である。本発明の第２の実施形態による半導体ウェハの一部分を模式的に示した平面図である。図３に示す半導体ウェハのＣ−Ｃ線における縦断面図である。本発明の第３の実施形態による半導体ウェハの一部分を模式的に示した平面図である。図５に示す半導体ウェハのＤ−Ｄ線における縦断面図である。本発明におけるダミーパッドがタンパーパッドとともに並設された半導体ウェハ構成を模式的に示した平面図である。従来の半導体ウェハの一部分を模式的に示した平面図である。

符号の説明

１パッド
２パッドビア
４第３の金属配線
５第１の金属配線
６ダイシングライン
８第２の金属配線
１２コンタクトホール
１３ビア
１４、３０タンパーパッド
１５スクライブ領域
１６チップ領域
２０ダミーパッド

Claims

スクライブ領域に配置されるパッドと、
チップ領域から前記パッドへ引き出され、下層を内部回路に接続した積層構造の金属配線と、
前記金属配線の下層と最上層とを接続する前記パッド開口部の一部に形成されたビアを備える半導体ウェハ。
前記金属配線の上層が下層の構造をシールドする形状である請求項１記載の半導体ウェハ。
前記金属配線と前記内部回路との間に配置され、前記内部回路と前記金属配線とを選択的に接続する複数の配線を備える請求項１または２記載の半導体ウェハ。
前記内部回路と前記金属配線とが非接続のダミー配線を少なくとも１つ備える請求項３記載の半導体ウェハ。
前記ダミー配線に接続されるダミーパッドを備える請求項４記載の半導体ウェハ。