TWI293188B - Semiconductor wafer and manufacturing process for semiconductor device - Google Patents

Semiconductor wafer and manufacturing process for semiconductor device Download PDF

Info

Publication number
TWI293188B
TWI293188B TW094120623A TW94120623A TWI293188B TW I293188 B TWI293188 B TW I293188B TW 094120623 A TW094120623 A TW 094120623A TW 94120623 A TW94120623 A TW 94120623A TW I293188 B TWI293188 B TW I293188B
Authority
TW
Taiwan
Prior art keywords
wafer
cutting line
line
semiconductor
width
Prior art date
Application number
TW094120623A
Other languages
English (en)
Other versions
TW200605206A (en
Inventor
Tsuyoshi Kida
Takamitsu Noda
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200605206A publication Critical patent/TW200605206A/zh
Application granted granted Critical
Publication of TWI293188B publication Critical patent/TWI293188B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)

Description

1293188 九、發明說明: 【相關案件之參照】 號為美:明,以日本專利申睛案第2004—183892與2004 235020 〜為基礎,兹將其内容併入以作為參照。 〃 ·4-235020 【發明所屬之技術領域】 關於、^^版㈣法,尤其有 用於該方法成烟的半導體晶片之方法以及 【先前技術】 刀Uicing 固ί上(圖υ ;然後’以一稱為切割 圓切啊(./ Γ/、’沿著錄半導體W之區域間之晶 Kiiir I )來切割半導體晶圓^如此即形成刀刃 導體曰對^彳"f刀必鮮確地沿著晶圓切騎3來切割半 H形成於晶_割線3上’以對準標記作為引導記號^ ίΪ刀。對準標記41可由金屬薄膜製成,其中半導Ϊ晶d 位置可難ϋϋ 解標記41之 枯來 容許切片刀接受校準。這樣的 技術已揭路於例如日本公開專利公報$ 1989_304721號中。 此外,可在晶圓切割線3上形成一 TEG (測試元件^組,Test 士 ^ ’ teg可能包含金屬。這樣的技術已揭露於例 如日本公開專利公報第2002-176140號中。 近來,半導體晶片之尺寸有相當大程度的縮減。半導體晶片 5 1293188 之尺寸縮減增加了得自一片半導體晶圓之半導體裝置之數目。不 切割線與習用半導體晶圓之晶圓切割線具有相同寬 ς 了 ’在半導體晶圓之-區域上之晶圓切割線的比例便會增加。 導體晶圓賴加以縮減,以更增加得自一片半 ,而’當晶_割線具有比制半導體晶圓更小之寬 .,碎裂缺陷(chipping)可能在半導體晶片上造成損宝。 損i 半導體晶圓上之層間絕緣膜比半導體晶圓本身更易 “體 束照圖3所吾人已發展出一種技術’亦即以雷射光 圓切割:3 利用切割刀進行切割前,預先移除晶 公㈣層間絕緣膜。此技術已揭露於例如日本公開專利 =行 之區域。 τ衣缺不會延伸到其中形成有半_晶片 •體晶圓日目第巧㈣119號已描述將得自-片半導 •半導體晶圓H束大化的裝置。特別的是,已揭露-種 更小寬声表ΐίθθ_割線比位於較長邊緣間之晶圓切割線且有 (見其中之圖2f助__成於位於較短姐間之晶S)切割線f f發明内容】 在曰、門,月者今已發現上述之先前技術具有下列問曰頁 -^ 6 Ϊ293188 題,例如銲線CWire h \種^極塾片巧染會在後續製程中造成問 此問L'iiiii她ng)。隨著晶圓切割線之寬度日益變小, 根據本發明,提供一半導體晶圓,包含 且將㈣直之奸,其料第一寬度 其多m具ί比該第一寬度更小之第二寬度,且 ,,,片’係沿著該晶片區域之 屬^輔助圖案,設置於該晶圓切割線Ϊ上 且割線中,至少於鄰近在該晶片區域内之 案a亥電極墊片之该邊緣之一區域中的最外層表面無該輔助圖 得至^量了多充ΓΐΐίίΓ割線之寬度,以期由一片半導體晶圓 名證-曰同㈠叫a山 金屬之辅助圖案至少不存在於鄰近位 墊片之一區域之最外層表面。因此, 晶圓切割線上,以排除在切割前施行雷射照射度之第— 體⑽造方法’包含以下步驟: 經由雷射照射’崎鄕二晶_割 以刀刃切難第—與該第二晶圓切割線;私及 叉的嫩了蝴:娜刀割線交 在此製造方法中,包含含有金屬輔助義 — 並未以雷射光束加以照射’以至於避免了由金屬散射 l293l88 ’ Γί在以雷射光束照射第—與第二晶圓切割缞 染並物,因為交叉區域通常與電極分開,故電極塾片i 響,的轉體晶料财任何不卿 3導度,且以此方式可由一片半導體晶圓上得到儘^ 更進片半導體晶圓之半導體晶片之的數目; 線上之辅助®案散射崎之金屬之污染,盆中今+ 射Α射係用以移除半導體晶圓中之層間絕緣臈。 【實施方式】 將明目Γ將·iff ΐ實關祕此處朗本㈣。熟悉此項技藝者 之教科完成許多替代實施例,且本發明不 於為解釋目的而例示之實施例。 範例1 在m 本發明之最佳實施例,範例1將參照圖5與6加以敘述。 _ 5中,、χ-γ座標軸系統係用以於說明中方便地指示方向。 圖5為根據此範例之半導體晶圓之整體圖。 〜曰ί半導體晶圓1上,形成了多個半導體晶片(晶片區域)2。第 切割線31與第二晶圓切割線32插入於相鄰半導體晶片2 切宝曰換句話說,半導體晶圓1由第—晶圓切割線31與第二晶圓 M線32分成多個晶片區域2。 分^^如此處所用之名詞「晶圓切割線」,意指在將半導體晶圓1 區域固別的半導體晶片2時’由切割刀或切割雷射光束所切割之 曰由於半導體晶片2係排列成矩陣,第一晶圓切割線31與第二 曰曰N切割線32係形成於實質上互相垂直的兩方向。在圖5 ^範例 1293188 中,第一晶圓切割線31與第二晶圓切割線32係分別形成於X及Υ 方向。 具有第一寬度之晶圓切割線為第一晶圓切割線31,而具有小 於第一寬度之第二寬度之晶圓切割線為第二晶圓切割線32。輔助 圖案4係配置於較寬的第一晶圓切割線31處。在多條實質上平行 之第一晶圓切割線31間,形成了數條第二晶圓切割線32。 在此範例中,如圖5所示,有三條第二晶圓切割線32形成於 第一晶圓切割線31之間。在X及Υ兩方向,數條第二晶圓切割線 32係形成於多條實質上平行之第一晶圓切割線31之間。如圖5 所示,半導體晶圓1被第一晶圓切割線31分成諸特定區域,該特 鲁定區域被第二晶圓切割線32分成諸晶片區域。 此處,得自一片半導體晶圓1之半導體晶片2之數目可藉由 以一儘量低之頻率形成第一晶圓切割線31而增加。 只要可實施切割,則可儘量減少第二晶圓切割線32之寬度, 以將得自一片半導體晶圓1之半導體晶片2之數目最大化;只要 可形成輔助圖案4,且切割期間之碎裂缺陷對半導體晶片2上不產 生影響,則可儘量減少第一晶圓切割線31之寬度。 舉例來說,第一晶圓切割線之第一寬度可為60//m至120// m,而第二晶圓切割線之寬度可少於60//m。 圖6放大圖5中之區域S(圖5中劃影線之區域)。 ® 如圖6所示,半導體晶片2在鄰近晶圓切割線31、32之區域 内包含一電極墊片5。 更進一步來說,輔助圖案4僅配置於第一晶圓切割線31中, 而未配置於第二晶圓切割線32中;然而,條件是若輔助圖案4可 配置於第一晶圓切割線31與第二晶圓切割線32之間的交叉區 域。在此範例中,對準標記41與TEG 42之組合通稱為輔助圖案4。 接下來,圖6中所示之半導體晶圓之切割製程將參照圖7、8 與9加以救述。 如圖7或8所示,利用雷射光束照射第二晶圓切割線32,以 9 1293188 移除在第二晶圓切割線32中之層間絕緣膜,故溝 域10)即形成於第二晶圓切割線3 2中。因第二晶圓士照射區 =成辅助圖案’故電極塾片5絕不會受到包含中未 屬因雷射照射而散射之污染。 _圖案中之金 f7顯示經由雷射照射而在—第二晶圓切割綠 :丁,(雷射照射區域10)之範例。圖1〇A與⑽ =7切開所得之橫剖面圖。圖1〇A顯示其中溝槽 ΐϊ二達半導體晶圓1中之矽層16的範例,而圖i 中溝槽6並未抵達石夕層16的範例。 間B顯不其 圖8顯示經由雷射照射而在第二晶圓切
(t i〇)^ti, w 11A ^ 11B 顯示其中溝槽6係穿過層間絕緣臈7 6並未16繼,顯示其中溝槽 射光輔助職4之第—晶_割線31並未受到雷 射“染 片5絕不會因包含在輔助圖案中之金屬ί 生個別的半導Η 如此,即形成刀刃切割區域13,以產 之某些铸體ϋ曰20中,在根據此範例之切割製程 具有補助圖案4之殘射痕跡14之邊緣可能不 能具,助圖案之殘餘$跡;7而未f有料照射痕跡Μ之邊緣可 與在切與曰 11中在切割後之部分,圖12Α顯示圖ι〇Α 在切割後之第二^ =割,32,圖12Β顯示圖⑽與11Β 絕緣臈7係預先以雷j線32。由於第二晶圓切割線32中之層間 晶圓切割線中之边烈^、、、射移除,故透過層間絕緣膜7而發生在 具影響。 乂、陷對在半導體晶片2處之層間絕緣膜7不 1293188 ㈣第—晶圓_線31不包含溝槽,但晶圓切簡太套且右 足夠止碎顧歸缚在半_晶身膜、有 雜物擴散層所形成。此處,一對二f 屬、而是由摻 導致之反射係數差來識別。由推^^ =雜物漠度差所 配置在第二晶_線上,因為標記可 染絕不會在雷射照射期間發生。 斤化成之電極墊片污 圓1之表面I,形成於半導體晶 助圖案4係置放於距半導果包含金屬之* 此類的辅助圖案4可配置於盥第_θη ^表面之預定深度中 相鄰之區域。在此類實=,'中之η電剛 避免由散射金屬所造成之_塾卜二疋深度中時,, 助圖案4係形成於距第二晶圓切割線32之|外if兒明了 :當与 之珠度中時,經由雷射照射第二晶目表面至少1. 5# 之金屬污染。輔助圖案配置於第二θ 32不致發生電極墊; 組成輔助圖案之金屬類型、32中之深度可根去 度而改變。然而,最好所使用之雷射, 割線中之電極塾片5相鄰之區域中補助_配置於與第二晶圓甘 在圖6中’對準標記41係 第 此交叉之區域中,且TEG 42# ;甲弟—晶圓切割線31狨 一區域、然而,不限於此配置,& 2弟厂晶圓切割線31 t之另 割線彼此交叉之區域中,而對準伊、 了 1成於其中弟一晶圓切 範例2 ' 了形成於另一區域中。 本發明之範例2將參照圖13加 此範例與範例1之不同處在於. 、辅助圖案410係配置於第二 1293188 之雷;^^日日圓切割線彼此交叉之區域係與形成於半導體晶片2上 410所ί分開,即使在金屬受到配置於此區域中之對準標記 _放射守,仍可實質上避免電極墊片5之污染。 最第二晶81切割線係彼此交叉之區域中之輔助圖案 / 準私冗,因為配置一些對準標記可改善對位準確性。 缺而,卜中’半導體晶圓1之切割方法係如範例1中所述。 S二了4fn成f其中第二晶_割線32係彼此交叉之區域中之 對準;^41n =细#射光束照射第二晶®洲線,以期留下 ί!ΐϊ; °。因為完整無缺的對準標記·可用於隨後的刀刀切 範例3 本ί明之範例3將參照圖U加以敘述。 ㈣f*乾例與範例1之不同處在於:在每-半導Π 2中,+ 形成於與兩相對邊緣9 成,且輔助圖案4係 他方向無電極墊片5。這 處曰曰函刀副線32上,而在其 將予以省略。 一祁"處將加以敘述,但其他元件之敘述 極墊片5受到污染。 口田射照射而散射時,亦可防止電 « 1 〇 輔助圖案4係形成於未與電極^曰曰固1。>在此範例中,由於 中,故雷射照射痕跡14與輔助圖片安上才巧之弟二晶圓切割線32 片上之無電極墊片5之邊緣中。^ 哏趴17兩者可能留在個別晶 範例4 本發明之範例4將參照圖16加以_。 1293188 此範例與範例1之不同處在於.笸二a 於第-晶圓切割線31。舉例來ί,第弟:二”割線33之寬度大 120//m夕宫斿丄』田1 弟二晶圓切割線33可具有大於 樓。此嫩版剩,输元狀敘^以 第三晶圓切割線33要夠甯,以陡u 士、替_ 刀刀切割_之碎裂缺陷所影響 生於 雷射3射而气ίΓ曰f=l3中,且組成辅助圖案4之金屬經 5。“、、射*捕%,金屬亦無法抵達轉體晶片2中之電極塾片 因此,可沿著在相鄰半導體晶片2中且 圖案4形成於第三晶圓切割線^上二 般加切割線31與第二細蝴線32係如細1中所述 於巾,例如在K 6巾所示’第―關切齡31係形成 直之方向上,且辅助圖案4 (尤其是TOs 42)係以十 子形方式來配置。此配置之優轉在下文加以敛述。 靜=492包裝置及—塾片,該I置係例如用以檢查製造半 導體曰曰片2之製程效能之電晶體’而該墊片係將該裝置電力連接 至外部構件。吾人可根據檢查類型及/或待檢查之步驟,而形成多 ,類型式之TEG。在目前的半導體晶圓巾,可形成2〇種類贺式之 TEG 〇 再者,因為隨著近來半導體晶圓之尺寸變大,製造時之位置 差異已產生於-ϋ半導體晶圓上,故TEG係形成於半導體晶圓之 整個表面上。 此處,將敘述用以在圖17中之半導體晶圓丨上之區域p及Q 内檢查製造方法效能之實例。在這些區域中,具有以固定間隔形 成之相等數目的TEG ;且區域P及Q具有相等面積。 如果將TEGs排成直線,隨著TEGs的數目增加,有些TEG即 1293188 在區域p外部。因此,其無法用以檢查p内之區域。 >面,本發明將其排列成十字形是相當有_,因為相 較於區域p而言,在區域q中可置放更多teg。 之r 本發明並不限於上述實施例,在不偏離本發明 之耗I精神的情況下,可對實施例純修改及變化。 【圖式簡單說明】 圖半導體晶圓之平面示· 示在習用切哥方法中之雷射照射製程。 圖4顯不圖3中之切割後之半導體晶圓。 中之半導體晶圓之平= 圖6為圖5之部分放大圖。 ^口 圖7顯示根據本發明之製程中 圖8顯示根據本發明之製射製程。 ,9顯示圖7與8中之;:導=程。 圖10Α為沿圖7之線^,切^^體:囫。 圖10Β為沿圖7之線fA,切面圖。 圖11Α為沿圖8之線b_b,^:C面圖。 圖11B為沿圖8之線柯之㈣面圖。 圖12A為圖i 0A與!! A中之切3二于J橫剖面圖。 圖12B為圖ι〇β與HE中之士宝 半導體晶圓的橫剖面圖。 圖13為範例2中之半導刀^後之半導體晶圓的橫剖面圖。 圖14為範例3中之半=曰=部分放大圖。 圖15顯示圖14中之^放大圖。 _說明_排歹:放大圖。 14 1293188 【主要元件符號說明】 1〜半導體晶圓 2〜半導體晶片區域 3〜晶圓切割線 4〜輔助圖案 5〜電極墊片 6〜溝槽 7〜層間絕緣膜 8〜兩相對邊緣 9〜兩相對邊緣 10〜雷射照射區域 12〜半導體晶片 13〜刀刃切割區域 14〜雷射照射痕跡 16〜碎層 17〜輔助圖案之殘餘痕跡 20〜半導體晶片 31〜第一晶圓切割線 32〜第二晶圓切割線 41〜對準標記 42〜測試元件群組(TEG,Test Element Group) 410〜輔助圖案 P〜區域 Q〜區域 S〜區域 15

Claims (1)

  1. ^93188 十、申請專利範園·· 1 —種半導體晶圓,包含 圓切沿著兩互婦直之方向延伸,該第-晶 第二晶圓切宝彳線將#;小於该弟一寬度之第二寬度,該 -雷11 f 域分成多個半導體晶片區域; 一含全屬輔助該晶片區域之邊緣而形成;及 4配置於該晶圓切割線中, 於鄰近該+導體’該含金屬_®鼓少不存在 最外層表©。 4中之具有該電極塾片之邊緣之-區域的 2石如申請專利範圍第丨項之半導體 热 不存在於該第二晶圓切割線中。 -中h金屬辅助圖案 圖案 3.如申請專利範圍第1 a ^ 係形成於雜二晶_觀彳巾該含金屬輔助 為-對申準辄圍第3項之半導體晶圓’其中該含金屬輔助圖案 5.如申請專利範圍第1項之半 甘士斗#〜 _至12_,兩者皆包含在内,且ΐ二寬度為為6〇 6·如申請專利範圍第丨項之 圖案係細蚊帛-晶_崎^:^;^^目^含金屬辅助 7.如申請專利範圍第1項之半導 晶圓切割線,具有-大於該;?更進—步包含多條第三 ^見度之第三寬度,其中一含金屬 16 1293188 輔助圖案係形成於該第三晶圓切割線中。 8.如申請專利麵第7項之铸體晶圓, 至120#m,兩者皆包含在内,贫第_办^以弟見度為恥 第三寬度為大於。 $ —讀為小於,且讀 9. 一種半導體裝置之製造方法,包含 製備如申請專利範圍第^=2,· 及 、之任-項所述之半導體晶圓; 以一雷射光束來照射,於該第_曰 以一刀刃來切割該第一晶圓切害成一溝槽;.並 又 處以外的部分不曰射5除了與該第二晶圓切割線交 10·=ίϊ料置之製造方法,包含以下牛驟. 項之半導體^ 成·^槽;及、示了對準標記外之該第二晶圓切割線中形 刀刀切割該第-晶圓切割線與該第二晶圓切割線。
    17
TW094120623A 2004-06-22 2005-06-21 Semiconductor wafer and manufacturing process for semiconductor device TWI293188B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004183892 2004-06-22
JP2004235020A JP4377300B2 (ja) 2004-06-22 2004-08-12 半導体ウエハおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200605206A TW200605206A (en) 2006-02-01
TWI293188B true TWI293188B (en) 2008-02-01

Family

ID=35481156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094120623A TWI293188B (en) 2004-06-22 2005-06-21 Semiconductor wafer and manufacturing process for semiconductor device

Country Status (5)

Country Link
US (2) US7554211B2 (zh)
JP (1) JP4377300B2 (zh)
KR (1) KR100661084B1 (zh)
CN (1) CN100385628C (zh)
TW (1) TWI293188B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
JP4648745B2 (ja) * 2005-04-12 2011-03-09 セイコーインスツル株式会社 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ
US7755207B2 (en) * 2005-07-27 2010-07-13 Ricoh Company, Ltd. Wafer, reticle, and exposure method using the wafer and reticle
US20070077011A1 (en) * 2005-09-30 2007-04-05 Emcore Corporation Simple fiducial marking for quality verification of high density circuit board connectors
US7614800B2 (en) * 2005-09-30 2009-11-10 Emcore Corporation Fiducial markings for quality verification of high density circuit board connectors
US7198988B1 (en) * 2005-11-16 2007-04-03 Emcore Corporation Method for eliminating backside metal peeling during die separation
US7382038B2 (en) 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
JP2008311455A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ
JP2009049390A (ja) * 2007-07-25 2009-03-05 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US8796073B2 (en) * 2008-09-24 2014-08-05 Qualcomm Incorporated Low cost die-to-wafer alignment/bond for 3d IC stacking
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
US8039367B2 (en) * 2009-05-13 2011-10-18 United Microelectronics Corp. Scribe line structure and method for dicing a wafer
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
KR101102658B1 (ko) 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
CN102157366A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种减少晶片减薄后翘曲的方法
CN102683278A (zh) * 2011-03-08 2012-09-19 上海华虹Nec电子有限公司 芯片和芯片的分离方法
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
JP5992731B2 (ja) * 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
US20150069627A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Interposer wafer and method of manufacturing same
US9443807B2 (en) * 2013-09-06 2016-09-13 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101646170B1 (ko) 2014-09-11 2016-08-09 한국전기연구원 계통연계운전 및 독립운전을 수행하는 전력시스템 제어 방법
CN104701301B (zh) * 2015-03-10 2018-05-01 武汉新芯集成电路制造有限公司 一种晶圆对准标记
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
KR102537526B1 (ko) * 2016-05-31 2023-05-26 삼성전자 주식회사 반도체 장치
JP6815692B2 (ja) * 2016-12-09 2021-01-20 株式会社ディスコ ウェーハの加工方法
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
CN107068618B (zh) * 2017-03-20 2021-02-19 通富微电子股份有限公司 一种半导体圆片级封装方法
CN109148559A (zh) * 2017-06-28 2019-01-04 矽创电子股份有限公司 晶圆结构
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP6677232B2 (ja) * 2017-09-29 2020-04-08 日亜化学工業株式会社 発光装置の製造方法
CN108133928B (zh) * 2017-12-25 2020-04-10 豪威科技(上海)有限公司 划片槽及图像传感器晶圆
WO2019155519A1 (ja) * 2018-02-06 2019-08-15 株式会社 日立ハイテクノロジーズ 半導体装置の製造方法
US11709199B2 (en) 2018-02-06 2023-07-25 Hitachi High-Tech Corporation Evaluation apparatus for semiconductor device
CN111630648B (zh) 2018-02-06 2023-12-29 株式会社日立高新技术 探针模块及探针
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
EP3799112B1 (en) * 2019-09-30 2024-02-21 IMEC vzw Method for dicing a semiconductor substrate into a plurality of dies
IT201900024436A1 (it) * 2019-12-18 2021-06-18 St Microelectronics Srl Procedimento per tagliare substrati di semiconduttore e prodotto a semiconduttore corrispondente
KR20220007443A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220099333A (ko) * 2021-01-06 2022-07-13 에스케이하이닉스 주식회사 반도체 장치
CN115097691B (zh) * 2022-08-29 2022-12-02 合肥晶合集成电路股份有限公司 一种掩模板及形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652015B2 (ja) * 1987-04-07 1997-09-10 セイコーエプソン株式会社 半導体装置
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
JPH01304721A (ja) 1988-06-01 1989-12-08 Mitsubishi Electric Corp 標識を有する半導体基板
JPH0217657A (ja) 1988-07-05 1990-01-22 Mitsubishi Electric Corp 半導体集積回路
JPH02101758A (ja) * 1988-10-11 1990-04-13 Hitachi Ltd 半導体装置の製造方法
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
KR980012183A (ko) * 1996-07-25 1998-04-30 김광호 웨이퍼 스크라이브 라인에 형성된 테스트용 딜레이 소자
JPH1197645A (ja) * 1997-09-19 1999-04-09 Nec Corp 半導体記憶装置
KR19990053079A (ko) * 1997-12-23 1999-07-15 윤종용 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법
JPH11233458A (ja) 1998-02-18 1999-08-27 Hitachi Ltd 半導体素子の製造方法およびその製造に用いる半導体ウエハ
JP2000124158A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP2000340746A (ja) 1999-05-26 2000-12-08 Yamaha Corp 半導体装置
JP2001035776A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp 半導体装置の製造方法及びレチクル
JP2001076997A (ja) 1999-09-01 2001-03-23 Sharp Corp 半導体装置の製造方法
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP2002176140A (ja) 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP2002313864A (ja) 2001-04-12 2002-10-25 Nec Corp 半導体装置
JP2003007608A (ja) * 2001-06-27 2003-01-10 Canon Inc アライメント方法、露光装置およびデバイス製造方法
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
JP2003320466A (ja) 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7759223B2 (en) 2010-07-20
JP4377300B2 (ja) 2009-12-02
TW200605206A (en) 2006-02-01
US20090227088A1 (en) 2009-09-10
CN1713354A (zh) 2005-12-28
US7554211B2 (en) 2009-06-30
CN100385628C (zh) 2008-04-30
US20050282360A1 (en) 2005-12-22
JP2006041449A (ja) 2006-02-09
KR20060046444A (ko) 2006-05-17
KR100661084B1 (ko) 2006-12-26

Similar Documents

Publication Publication Date Title
TWI293188B (en) Semiconductor wafer and manufacturing process for semiconductor device
US8772137B2 (en) Semiconductor wafer with assisting dicing structure and dicing method thereof
CN101714562B (zh) 半导体晶片
WO2009088081A1 (ja) 半導体装置及びその製造方法
TWI512897B (zh) 半導體晶片分割方法
US7112470B2 (en) Chip dicing
CN110246813A (zh) 晶片结构及封装方法
JP2010080769A (ja) 半導体装置の製造方法
JP6044260B2 (ja) 半導体ウェハ及び半導体装置の製造方法
TW201117277A (en) Integrated circuit wafer and dicing method thereof
US7388256B2 (en) Semiconductor device and a method of manufacturing the same
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP7065729B2 (ja) 炭化珪素半導体装置の製造方法
TWI300604B (en) Semiconductor substrate
JP6947685B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0945957A (ja) 端面発光型ledアレイの製造方法及びその検査方法
CN106918477A (zh) 用于透射电子显微镜俯视观察的芯片样品制备方法
CN107316856B (zh) 离子注入异常的检测结构及其制备方法,以及检测方法
TWI329895B (en) Method for fabricating a semiconductor wafer
JP5443178B2 (ja) 半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法
TW202410223A (zh) 半導體裝置之製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2000100674A (ja) 半導体ウエーハのマーキング方法
JP2009135250A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees