CN109148559A - 晶圆结构 - Google Patents

晶圆结构 Download PDF

Info

Publication number
CN109148559A
CN109148559A CN201810687529.3A CN201810687529A CN109148559A CN 109148559 A CN109148559 A CN 109148559A CN 201810687529 A CN201810687529 A CN 201810687529A CN 109148559 A CN109148559 A CN 109148559A
Authority
CN
China
Prior art keywords
those
processing procedure
crystal grain
adjacent
circle structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810687529.3A
Other languages
English (en)
Inventor
林春生
吴谷泽
简志颖
周明宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of CN109148559A publication Critical patent/CN109148559A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

本发明提供一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，切割道相邻晶粒的第一边与第二边，制程图样集中位于相邻第一边的切割道内，或者集中位于晶粒内，或者集中位于相邻第一边的切割道及相邻第二边的切割道的部分切割道内，所以，不具制程图样的切割道的宽度缩减后可以增加每片晶圆可产出的晶粒的数量。

Description

晶圆结构
技术领域
本发明是有关于一种晶圆结构，尤其是一种制程图样集中位于部分切割道或集中位于晶粒的晶圆结构。
背景技术
在电子产品的发展与技术上的演进，集成电路(Integrated Circuit，IC)设计公司与晶圆代工厂皆想要提升一片晶圆所能产出晶粒的数量，而常用的方式之一是缩小切割道(scriber line)的宽度，但是晶粒于制造过程中常常需要依赖切割道上的制程图样检测其正确性，惟，制造设备的能力有其极限，制程图样无法缩小至超出制造设备的能力，导致切割道的缩小受到局限。基于上述难题，中华人民共和国国家知识产权局申请公布号“CN103176350A”与授权公告号“CN101533229B”，及日本特许厅特许申请公开号“特开2005-283609”等等皆提出相关的技术，但是其效果不彰。
再者，于切割晶圆而划分出晶粒后，若切割道设有制程图样却未被切割完全，晶粒的边缘会有残留制程图样的现象，而制程图样的残留有可能导致晶粒的输入/输出通道之间短路，或者导致晶粒与其他配件(例如：软性电路板，FPC)进行组装时产生短路的问题。此外，一般制程图样会设计位于晶粒四周的切割道中，如此，在切割制程中须考虑制程图样存在的问题，及影响切割制程参数的选择，而使切割程序繁复。
因此，本发明提供一种晶圆结构，缩小切割道的宽度，甚至达到切割制程的极限宽度，以增加一片晶圆能产出晶粒的数量，且进一步简化切割程序及改善制程图样的残留所造成的短路现象。
发明内容
本发明的目的，在于提供一种晶圆结构，其制程图样集中于相邻晶粒的一侧的切割道，而简化切割程序，且缩小相邻于晶粒其他侧的切割道的宽度，以增加一片晶圆能产出晶粒的数量。
本发明的目的，在于提供一种晶圆结构，其制程图样集中于相邻晶粒的第一侧的切割道及集中于相邻晶粒的第二侧的部分切割道，而缩小未具有制程图样的切割道的宽度，以增加一片晶圆能产出晶粒的数量。
本发明的目的，在于提供一种晶圆结构，其制程图样与晶粒的输入/输出部相邻晶粒的不同边，如此可避免切割晶圆后而残留于切割道的制程图样影响晶粒的输入/输出部，即可避免发生短路现象。
本发明的目的，在于提供一种晶圆结构，其制程图样集中于晶粒，而简化切割程序，并缩小切割道的宽度，以增加一片晶圆能产出晶粒的数量，且避免制程图样残留于切割道，而改善制程图样的残留所造成的短路现象。
本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边，且相邻该些第二边的该些切割道的宽度小于相邻该些第一边的该些切割道的宽度；该些制程图样位于相邻该些第一边的该些切割道。
本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边；该些制程图样位于相邻该些第二边的该些切割道中的5％切割道及相邻该些第一边的该些切割道；其中，未具有该些制程图样的相邻该些第二边的该些切割道的宽度小于具有该些制程图样的该些切割道的宽度。
本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边；该些制程图样位于该些晶粒内。
附图说明
图1：其为本发明的晶圆结构的一实施例的示意图；
图2：其为本发明的晶圆结构的一第一实施例的放大示意图；
图3：其为本发明的晶圆结构的一第二实施例的放大示意图；及
图4：其为本发明的晶圆结构的一第三实施例的放大示意图。
【图号对照说明】
10 晶圆结构
12 区域
20 晶粒
21 第一边
22 第二边
23 第三边
24 第四边
25 输入/输出部
30 切割道
32 切割道
34 切割道
36 切割道
38 切割道
40 制程图样
41 制程图样
42 制程图样
43 制程图样
44 制程图样
50 电子组件
W1 第一宽度
W2 第二宽度
W3 最大宽度
W4 第四宽度
X 第一方向
Y 第二方向
具体实施方式
在说明书及权利要求书当中使用了某些词汇指称特定的组件，然，所属本发明技术领域中具有通常知识者应可理解，制造商可能会用不同的名词称呼同一个组件，而且，本说明书及权利要求书并不以名称的差异作为区分组件的方式，而是以组件在整体技术上的差异作为区分的准则。在通篇说明书及权利要求书当中所提及的「包含」为一开放式用语，故应解释成「包含但不限定于」。
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
请参阅图1，其为本发明的晶圆结构的一实施例的示意图。如图所示，一晶圆结构10包含多个晶粒20与多个切割道30、32，其中切割道30为第一方向(或称横向)X的切割道，切割道32为第二方向(或称纵向)Y的切割道，依图面而言，第一方向X的该些切割道30相邻该些晶粒20的上下两侧，第二方向Y的该些切割道32相邻该些晶粒20的左右两侧，所以，该些切割道30、32环绕该些晶粒的四周。再者，图1实施例中晶圆结构10的该些晶粒20为长方形。以下搭配晶圆结构10的一区域12而对本发明的各实施例进行说明。
请参阅图2，其为图1所示的晶圆结构10的区域12的放大图。如图所示，晶粒20具有一第一边21、一第二边22、一第三边23及一第四边24，其中，第一边21及第三边23为晶粒20的短边，第二边22及第四边24为晶粒20的长边。该些晶粒20可以包含多个输入/输出部(或称为输入/输出通道)25，该些输入/输出部25沿着晶粒20的第二边22或第四边24设置，且，图2实施例中该些输入/输出部25沿着晶粒20的第二边22及第四边24设置，所以，该些输入/输出部25可以位于晶粒20的两个长边。
复参阅图2，制程图样40集中位于相邻晶粒20的第一边21的该些切割道32内，于图2实施例中制程图样40可未位于相邻晶粒20的第二边22及第四边24的该些切割道30内，换言之，制程图样40可全部皆位于相邻第一边(短边)21的切割道32内，所以，该些输入/输出部25与该些制程图样40相邻晶粒20的不同边，如此，进行切割制程后，即使制程图样40未被切割完全而残留，亦不影响该些输入/输出部25的电性连接状态，例如制程图样40的残留物位于相邻第一边(短边)21的切割道32内，由于相邻第二边(长边)22、第四边(长边)24的切割道30并未具有制程图样40的残留物，而不会导致该些输入/输出部25间短路，而且也不会影响晶粒20与其他配件(例如，测试装置的导线或者软性电路板(FPC))组装的电性连接状态。上述制程图样包含对准图样、宽度量测图样、厚度量测图样或者电性测试组件等。
再者，图2实施例的第二方向Y的切割道32的宽度为第一宽度W1，而第一方向X的切割道30的宽度为第二宽度W2，且如图所示，由于第一方向X的切割道30中毋须设置制程图样40，故第二宽度W2将可小于第一宽度W1，换言之，相邻晶粒20的第二边22的切割道30的宽度小于相邻晶粒20的第一边21的切割道32的宽度。此外，若位于第二方向Y的切割道32内的制程图样40具有一最大宽度W3，由于第一方向X的切割道30中毋须设置制程图样40，使得切割道30的第二宽度W2可以小于最大宽度W3，因此，未具有制程图样40的相邻第二边22的切割道30的宽度可以小于制程图样40的宽度。再者，为了切割制程中无需多次更换刀具以简化切割程序，相邻晶粒20的第二边22及第四边24的切割道30的宽度可以同为第二宽度W2，但是，图2所示仅是一种实施结构，所以，相邻第二边22及第四边24的切割道30的宽度可以为不同宽度。由上述说明可知，由于制程图样40集中位于相邻晶粒20的第一边21的该些切割道32，所以相邻第二边22的该些切割道30的宽度即可被缩减，而可减少该些切割道30占用晶圆的空间，因此节省的空间可用于额外形成晶粒20，进而增加一片晶圆能产出晶粒20的数量。
请参阅图3，其为本发明的晶圆结构的一第二实施例的放大示意图，图3为图1所示的晶圆结构10的区域12的放大图。如图所示，图3实施例与图2实施例的差异在于，图3的第一方向X的该些切割道30、34、36的宽度可为不同宽度，其中切割道30的宽度为较窄的第二宽度W2，此外切割道34、36的宽度可改为第二方向Y的切割道32的较宽的第一宽度W1以供设置制程图样42、43。
再者，具第一宽度W1的第一方向X的切割道34、36的数量可以占第一方向X的全部切割道的数量的5％，而较佳为2％，换言之，若第一方向X的切割道共有100条，则本发明第二实施例至多容许5条切割道中供设置制程图样42、43。所以，除了制程图样41集中位于相邻第一边21的切割道32外，也有部分制程图样42、43位于相邻第二边22的切割道中5％以下(或较佳为2％以下)的切割道34、36，如此，未具有制程图样41、42、43的相邻第二边22的切割道30的宽度W2小于具有制程图样41、42、43的切割道32、34、36的宽度W1。此外，制程图样41、42、43的宽度为最大宽度W3，第二宽度W2可以小于最大宽度W3。
本发明的晶圆结构的第一、第二实施例藉由将晶圆所需的制程图样集中设置于相邻晶粒20短边的切割道32中，使得相邻晶粒20长边的切割道全部或其中的至少95％(或较佳为98％)以上毋须设置制程图样，故能有效缩减相邻晶粒20长边的切割道的宽度，以减少相邻晶粒20长边的切割道占用晶圆的空间，因此节省的空间可用于额外形成晶粒20，进而增加一片晶圆能产出晶粒20的数量。第一、第二实施例应用于长、短边差距甚大的长方形晶粒20时效果特别显著，举例而言，若晶粒20的第二边(长边)22与第一边(短边)21的比例相差达5倍以上(较佳为10倍以上)时，应用本发明第一、第二实施例将制程图样集中设置于相邻晶粒20短边的切割道中，其节省切割道所占用之晶圆面积的效果尤其良好。
参阅图4，其为本发明的晶圆结构的一第三实施例的放大示意图，图4为图1所示的晶圆结构10的区域12的放大图。如图所示，图4实施例与第二、图3实施例的差异在于，制程图样44皆位于晶粒20内，而未放置于任何切割道30、38内，所以，第二方向Y的切割道38的宽度与第一方向X的切割道30的宽度可以同为较窄的第二宽度W2，且第一方向X的所有切割道30与第二方向Y的所有切割道38可以如图4所示为相同宽度，使得切割制程中无需更换刀具而更进一步简化切割程序。如此，该些切割道30、38的第二宽度W2可以小于制程图样44的一第四宽度W4。由于制程图样44集中于晶粒20内，所以该些切割道30、38的宽度即可被缩减，而可减少该些切割道30、38占用晶圆的空间，因此可增加一片晶圆能产出晶粒20的数量。再者，因所有切割道30、38中无制程图样44，所以，在切割制程中无须考虑制程图样44存在的问题，及简化切割制程参数的选择，而简化切割程序并使切割道宽度可缩小达到切割制程的最小极限宽度。切割制程的最小极限宽度可以依据制造设备的能力有所不同，其非本发明技术所局限。
复参阅图4，晶粒20内具有制程图样44外，也包含数个电子组件50，制程图样44位于晶粒20内原本无设计电子组件50或其他线路的无用区域，所以制程图样44可位于晶粒20内的任意位置的无用区域，而电子组件50位于晶粒20内欲设计各种组件的电子组件区，所以，电子组件50位于无用区域的外。再者，晶粒20可以更包含输入/输出部25，然而，晶粒20内形成电子组件50的图案的形状、输入/输出部25的形成位置及制程图样44的形成位置，皆非图4实施例所限制。前述无用区域可以为晶圆中特定一层结构的无用区域(例如多晶硅层或金属层中的无用区域)，以用来放置对准图样、宽度量测图样或厚度量测图样等单层的制程图样；或者，于设计晶粒20的电路时，可以预先保留晶粒20的特定区域作为无用区域，此无用区域可横跨晶圆的多层结构，故可用来放置多层的电性测试组件等制程图样。另外，依据上述说明可知，依据制程需要，除了可将制程图样44集中于晶粒20内，亦可将部分制程图样44分布于部分切割道30或38，如此仍可减少切割道30、38占用晶圆的空间。
综合上述，本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边，且相邻该些第二边的该些切割道的宽度小于相邻该些第一边的该些切割道的宽度；该些制程图样位于相邻该些第一边的该些切割道。
本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边；该些制程图样位于相邻该些第二边的该些切割道中的5％切割道及相邻该些第一边的该些切割道；其中，未具有该些制程图样的相邻该些第二边的该些切割道的宽度小于具有该些制程图样的该些切割道的宽度。
本发明揭示一种晶圆结构，其包含多个晶粒、多个切割道及多个制程图样，该些晶粒具有多个第一边及多个第二边；该些切割道相邻该些晶粒的该些第一边及该些第二边；该些制程图样位于该些晶粒内。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (18)

1.一种晶圆结构，其特征在于，其包含：
多个晶粒，具有多个第一边及多个第二边；
多个切割道，相邻该些晶粒的该些第一边及该些第二边，相邻该些第二边的该些切割道的宽度小于相邻该些第一边的该些切割道的宽度；及
多个制程图样，位于相邻该些第一边的该些切割道。
2.如权利要求1所述的晶圆结构，其特征在于，其中，该些第一边为该些晶粒的短边，该些第二边为该些晶粒的长边。
3.如权利要求1所述的晶圆结构，其特征在于，其中，该些制程图样全部皆位于相邻该些第一边的该些切割道。
4.如权利要求1所述的晶圆结构，其特征在于，其中，该些晶粒具有多个输入/输出部，该些输入/输出部沿着该些第二边设置，该些输入/输出部与该些制程图样相邻该些晶粒的不同边。
5.如权利要求1所述的晶圆结构，其特征在于，其中，相邻该些第二边的该些切割道的宽度小于该些制程图样的最大宽度。
6.如权利要求1所述的晶圆结构，其特征在于，其中，相邻该些第二边的该些切割道的宽度为相同宽度。
7.如权利要求6所述的晶圆结构，其特征在于，其中，相邻该些第一边的该些切割道的宽度为相同宽度。
8.一种晶圆结构，其特征在于，其包含：
多个晶粒，具有多个第一边及多个第二边；
多个切割道，相邻该些晶粒的该些第一边及该些第二边；及
多个制程图样，位于相邻该些第二边的该些切割道中5%以下的切割道及相邻该些第一边的该些切割道；
其中，未具有该些制程图样的相邻该些第二边的该些切割道的宽度小于具有该些制程图样的该些切割道的宽度。
9.如权利要求8所述的晶圆结构，其特征在于，其中，该些第一边为该些晶粒的短边，该些第二边为该些晶粒的长边。
10.如权利要求8所述的晶圆结构，其特征在于，其中，该些晶粒具有多个输入/输出部，该些输入/输出部沿着该些第二边设置。
11.如权利要求8所述的晶圆结构，其特征在于，其中，未具有该些制程图样的相邻该些第二边的该些切割道的宽度小于该些制程图样的最大宽度。
12.一种晶圆结构，其特征在于，其包含：
多个晶粒，具有多个第一边及多个第二边；
多个切割道，相邻该些晶粒的该些第一边及该些第二边；及
多个制程图样，位于该些晶粒内。
13.如权利要求12所述的晶圆结构，其特征在于，其中，该些晶粒分别包含数个电子组件，该些制程图样位于该些晶粒未设置该电子组件的一无用区域。
14.如权利要求13所述的晶圆结构，其特征在于，其中，该无用区域为该晶圆结构其中一层结构的无用区域。
15.如权利要求13所述的晶圆结构，其特征在于，其中，该无用区域为横跨该晶圆结构之多层结构的无用区域。
16.如权利要求12所述的晶圆结构，其特征在于，其中，该些切割道的宽度小于该些制程图样的最大宽度。
17.如权利要求12所述的晶圆结构，其特征在于，其中，相邻该些第二边的该些切割道的宽度为相同宽度。
18.如权利要求12所述的晶圆结构，其特征在于，其中，相邻该些第一边的该些切割道的宽度为相同宽度。
CN201810687529.3A 2017-06-28 2018-06-28 晶圆结构 Pending CN109148559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762525904P 2017-06-28 2017-06-28
US62/525,904 2017-06-28

Publications (1)

Publication Number Publication Date
CN109148559A true CN109148559A (zh) 2019-01-04

Family

ID=64802515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810687529.3A Pending CN109148559A (zh) 2017-06-28 2018-06-28 晶圆结构

Country Status (3)

Country Link
KR (2) KR20190001947A (zh)
CN (1) CN109148559A (zh)
TW (1) TWI714865B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051807A (en) * 1987-04-07 1991-09-24 Seiko Epson Corporation Integrated semiconductor structure with incorporated alignment markings
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
JP2007053140A (ja) * 2005-08-15 2007-03-01 Seiko Epson Corp 半導体装置
CN101017791A (zh) * 2006-02-08 2007-08-15 株式会社瑞萨科技 制造半导体器件的方法
CN102782812A (zh) * 2009-10-19 2012-11-14 飞思卡尔半导体公司 具有用于减少裂痕扩展的划道对准标记的半导体晶片
CN103681661A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 晶圆中的划线
CN104009129A (zh) * 2013-02-27 2014-08-27 三星钻石工业股份有限公司 Led元件的制造方法、制造用晶片基材及制造装置
WO2017010223A1 (ja) * 2015-07-10 2017-01-19 住友電気工業株式会社 ワイドバンドギャップ半導体装置の製造方法、ワイドバンドギャップ半導体ウエハおよびワイドバンドギャップ半導体チップ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102658B1 (ko) * 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
CN103176350A (zh) * 2011-12-26 2013-06-26 和舰科技(苏州)有限公司 一种使晶圆上芯片数量最大化的光罩制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051807A (en) * 1987-04-07 1991-09-24 Seiko Epson Corporation Integrated semiconductor structure with incorporated alignment markings
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
JP2007053140A (ja) * 2005-08-15 2007-03-01 Seiko Epson Corp 半導体装置
CN101017791A (zh) * 2006-02-08 2007-08-15 株式会社瑞萨科技 制造半导体器件的方法
CN102782812A (zh) * 2009-10-19 2012-11-14 飞思卡尔半导体公司 具有用于减少裂痕扩展的划道对准标记的半导体晶片
CN103681661A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 晶圆中的划线
CN104009129A (zh) * 2013-02-27 2014-08-27 三星钻石工业股份有限公司 Led元件的制造方法、制造用晶片基材及制造装置
WO2017010223A1 (ja) * 2015-07-10 2017-01-19 住友電気工業株式会社 ワイドバンドギャップ半導体装置の製造方法、ワイドバンドギャップ半導体ウエハおよびワイドバンドギャップ半導体チップ

Also Published As

Publication number Publication date
KR20200023625A (ko) 2020-03-05
TWI714865B (zh) 2021-01-01
TW201905999A (zh) 2019-02-01
KR20190001947A (ko) 2019-01-07

Similar Documents

Publication Publication Date Title
MY134767A (en) Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
US8698273B2 (en) Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries
US7224176B2 (en) Semiconductor device having test element groups
CN105378565B (zh) 使用直写光刻的集成电路制造
DE112017005485T5 (de) Vertikale transistoren mit zusammengefassten aktiven flächenbereichen
US20110266695A1 (en) Semiconductor device layout method, a computer program, and a semiconductor device manufacture method
TWI536189B (zh) Semiconductor integrated circuit device manufacturing method and semiconductor integrated circuit device
JP2009004481A (ja) ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
US20090044163A1 (en) Method of generating a standard cell layout
US20060094164A1 (en) Semiconductor integrated device, design method thereof, designing apparatus thereof, program thereof, manufacturing method thereof, and manufacturing apparatus thereof
CN100565840C (zh) 半导体装置
DE112015002893T5 (de) Magnetische Sensor-Einheit und Verfahren zur Herstellung derselben
US6507930B1 (en) Method and system for improving yield of semiconductor integrated circuits
CN109148559A (zh) 晶圆结构
WO2004046995A3 (en) Computer-aided detection of lung nodules
US6892372B2 (en) Wiring layout method of integrated circuit
US20020095648A1 (en) Layout method of analog/digital mixed semiconductor integrated circuit
EP2571123B1 (de) Elektrisches/elektronisches Installationsgerät
DE102005048097A1 (de) Steuergeräteanordnung
JP2001094060A (ja) アンテナダイオードの数を最小限にする方法、アンテナダイオードの数を削減する方法、コンピュータ読取り可能媒体、アンテナダイオードの数を最小限にするシステム、アンテナダイオードの数を削減するシステム、アンテナダイオードの数を最小限にする装置、アンテナダイオードの数を削減する装置、および集積回路
EP0102795B1 (en) A method of manufacturing a semiconductor device using the master slice technique
CN116207092A (zh) 集成电路版图的通孔设计方法
US20030054619A1 (en) Method and apparatus for automatic wiring design between block circuits of integrated circuit
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JPS63151048A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination