CN116207092A - 集成电路版图的通孔设计方法 - Google Patents
集成电路版图的通孔设计方法 Download PDFInfo
- Publication number
- CN116207092A CN116207092A CN202310187420.4A CN202310187420A CN116207092A CN 116207092 A CN116207092 A CN 116207092A CN 202310187420 A CN202310187420 A CN 202310187420A CN 116207092 A CN116207092 A CN 116207092A
- Authority
- CN
- China
- Prior art keywords
- hole
- expanded
- moved
- area
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种集成电路版图的通孔设计方法，包括：查找版图中只有一个通孔的源端和漏端；判断其是否能作为待扩充通孔区域；如果能，将通孔在四个方向分别移动一定距离；如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，以及移动后的通孔的正上方的金属层与移动前的通孔的正上方的金属层为同一层，则在待扩充通孔区域扩充通孔；如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在待扩充通孔区域扩充通孔。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种集成电路版图的通孔设计方法。
背景技术
半导体技术中，芯片可能需要多层结构，多层之间使用通孔连接起来。例如，源端和漏端均需要和第一金属层均使用通孔连接起来。
在初始版图中，源端一般通过一个通孔和第一金属层连通，漏端一般通过一个通孔和第一金属层连通。然而实际上，如果可以通过两个或者两个以上的通孔将源端和第一金属层连接，通过两个或者两个以上的通孔将漏端和第一金属层连接，可以增加工艺强度和电性功能。
然而，并不是所有的源端和漏端能直接增加与第一金属层连接的通孔，需要筛选出能扩展通孔的源端和漏端。
发明内容
本发明的目的在于提供一种集成电路版图的通孔设计方法，可以筛选出可以增加与第一金属层连接的通孔的源端和漏端，从而增加一个通孔。
为了达到上述目的，本发明提供了一种集成电路版图的通孔设计方法，包括：
步骤S1：查找版图中只有一个通孔的源端和漏端；
步骤S2：判断查找出的源端和漏端是否能作为待扩充通孔区域；
步骤S3：如果能作为待扩充通孔区域，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离，所述第一方向、第二方向、第三方向和第四方向分别为有源区的四个边所在的方向；
步骤S4：如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，则判断移动后的通孔的正上方的金属层是否与移动前的通孔的正上方的金属层为同一层，如果是同一层，则在所述待扩充通孔区域扩充通孔；
步骤S5：如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在所述待扩充通孔区域扩充通孔。
可选的，在所述的集成电路版图的通孔设计方法中，所述通孔的横截面为正方形。
可选的，在所述的集成电路版图的通孔设计方法中，判断查找出的源端和漏端是否能作为待扩充通孔区域的方法包括：
如果通孔的尺寸和有源区的宽度满足判断条件，则所述通孔所在源端或漏端能作为待扩充通孔区域，所述判断条件为：
ACT_W>＝2*CT_W+1*CT_S+2*CT_E；
其中：ACT_W为有源区的宽度，CT_W为通孔的横截面的宽度，CT_S为设计规则下相邻通孔之间的最小间距，CT_E为有源区的边缘与通孔边缘的最小距离。
可选的，在所述的集成电路版图的通孔设计方法中，步骤S3中，如果不能作为待扩充通孔区域，则查找出的源端或漏端不能扩充通孔。
可选的，在所述的集成电路版图的通孔设计方法中，所述第一方向和第二方向垂直，第二方向和第三方向垂直，第二方向和第三方向垂直，第三方向和第四方向垂直。
可选的，在所述的集成电路版图的通孔设计方法中，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第一方向和第三方向分别移动一定距离。
可选的，在所述的集成电路版图的通孔设计方法中，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第二方向和第四方向分别移动一定距离。
可选的，在所述的集成电路版图的通孔设计方法中，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第一方向、第二方向、第三方向和第四方向分别移动一定距离。
可选的，在所述的集成电路版图的通孔设计方法中，步骤S4和步骤S5中，如果移动后的通孔不位于有源区内，则该待扩充通孔区域不能扩充通孔。
可选的，在所述的集成电路版图的通孔设计方法中，扩充通孔的方法包括：在待扩充通孔区域的源端或漏端上增加一个通孔，增加的通孔和原来的通孔的间距满足一定的距离。
在本发明提供的集成电路版图的通孔设计方法中，包括：步骤S1：查找版图中只有一个通孔的源端和漏端；步骤S2：判断查找出的源端和漏端是否能作为待扩充通孔区域；步骤S3：如果能作为待扩充通孔区域，将待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离，第一方向、第二方向、第三方向和第四方向分别为有源区的四个边所在的方向；步骤S4：如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，则判断移动后的通孔的正上方的金属层是否与移动前的通孔的正上方的金属层为同一层，如果是同一层，则在待扩充通孔区域扩充通孔；步骤S5：如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在待扩充通孔区域扩充通孔。本发明筛选出了可以增加与第一金属层连接的通孔的源端和漏端，增加了一个通孔。
附图说明
图1是本发明实施例的集成电路版图的通孔设计方法的流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种集成电路版图的通孔设计方法，包括：
步骤S1：查找版图中只有一个通孔的源端和漏端；
步骤S2：判断查找出的源端和漏端是否能作为待扩充通孔区域；
步骤S3：如果能作为待扩充通孔区域，将待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离，第一方向、第二方向、第三方向和第四方向分别为有源区的四个边所在的方向；
步骤S4：如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，则判断移动后的通孔的正上方的金属层是否与移动前的通孔的正上方的金属层为同一层，如果是同一层，则在待扩充通孔区域扩充通孔；
步骤S5：如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在待扩充通孔区域扩充通孔。
优选的，通孔的横截面为正方形。
优选的，判断查找出的源端和漏端是否能作为待扩充通孔区域的方法包括：如果通孔的尺寸和有源区的宽度满足判断条件，则通孔所在源端或漏端能作为待扩充通孔区域，判断条件为：ACT_W>＝2*CT_W+1*CT_S+2*CT_E；其中：ACT_W为有源区的宽度，有源区一般具有长度和宽度，ACT_W为有源区的宽度，CT_W为通孔的横截面的宽度，CT_S为设计规则下相邻通孔之间的最小间距，即通孔的边与相邻通孔的边的最小间距，CT_E为有源区的边缘与通孔边缘的最小距离，值可能为0。
优选的，步骤S3中，如果不能作为待扩充通孔区域，则查找出的源端或漏端不能扩充通孔，即该区域直接舍弃。
本发明实施例中，第一方向和第二方向垂直，第二方向和第三方向垂直，第二方向和第三方向垂直，第三方向和第四方向垂直，第一方向、第二方向、第三方向和第四方向是在同一层的四个方向，类似于平面上的XY轴。由于沟道的方向不同，所以移动的方向不同。如果沟道是在第一方向和第三方向组成的直线上，则沿着第一方向和第三方向分别移动一定的距离。如果沟道是在第二方向和第四方向组成的直线上，则沿着第二方向和第四方向分别移动一定的距离。移动的距离均是设定值，但是不管移动的距离是多少，如果移动后的通孔超出了有源区的范围，则该源端或漏端不能扩充通孔。
所以，具体的移动方法可能有如下三个实施例，实施例一、沿着第一方向和第三方向分别移动一定距离；实施例二、沿着第二方向和第四方向分别移动一定距离；实施例三、沿着第一方向、第二方向、第三方向和第四方向分别移动一定距离。
优选的，步骤S4和步骤S5中，如果移动后的通孔不位于有源区内，则该待扩充通孔区域不能扩充通孔。例如，如果源端的通孔在移动后已经出了源端的区域，则该源端不能扩充通孔，如果漏端的通孔在移动后已经出了漏端的区域，则该漏端不能扩充通孔。
优选的，扩充通孔的方法包括：在待扩充通孔区域的源端或漏端上增加一个通孔，增加的通孔和原来的通孔的间距满足一定的距离，距离是设定值。最后需要检测修改后的版图的线宽是否满足设计规则，线距是否符合要求，版图layout跟电路之间的电性特性等等电路设计要求是否有问题，如果都没有问题，则修改后的版图可以通过，如果任一项有问题，则需要根据具体的问题修改版图，甚至可能去掉新增加的通孔。
综上，在本发明实施例提供的集成电路版图的通孔设计方法中，包括：步骤S1：查找版图中只有一个通孔的源端和漏端；步骤S2：判断查找出的源端和漏端是否能作为待扩充通孔区域；步骤S3：如果能作为待扩充通孔区域，将待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离，第一方向、第二方向、第三方向和第四方向分别为有源区的四个边所在的方向；步骤S4：如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，则判断移动后的通孔的正上方的金属层是否与移动前的通孔的正上方的金属层为同一层，如果是同一层，则在待扩充通孔区域扩充通孔；步骤S5：如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在待扩充通孔区域扩充通孔。本发明筛选出了可以增加与第一金属层连接的通孔的源端和漏端，增加了一个通孔。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种集成电路版图的通孔设计方法，其特征在于，包括：
步骤S1：查找版图中只有一个通孔的源端和漏端；
步骤S2：判断查找出的源端和漏端是否能作为待扩充通孔区域；
步骤S3：如果能作为待扩充通孔区域，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离，所述第一方向、第二方向、第三方向和第四方向分别为有源区的四个边所在的方向；
步骤S4：如果移动后的通孔位于有源区内且移动后的通孔的正上方具有金属层，则判断移动后的通孔的正上方的金属层是否与移动前的通孔的正上方的金属层为同一层，如果是同一层，则在所述待扩充通孔区域扩充通孔；
步骤S5：如果移动后的通孔位于有源区内且移动后的通孔的正上方不具有金属层，则将移动前的通孔的正上方的金属层扩展到移动后的通孔的地方，如果扩展后与移动后的通孔附近的金属层为同一层或者如果扩展后与移动后的通孔附近的金属层不为同一层但是满足一定的间距，则在所述待扩充通孔区域扩充通孔。
2.如权利要求1所述的集成电路版图的通孔设计方法，其特征在于，所述通孔的横截面为正方形。
3.如权利要求2所述的集成电路版图的通孔设计方法，其特征在于，判断查找出的源端和漏端是否能作为待扩充通孔区域的方法包括：
如果通孔的尺寸和有源区的宽度满足判断条件，则所述通孔所在源端或漏端能作为待扩充通孔区域，所述判断条件为：
ACT_W>＝2*CT_W+1*CT_S+2*CT_E；
其中：ACT_W为有源区的宽度，CT_W为通孔的横截面的宽度，CT_S为设计规则下相邻通孔之间的最小间距，CT_E为有源区的边缘与通孔边缘的最小距离。
4.如权利要求1所述的集成电路版图的通孔设计方法，其特征在于，步骤S3中，如果不能作为待扩充通孔区域，则查找出的源端或漏端不能扩充通孔。
5.如权利要求1所述的集成电路版图的通孔设计方法，其特征在于，所述第一方向和第二方向垂直，第二方向和第三方向垂直，第二方向和第三方向垂直，第三方向和第四方向垂直。
6.如权利要求5所述的集成电路版图的通孔设计方法，其特征在于，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第一方向和第三方向分别移动一定距离。
7.如权利要求5所述的集成电路版图的通孔设计方法，其特征在于，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第二方向和第四方向分别移动一定距离。
8.如权利要求5所述的集成电路版图的通孔设计方法，其特征在于，将所述待扩充通孔区域中的通孔在第一方向、第二方向、第三方向和/或第四方向分别移动一定距离的方法包括：
沿着所述第一方向、第二方向、第三方向和第四方向分别移动一定距离。
9.如权利要求1所述的集成电路版图的通孔设计方法，其特征在于，步骤S4和步骤S5中，如果移动后的通孔不位于有源区内，则该待扩充通孔区域不能扩充通孔。
10.如权利要求1所述的集成电路版图的通孔设计方法，其特征在于，扩充通孔的方法包括：在待扩充通孔区域的源端或漏端上增加一个通孔，增加的通孔和原来的通孔的间距满足一定的距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310187420.4A CN116207092A (zh) | 2023-02-28 | 2023-02-28 | 集成电路版图的通孔设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310187420.4A CN116207092A (zh) | 2023-02-28 | 2023-02-28 | 集成电路版图的通孔设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116207092A true CN116207092A (zh) | 2023-06-02 |
Family
ID=86518882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310187420.4A Pending CN116207092A (zh) | 2023-02-28 | 2023-02-28 | 集成电路版图的通孔设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116207092A (zh) |
-
2023
- 2023-02-28 CN CN202310187420.4A patent/CN116207092A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112009005519B4 (de) | Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben | |
| US7587696B2 (en) | Semiconductor device, layout method and apparatus and program | |
| US6763511B2 (en) | Semiconductor integrated circuit having macro cells and designing method of the same | |
| US10375822B2 (en) | Circuit board with return path separated low crosstalk via transition structure | |
| US8413100B2 (en) | Power mesh managing method | |
| US9607123B2 (en) | Method for performing deep n-typed well-correlated (DNW-correlated) antenna rule check of integrated circuit and semiconductor structure complying with DNW-correlated antenna rule | |
| US9898569B2 (en) | Semiconductor layout structure and designing method thereof | |
| US7034384B2 (en) | Integrated circuit adapted for ECO and FIB debug | |
| JP2018182316A (ja) | 異種コンタクトを具備する集積回路、及びそれを含む半導体装置 | |
| TWI680562B (zh) | 具有備用電路單元的積體電路 | |
| US9098668B2 (en) | Layout of an integrated circuit | |
| US20080178135A1 (en) | Cells of integrated circuit and related technology and method | |
| EP1421620B1 (en) | Integrated circuit with signal lines and mesh layer | |
| US20130181358A1 (en) | Semiconductor device including a first wiring having a bending portion a via | |
| KR100366905B1 (ko) | 온칩커패시터를구비한반도체집적회로 | |
| KR20160029778A (ko) | 전도성 라인 패터닝 | |
| CN116207092A (zh) | 集成电路版图的通孔设计方法 | |
| US9443838B2 (en) | Method of fabricating integrated circuits, integrated circuit component mask layout set, and component photomask set | |
| US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
| US20200395938A1 (en) | Multiplexer | |
| CN109657315B (zh) | 一种敏感电路的版图设计方法及版图 | |
| CN103208493B (zh) | 半导体设备 | |
| US7484189B2 (en) | Method for searching for potential faults in a layout of an integrated circuit | |
| US6969952B2 (en) | System and method for automatically routing power for an integrated circuit | |
| US8504964B2 (en) | Through-hole layout apparatus that reduces differences in layout density of through-holes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |