TW201905999A - 晶圓結構 - Google Patents

晶圓結構

Info

Publication number
TW201905999A
TW201905999A TW107122305A TW107122305A TW201905999A TW 201905999 A TW201905999 A TW 201905999A TW 107122305 A TW107122305 A TW 107122305A TW 107122305 A TW107122305 A TW 107122305A TW 201905999 A TW201905999 A TW 201905999A
Authority
TW
Taiwan
Prior art keywords
sides
adjacent
wafer structure
dies
cutting
Prior art date
Application number
TW107122305A
Other languages
English (en)
Other versions
TWI714865B (zh
Inventor
林春生
吳谷澤
簡志穎
周明宗
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Publication of TW201905999A publication Critical patent/TW201905999A/zh
Application granted granted Critical
Publication of TWI714865B publication Critical patent/TWI714865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

本發明提供一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，切割道相鄰晶粒的第一邊與第二邊，製程圖樣集中位於相鄰第一邊的切割道內，或者集中位於晶粒內，或者集中位於相鄰第一邊的切割道及相鄰第二邊的切割道的部分切割道內，所以，不具製程圖樣的切割道的寬度縮減後可以增加每片晶圓可產出之晶粒的數量。

Description

晶圓結構
本發明係有關於一種晶圓結構，尤其是一種製程圖樣集中位於部分切割道或集中位於晶粒的晶圓結構。
在電子產品的發展與技術上的演進，積體電路（Integrated Circuit，IC）設計公司與晶圓代工廠皆想要提升一片晶圓所能產出晶粒的數量，而常用的方式之一是縮小切割道（scriber line）的寬度，但是晶粒於製造過程中常常需要依賴切割道上的製程圖樣檢測其正確性，惟，製造設備的能力有其極限，製程圖樣無法縮小至超出製造設備的能力，導致切割道的縮小受到侷限。基於上述難題，中華人民共和國國家知識產權局申請公布號 “CN103176350A”與授權公告號 “CN101533229B”，及日本特許廳特許申請公開號 “特開2005-283609”等等皆提出相關的技術，但是其效果不彰。
再者，於切割晶圓而劃分出晶粒後，若切割道設有製程圖樣卻未被切割完全，晶粒之邊緣會有殘留製程圖樣的現象，而製程圖樣的殘留有可能導致晶粒的輸入/輸出通道之間短路，或者導致晶粒與其他配件（例如：軟性電路板，FPC）進行組裝時產生短路的問題。此外，一般製程圖樣會設計位於晶粒四周的切割道中，如此，在切割製程中須考量製程圖樣存在的問題，影響切割製程參數的選擇，而使切割程序繁複。
因此，本發明提供一種晶圓結構，縮小切割道的寬度，甚至達到切割製程的極限寬度，以增加一片晶圓能產出晶粒的數量，且進一步簡化切割程序及改善製程圖樣之殘留所造成的短路現象。
本發明之目的，在於提供一種晶圓結構，其製程圖樣集中於相鄰晶粒的一側的切割道，而簡化切割程序，且縮小相鄰於晶粒其他側的切割道的寬度，以增加一片晶圓能產出晶粒的數量。
本發明之目的，在於提供一種晶圓結構，其製程圖樣集中於相鄰晶粒的第一側的切割道及集中於相鄰晶粒的第二側的部分切割道，而縮小未具有製程圖樣的切割道的寬度，以增加一片晶圓能產出晶粒的數量。
本發明之目的，在於提供一種晶圓結構，其製程圖樣與晶粒的輸入/輸出部相鄰晶粒的不同邊，如此可避免切割晶圓後而殘留於切割道之製程圖樣影響晶粒的輸入/輸出部，即可避免發生短路現象。
本發明之目的，在於提供一種晶圓結構，其製程圖樣集中於晶粒，而簡化切割程序，並縮小切割道的寬度，以增加一片晶圓能產出晶粒的數量，且避免製程圖樣殘留於切割道，而改善製程圖樣之殘留所造成之短路現象。
本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊，且相鄰該些第二邊的該些切割道的寬度小於相鄰該些第一邊的該些切割道的寬度；該些製程圖樣位於相鄰該些第一邊的該些切割道。
本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊；該些製程圖樣位於相鄰該些第二邊的該些切割道中的5%切割道及相鄰該些第一邊的該些切割道；其中，未具有該些製程圖樣之相鄰該些第二邊的該些切割道的寬度小於具有該些製程圖樣之該些切割道的寬度。
本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊；該些製程圖樣位於該些晶粒內。
在說明書及後續的申請專利範圍當中使用了某些詞彙指稱特定的元件，然，所屬本發明技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞稱呼同一個元件，而且，本說明書及後續的申請專利範圍並不以名稱的差異作為區分元件的方式，而是以元件在整體技術上的差異作為區分的準則。在通篇說明書及後續的申請專利範圍當中所提及的「包含」為一開放式用語，故應解釋成「包含但不限定於」。
為使　貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例說明，說明如後：
請參閱第一圖，其為本發明之晶圓結構的一實施例的示意圖。如圖所示，一晶圓結構10包含複數晶粒20與複數切割道30、32，其中切割道30為橫向（或稱第一方向）X的切割道，切割道32為縱向（或稱第二方向）Y的切割道，依圖面而言，該些第一方向X的切割道30相鄰該些晶粒20的上下兩側，該些第二方向Y的切割道32相鄰該些晶粒20的左右兩側，所以，該些切割道30、32環繞該些晶粒的四周。再者，第一圖實施例中晶圓結構10的該些晶粒20為長方形。以下搭配晶圓結構10之一區域12而對本發明之各實施例進行說明。
請參閱第二圖，其為第一圖所示之晶圓結構10之區域12的放大圖。如圖所示，晶粒20具有一第一邊21、一第二邊22、一第三邊23及一第四邊24，其中，第一邊21及第三邊23為晶粒20的短邊，第二邊22及第四邊24為晶粒20的長邊。該些晶粒20可以包含複數輸入/輸出部（或稱為輸入/輸出通道）25，該些輸入/輸出部25沿著晶粒20的第二邊22或第四邊24設置，且，第二圖實施例中該些輸入/輸出部25沿著晶粒20的第二邊22及第四邊24設置，所以，該些輸入/輸出部25可以位於晶粒20的兩個長邊。
復參閱第二圖，製程圖樣40集中位於相鄰晶粒20的第一邊21的該些切割道32內，於第二圖實施例中製程圖樣40可未位於相鄰晶粒20的第二邊22及第四邊24的該些切割道30內，換言之，製程圖樣40可全部皆位於相鄰第一邊（短邊）21的切割道32內，所以，該些輸入/輸出部25與該些製程圖樣40相鄰晶粒20的不同邊，如此，進行切割製程後，即使製程圖樣40未被切割完全而殘留，亦不影響該些輸入/輸出部25的電性連接狀態，例如製程圖樣40的殘留物位於相鄰第一邊（短邊）21的切割道32內，由於相鄰第二邊（長邊）22、第四邊（長邊）24的切割道30並未具有製程圖樣40的殘留物，而不會導致該些輸入/輸出部25間短路，而且也不會影響晶粒20與其他配件（例如，測試裝置的導線或者軟性電路板（FPC））組裝的電性連接狀態。上述製程圖樣包含對準圖樣、寬度量測圖樣、厚度量測圖樣或者電性測試元件等。
再者，第二圖實施例的第二方向Y的切割道32的寬度為第一寬度W1，而第一方向X的切割道30的寬度為第二寬度W2，且如圖所示，由於第一方向X的切割道30中毋須設置製程圖樣40，故第二寬度W2將可小於第一寬度W1，換言之，相鄰晶粒20之第二邊22的切割道30的寬度小於相鄰晶粒20之第一邊21的切割道32的寬度。此外，若位於第二方向Y的切割道32內的製程圖樣40具有一最大寬度W3，由於第一方向X的切割道30中毋須設置製程圖樣40，使得切割道30的第二寬度W2可以小於最大寬度W3，因此，未具有製程圖樣40之相鄰第二邊22的切割道30的寬度可以小於製程圖樣40的寬度。再者，為了切割製程中無需多次更換刀具以簡化切割程序，相鄰晶粒20的第二邊22及第四邊24的切割道30的寬度可以同為第二寬度W2，而相鄰該些第一邊21及該些第三邊23的該些切割道32的寬度可以為相同寬度W3。但是，第二圖所示僅是一種實施結構，所以，相鄰第二邊22及第四邊24的切割道30的寬度可以為不同寬度。由上述說明可知，由於製程圖樣40集中位於相鄰晶粒20的第一邊21的該些切割道32，所以相鄰第二邊22的該些切割道30之寬度即可被縮減，而可減少該些切割道30佔用晶圓之空間，因此節省的空間可用於額外形成晶粒20，進而增加一片晶圓能產出晶粒20的數量。
請參閱第三圖，其為本發明之晶圓結構之一第二實施例的放大示意圖，第三圖為第一圖所示之晶圓結構10之區域12的放大圖。如圖所示，第三圖實施例與第二圖實施例之差異在於，第三圖的第一方向X的該些切割道30、34、36之寬度可為不同寬度，其中切割道30的寬度為較窄的第二寬度W2，此外切割道34、36的寬度可改為第二方向Y的切割道32之較寬的第一寬度W1以供設置製程圖樣42、43。
再者，具第一寬度W1的第一方向X的切割道34、36的數量可以佔第一方向X的全部切割道的數量的5%以下，而較佳為2%，換言之，若第一方向X的切割道共有100條，則本發明第二實施例至多容許5條切割道中供設置製程圖樣42、43，且較佳僅容許2條以下的切割道中供設置製程圖樣。所以，除了製程圖樣41集中位於相鄰第一邊21的切割道32外，也有部分製程圖樣42、43位於相鄰第二邊22的切割道中5%以下（或較佳為2%以下）的切割道34、36，如此，未具有製程圖樣41、42、43之相鄰第二邊22的切割道30的寬度W2小於具有製程圖樣41、42、43之切割道32、34、36的寬度W1。此外，製程圖樣41、42、43的寬度為最大寬度W3，第二寬度W2可以小於最大寬度W3。
本發明之晶圓結構之第一、第二實施例藉由將晶圓所需的製程圖樣集中設置於相鄰晶粒20短邊的切割道32中，使得相鄰晶粒20長邊的切割道全部或其中的至少95%（或較佳為98%）以上毋須設置製程圖樣，故能有效縮減相鄰晶粒20長邊之切割道的寬度，以減少相鄰晶粒20長邊之切割道佔用晶圓之空間，節省的空間可用於額外形成晶粒20，進而增加一片晶圓能產出晶粒20的數量。第一、第二實施例應用於長、短邊差距甚大的長方形晶粒20時效果特別顯著，舉例而言，若晶粒20的第二邊(長邊)22與第一邊(短邊)21的比例相差達5倍以上（較佳為10倍以上）時(例如顯示面板的驅動IC或觸控控制IC一般符合此長寬條件)，應用本發明第一、第二實施例將製程圖樣集中設置於相鄰晶粒20短邊的切割道中，其節省切割道所佔用之晶圓面積的效果尤其良好。參閱第四圖，其為本發明之晶圓結構之一第三實施例的放大示意圖，第四圖為第一圖所示之晶圓結構10之區域12的放大圖。如圖所示，第四圖實施例與第二、第三圖實施例的差異在於，製程圖樣44皆位於晶粒20內，而未放置於任何切割道30、38內，所以，第二方向Y的切割道38的寬度與第一方向X的切割道30之寬度可以同為較窄的第二寬度W2，且第一方向X的所有切割道30與第二方向Y的所有切割道38可以如第四圖所示為相同寬度，使得切割製程中無需更換刀具而更進一步簡化切割程序。如此，該些切割道30、38的第二寬度W2可以小於製程圖樣44的一第四寬度W4。由於製程圖樣44集中於晶粒20內，所以該些切割道30、38之寬度即可被縮減，而可減少該些切割道30、38佔用晶圓之空間，因此可增加一片晶圓能產出晶粒20的數量。再者，因所有切割道30、38中無製程圖樣44，所以，在切割製程中無須考量製程圖樣44存在的問題，及簡化切割製程參數的選擇，而簡化切割程序並使切割道寬度可縮小達到切割製程的最小極限寬度。切割製程的最小極限寬度可以依據製造設備的能力有所不同，其非本發明技術所侷限。
復參閱第四圖，晶粒20內具有製程圖樣44外，也包含數個電子元件50，製程圖樣44位於晶粒20內原本無設計電子元件50或其他線路的無用區域，所以製程圖樣44可位於晶粒20內之任意位置的無用區域，而電子元件50位於晶粒20內欲設計各種元件的電子元件區，所以，電子元件50位於無用區域之外。再者，晶粒20可以更包含輸入/輸出部25，然而，晶粒20內形成電子元件50的圖案的形狀、輸入/輸出部25的形成位置及製程圖樣44的形成位置，皆非第四圖實施例所限制。前述無用區域可以為晶圓中特定一層結構的無用區域（例如多晶矽層或金屬層中的無用區域），以用來放置對準圖樣、寬度量測圖樣或厚度量測圖樣等單層的製程圖樣；或者，於設計晶粒20的電路時，可以預先保留晶粒20之特定區域作為無用區域，此無用區域可橫跨晶圓的多層結構，故可用來放置多層的電性測試元件等製程圖樣。另外，依據上述說明可知，依據製程需要，除了可將製程圖樣44集中於晶粒20內，亦可將部分製程圖樣44分佈於部分切割道30或38，如此仍可減少切割道30、38佔用晶圓之空間。
綜合上述，本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊，且相鄰該些第二邊的該些切割道的寬度小於相鄰該些第一邊的該些切割道的寬度；該些製程圖樣位於相鄰該些第一邊的該些切割道。
本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊；該些製程圖樣位於相鄰該些第二邊的該些切割道中的5%切割道及相鄰該些第一邊的該些切割道；其中，未具有該些製程圖樣之相鄰該些第二邊的該些切割道的寬度小於具有該些製程圖樣之該些切割道的寬度。
本發明揭示一種晶圓結構，其包含複數晶粒、複數切割道及複數製程圖樣，該些晶粒具有複數第一邊及複數第二邊；該些切割道相鄰該些晶粒的該些第一邊及該些第二邊；該些製程圖樣位於該些晶粒內。
10‧‧‧晶圓結構
12‧‧‧區域
20‧‧‧晶粒
21‧‧‧第一邊
22‧‧‧第二邊
23‧‧‧第三邊
24‧‧‧第四邊
25‧‧‧輸入/輸出部
30‧‧‧切割道
32‧‧‧切割道
34‧‧‧切割道
36‧‧‧切割道
38‧‧‧切割道
40‧‧‧製程圖樣
41‧‧‧製程圖樣
42‧‧‧製程圖樣
43‧‧‧製程圖樣
44‧‧‧製程圖樣
50‧‧‧電子元件
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧最大寬度
W4‧‧‧第四寬度
X‧‧‧第一方向
Y‧‧‧第二方向
第一圖：其為本發明之晶圓結構的一實施例的示意圖； 第二圖：其為本發明之晶圓結構之一第一實施例的放大示意圖； 第三圖：其為本發明之晶圓結構之一第二實施例的放大示意圖；及 第四圖：其為本發明之晶圓結構之一第三實施例的放大示意圖。

Claims (18)

  1. 一種晶圓結構，其包含： 複數晶粒，具有複數第一邊及複數第二邊； 複數切割道，相鄰該些晶粒的該些第一邊及該些第二邊，相鄰該些第二邊的該些切割道的寬度小於相鄰該些第一邊的該些切割道的寬度；及 複數製程圖樣，位於相鄰該些第一邊的該些切割道。
  2. 如申請專利範圍第1項所述之晶圓結構，其中，該些第一邊為該些晶粒的短邊，該些第二邊為該些晶粒的長邊。
  3. 如申請專利範圍第1項所述之晶圓結構，其中，該些製程圖樣全部皆位於相鄰該些第一邊的該些切割道。
  4. 如申請專利範圍第1項所述之晶圓結構，其中，該些晶粒具有複數輸入/輸出部，該些輸入/輸出部沿著該些第二邊設置，該些輸入/輸出部與該些製程圖樣相鄰該些晶粒的不同邊。
  5. 如申請專利範圍第1項所述之晶圓結構，其中，相鄰該些第二邊的該些切割道的寬度小於該些製程圖樣的最大寬度。
  6. 如申請專利範圍第1項所述之晶圓結構，其中，相鄰該些第二邊的該些切割道的寬度為相同寬度。
  7. 如申請專利範圍第6項所述之晶圓結構，其中，相鄰該些第一邊的該些切割道的寬度為相同寬度。
  8. 一種晶圓結構，其包含： 複數晶粒，具有複數第一邊及複數第二邊； 複數切割道，相鄰該些晶粒的該些第一邊及該些第二邊；及 複數製程圖樣，位於相鄰該些第二邊的該些切割道中5%以下的切割道及相鄰該些第一邊的該些切割道； 其中，未具有該些製程圖樣之相鄰該些第二邊的該些切割道的寬度小於具有該些製程圖樣之該些切割道的寬度。
  9. 如申請專利範圍第8項所述之晶圓結構，其中，該些第一邊為該些晶粒的短邊，該些第二邊為該些晶粒的長邊。
  10. 如申請專利範圍第8項所述之晶圓結構，其中，該些晶粒具有複數輸入/輸出部，該些輸入/輸出部沿著該些第二邊設置。
  11. 如申請專利範圍第8項所述之晶圓結構，其中，未具有該些製程圖樣之相鄰該些第二邊的該些切割道的寬度小於該些製程圖樣的最大寬度。
  12. 一種晶圓結構，其包含： 複數晶粒，具有複數第一邊及複數第二邊； 複數切割道，相鄰該些晶粒的該些第一邊及該些第二邊；及 複數製程圖樣，位於該些晶粒內。
  13. 如申請專利範圍第12項所述之晶圓結構，其中，該些晶粒分別包含數個電子元件，該些製程圖樣位於該些晶粒未設置該電子元件的一無用區域。
  14. 如申請專利範圍第13項所述之晶圓結構，其中，該無用區域為該晶圓結構其中一層結構的無用區域。
  15. 如申請專利範圍第13項所述之晶圓結構，其中，該無用區域為橫跨該晶圓結構之多層結構的無用區域。
  16. 如申請專利範圍第12項所述之晶圓結構，其中，該些切割道的寬度小於該些製程圖樣的最大寬度。
  17. 如申請專利範圍第12項所述之晶圓結構，其中，相鄰該些第二邊的該些切割道的寬度為相同寬度。
  18. 如申請專利範圍第12項所述之晶圓結構，其中，相鄰該些第一邊的該些切割道的寬度為相同寬度。
TW107122305A 2017-06-28 2018-06-28 晶圓結構 TWI714865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762525904P 2017-06-28 2017-06-28
US62/525,904 2017-06-28

Publications (2)

Publication Number Publication Date
TW201905999A true TW201905999A (zh) 2019-02-01
TWI714865B TWI714865B (zh) 2021-01-01

Family

ID=64802515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122305A TWI714865B (zh) 2017-06-28 2018-06-28 晶圓結構

Country Status (3)

Country Link
KR (2) KR20190001947A (zh)
CN (1) CN109148559A (zh)
TW (1) TWI714865B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652015B2 (ja) * 1987-04-07 1997-09-10 セイコーエプソン株式会社 半導体装置
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP2007053140A (ja) * 2005-08-15 2007-03-01 Seiko Epson Corp 半導体装置
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
KR101102658B1 (ko) * 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
CN103176350A (zh) * 2011-12-26 2013-06-26 和舰科技(苏州)有限公司 一种使晶圆上芯片数量最大化的光罩制作方法
US8952497B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers
JP2014195040A (ja) * 2013-02-27 2014-10-09 Mitsuboshi Diamond Industrial Co Ltd Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置
JP6696122B2 (ja) * 2015-07-10 2020-05-20 住友電気工業株式会社 ワイドバンドギャップ半導体装置の製造方法、ワイドバンドギャップ半導体ウエハおよびワイドバンドギャップ半導体チップ

Also Published As

Publication number Publication date
TWI714865B (zh) 2021-01-01
CN109148559A (zh) 2019-01-04
KR20190001947A (ko) 2019-01-07
KR20200023625A (ko) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5292005B2 (ja) 半導体集積回路
US7224176B2 (en) Semiconductor device having test element groups
JP5097096B2 (ja) 半導体集積回路
US8698273B2 (en) Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries
JP2002299457A (ja) 半導体集積回路の配線方法及び構造
US9449929B2 (en) Semiconductor device and layout design system
US9941270B2 (en) Semiconductor device and design method of same
JP2007311500A (ja) 半導体装置の設計方法及びこれを実行するプログラム
TWI613757B (zh) 形成用於電路之複數個導線之方法
JP3238395B2 (ja) 半導体集積回路
TWI714865B (zh) 晶圓結構
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
Ceyhan et al. Cu/low-$ k $ interconnect technology design and benchmarking for future technology nodes
JP2005057003A (ja) 半導体集積回路装置
JP2000058763A (ja) 半導体集積回路
JP2997179B2 (ja) パワーｍｏｓトランジスタ
KR100949873B1 (ko) 노광마스크 및 이를 이용한 반도체소자 형성방법
JP2004296864A (ja) 半導体装置及びパターン発生方法
TWI710290B (zh) 電路結構及其製造方法
US20240170402A1 (en) Semiconductor device
JP2005032768A (ja) 半導体装置
JPH104141A (ja) 半導体集積装置
US20240234307A9 (en) Device and method of manufacturing the same
WO2023095616A1 (ja) 半導体集積回路装置
WO2010001507A1 (ja) 半導体集積回路装置