CN102782812A - 具有用于减少裂痕扩展的划道对准标记的半导体晶片 - Google Patents

具有用于减少裂痕扩展的划道对准标记的半导体晶片 Download PDF

Info

Publication number
CN102782812A
CN102782812A CN2010800470647A CN201080047064A CN102782812A CN 102782812 A CN102782812 A CN 102782812A CN 2010800470647 A CN2010800470647 A CN 2010800470647A CN 201080047064 A CN201080047064 A CN 201080047064A CN 102782812 A CN102782812 A CN 102782812A
Authority
CN
China
Prior art keywords
alignment
line
alignment mark
tube core
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800470647A
Other languages
English (en)
Inventor
V·波尔
忠-诚·付
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102782812A publication Critical patent/CN102782812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种晶片(10)至少包括第一管芯(12)和至少第二管芯(13)，其中，所述第一管芯和所述第二管芯由定位在第一管芯和第二管芯之间的区域彼此分开。该晶片还包括对准标记组(31)，所述对准标记组(31)用于将所述晶片与图案化所述晶片(10)的工具对准，所述对准标记组(31)全部位于所述第一管芯(12)和第二管芯(13)之间的区域内，并且，所述对准标记组(31)包括多条对准线(36，37，38)，并且，其中，所述多条对准线(36，37，38)中的每一条线是使用多个段(45，46，47，48，49)形成的，所述多个段(45，46，47，48，49)由填充有绝缘材料的多个间隙(51，52，53，54)彼此分开。

Description

具有用于减少裂痕扩展的划道对准标记的半导体晶片
技术领域
本公开总体上涉及半导体，更具体地涉及一种半导体晶片结构。
技术背景
对准标记常用于半导体器件的制造中。为了准确地定位形成在晶片上的半导体管芯的行和列的阵列中的半导体器件，设备使用该晶片上的对准标记。典型地，这种对准标记被定位在半导体管芯之间的区域中，这些区域通常被称为划道。通过锯或切割半导体管芯形成切口来将半导体管芯单体化。对准标记典型地是划道中最大的结构。常规的切割锯典型地具有40微米或更小的量级的切割宽度。然而，由于对准系统对常规光刻设备的限制，目前的对准标记相对于切口保持较大的尺寸。因此，当实现窄尺寸的切口并且切割锯遇到大的对准标记时，与每条划道相邻的半导体管芯可能会受到损坏。
附图说明
通过举例来阐明本发明，并且本发明不受附图限制。在附图中，相同的附图标记指示类似的元件。出于简洁和清楚的目的示出了附图中的元件，并且这些元件无需按照实际尺寸来描绘。
图1以透视的形式图示了根据本发明的具有划道对准标记的半导体晶片。
图2以透视的形式图示了根据本发明的划道对准标记的一个实施例。
图3以透视的形式图示了根据本发明的划道对准标记的另一个实施例，该划道对准标记可以被单独地使用，也可以与图2中的对准标记堆叠交叉结合地使用。
图4以截面的形式图示了图2中的划道对准标记的一个堆叠实施例的示例；以及
图5以截面的形式图示了图3中的划道对准标记的互补堆叠实施例的示例。
具体实施例
图1图示了半导体晶片10，该半导体晶片10具有多个半导体管芯，诸如，管芯12、管芯13、管芯14、以及管芯15。晶片上的所有管芯通过电介质材料(例如，绝缘材料)而被电隔离。可以使用各种电介质材料中的任何一种电介质材料。典型地，在晶片10内实现的半导体管芯被布置成具有管芯的行和列的阵列。如图中多个点所示出的，仅图示了在晶片10内实现的多个半导体管芯中的少数半导体管芯。管芯的行和列的阵列导致了分离或划分管芯的多个水平或垂直划道。例如，形成了垂直划道18和水平划道20。应该理解，出于图解的目的，图1中的管芯和划道的尺寸并不准确，实际上，划道的尺寸远小于半导体管芯的尺寸。并且，在晶片10内可以实现任何类型的半导体管芯，因此，取决于要形成什么样的产品，管芯的实际尺寸在晶片之间是变化的。根据本发明，划道标记形成在与某些管芯相邻的某些划道内。例如，在划道18内是划道对准标记24，在划道20内是划道对准标记22。如将在图2中更详细描述的，每个划道标记具有多条线，这些线由第一材料形成并且被第二材料分段和分离。第一材料和第二材料可以是导电的，也可以是非导电的。在一种形式中，该第一材料是导电材料，诸如铜或另一种金属，以形成导电线。在这种形式中，该第二材料是用于电绝缘的电介质。在一种形式中，每个划道对准标记中的导电线被实现为与晶片切割方向正交或垂直。然而，也可以使用其它角位。当划道内的每个对准标记的相邻导电线与锯切割划道的方向垂直时，可以实现划道区域的充分使用。换句话说，即使划道很窄，也可以实现大量的导电线以允许光学设备容易地定位对准标记。如果导电线被实现为与管芯的边缘平行而非垂直，那么划道需要较大的宽度以允许光学设备定位对准标记。
图2图示了在管芯12和管芯13之间的区域中的图1的划道18的第一种形式的进一步的细节。如上所述，在划道18内是划道对准标记24。划道对准标记24具有多个对准标记组，诸如，组30、组31、组32、组33。每个对准标记组具有一个或多个导电线，这些导电线与划道18被锯的方向正交。中间参考标记35定位在组30、31和组32、33之间，并且作为标称对准中心。典型地，中间参考标记35上方的组与中间参考标记35下方的组在组的数量上是不同的。在所图示的形式中，利用3条划道标记线来实现组30至33中的每一个组。应该理解，可以实现其它数目的划道标记线或者单个划道标记线。还应该理解，出于解释的目的示出了一个特定的实施方式，但是也可以实现组30至33中的划道标记线之间的其它距离。将组30的中间划道标记线与相邻组31的中间划道标记线之间的距离标识为距离D1。类似地，将组32的中间划道标记线与相邻组33的中间划道标记线之间的距离标识为距离D2。将组31的中间划道标记线与组32的中间划道标记线之间的距离标识为距离D3。针对特定的对准检测硬件，每个光刻设备生产商指定组之间的间距。因此，取决于检测硬件，距离D1、D2、D3根据正在使用的设备而变化。在一种形式中，距离D2的值大于距离D1的值。因此，可以容易地理解，对准标记在由锯形成的切口的方向上的尺寸取决于光刻设备。由此，可以实现各种划道标记线的分组和分离。
在组30内设置划道标记线36、37、38，在组32内设置划道标记线40、41、42。在该示例的所示出的形式中，组31的划道标记线与组30中的相同。类似地，组32的划道标记线与组33中的相同。在组30上方设置多个附加的类似组。在组33的下方也设置多个附加的类似组。仅在一种形式中，在中间参考标记35上方总共设置19个相同的组，并且在中间参考标记35下方总共设置21个相同的组。每条划道标记线被分段并且被形成为具有多个段，这些段由间隙分开。例如，在划道标记线36内是线段45、46、47、48和49。段45和46由间隙51分开。段46和47由间隙52分开。段47和48由间隙53分开。段48和49由间隙54分开。如果划道标记线是由诸如铜的导电材料形成的，则间隙51至54由电介质56形成。在更广泛的意义上，只要划道标记线与间隙材料是不同的材料即可，而不管是导电的还是非导电的。
从划道18的中间部分切割宽度为W的切口58。使用锯来形成该切口。如果划道标记线是由诸如铜的导电材料形成的并且是连续的，那么锯的刀片的旋转动作会劈开铜并且在横向动作中将铜抬起。铜的抬起会横向延伸并且引起裂痕，该裂痕会延伸至间隙或划道对准标记24与管芯12、13中的每一个之间的缓冲地带。在许多实例中，该裂痕会延伸通过缓冲地带并且进入相邻管芯12、13中的一个或两者中，从而毁坏管芯12、13外围处的电路的功能。在其它实例中，当管芯被实现在终端使用应用中之后，该裂痕会导致半导体管芯的过早破坏。可以在管芯12、13中的每一个的外围处执行管芯止裂，但是这种方案典型地并不是完全有效。为了消除管芯裂痕问题，将每一条划道标记线分段以阻止切割动作引起的裂痕的横向扩展。划道标记线被实现为长方形线条，这些长方形线条具有多个由间隙分开的长方形断片。中断的或者切分的划道标记线延伸跨过划道对准标记24的宽度。在一种形式中，所有相邻划道标记线的间隙沿切割方向对准，并且相邻划道标记线的各个段的材料也对准。在其它形式中，相邻划道标记线的间隙不必沿切割方向对准。
被分段的划道标记线呈长方形并且具有某一长度，该长度足够长使得不会发生标记线材料的量的明显减少。由此，不会显著地降低所使用的光学识别设备的光学特性。换句话说，在各个段之间实现的间隙相对小，从而不会显著地降低光学识别设备对准半导体晶片的能力。通过使用连续的材料将被分段的划道标记线制成长方形图案，除了在段之间的间隙或空间中，不会导致反射材料或吸收材料的丢失。
图3图示了根据本发明的划道对准标记24’的另一个实施例，该划道对准标记24’可以被单独地使用，也可以与图2中的对准标记堆叠结合地使用。在所示的形式中，假设划道对准标记24’将与图2的划道对准标记24堆叠。因此，为了易于理解并且便于阐述，图2和图3之间公共的元件将被同样地编号。划道标记线36、37、38中的每一条都由被金属包围的电介质材料形成，假定利用金属和电介质材料来实现划道对准标记24’。因此，在这种形式中，划道对准标记24’在材料形成上与图2的划道对准标记24互补。类似地，中间参考标记35’由金属和电介质材料形成，其与图2的中间参考标记35相应或相对。中间参考标记35’被电介质56’包围，不同于图2的实施方式，其没有延伸进入组31和组32。在所示出的形式中，在图2的划道对准标记24的上方或者下方对准划道对准标记24’，并且在不同的金属化层中实现该划道对准标记24’。但是，也可以如所示出的，在没有划道中的附加的金属化层的情况下，单独地实现划道对准标记24’。
图4图示了图2中的金属化的划道标记线40内的金属化层沿线4-4的截面图。在划道18内设置衬底62，该衬底62在任何一侧与管芯12和管芯13毗邻。电介质56在衬底62上方。利用划道标记线在每隔一个的金属化层中实现图2中的划道对准标记24，例如，在第二金属化层(M2)中，在第四金属化层(M4)中，以及在第六金属化层(M6)中。每一层的金属以及间隙均被对准。电介质56将M2、M4、M6层分开，并且形成每个金属化层的间隙。应该理解，图4所示的金属化可以通过形成单独的图案化的金属层和电介质层来实现，或者通过形成单独的通孔层来实现，在该通孔层中，交替地形成金属层和电介质层。
图5图示了，当图3中的划道对准标记与图2中的划道对准标记堆叠交叉结合地使用时，图3中的金属与电介质邻接的划道标记线40’内的金属化层的截面图。作为堆叠交叉结合的结果，图3中的暴露的顶部金属不再是金属顶层，而是被表示为图5的金属层M5。换句话说，图5中的划道标记线图示了以金属层1为起点的奇数金属层，图4中的划道标记线图示了以金属层2为起点的偶数金属层。
如结合图4所示的，电介质56在衬底62上方。例如，利用第一金属化层(M1)、第三金属化层(M3)、第五金属化层(M5)来实现金属与电介质邻接的划道标记线41’。将每个层的金属和间隙均对准。在垂直于锯痕的方向上，将图4和图5的每个金属化层的金属和间隙均对准。应该理解，间隙不需要在垂直于锯痕的方向上对准。在与锯痕对准的方向上，对于其中图2和图3过重叠(图2或图3中的任何一个在另一个之上)的实施例，图4和图5的每一个金属化层的金属和间隙在实现金属和实现电介质之间互补。在其中图2被实现为不与图3过重叠或欠重叠或图3被实现为不与图2过重叠或欠重叠的实施例中，可以形成图4和图5的层使得这些层没有交叉也没有重叠。
还应该理解，图5所示的金属化可以通过形成单独的图案化的金属层和电介质层来实现，或者通过形成单独的通孔层来实现，在该通孔层中，交替地形成金属层和电介质层。
到目前，应该理解，本发明提供了一种具有排列成阵列以形成划道的管芯的半导体晶片，其中，对准标记具有分段的平行线，这些分段的平行线垂直于晶片被切割以形成单个管芯的方向。间隙将每一段与另一个段分开。在大约沿划道的中心形成切口的情况下，当形成该切口的锯的刀片碰撞到对准标记时，锯抬起对准标记。对准标记材料的抬起会在各个方向上撕裂对准标记。如果没有用于将对准标记的多个分离的部分隔离的间隙，那么裂痕很有可能横向扩展通过整个对准标记并且到达邻接的管芯的边缘。作为这种裂痕扩展的结果，典型地，管芯的边缘被物理地改变，这将导致管芯的失灵。通常，裂痕的力足够地大，使得即使在管芯外围附近存在止裂也不能确保这种裂痕扩展不会损坏管芯。通常用于对准标记的材料是铜，锯的刀片的动作轻易地就将该铜抬起。对垂直于切割方向的对准标记进行分段使得可以减少铜被抬起的量以及减少所需的铜的量。另外，这些对准标记被形成为多个分段的平行线的多个组，其中每一系列组的中心分开预定的距离。中心标记上方或左侧的组被分开的距离不同于中心标记下方或右侧组被分开的距离。并且，从中心标记起在一个方向上实现的组的数目不同于从中心标记起在与该一个方向相反的方向上实现的组的数目。因此，当将管芯单体化或形成了切口时，可以在减少相邻管芯的裂痕扩展的同时保持对准标记的稳健性。
在一种形式中，提供一种具有至少第一管芯和至少第二管芯的晶片。定位在第一管芯和第二管芯之间的区域将第一管芯和第二管芯彼此分开。第一对准标记组用于将晶片与图案化晶片的工具对准。第一对准标记组全部位于第一管芯和第二管芯之间的区域内。第一对准标记组包括第一多条对准线。利用第一多个段来形成该第一多条对准线中的每一条线，该第一多个段由填充有绝缘材料的第一多个间隙分开。在另一种形式中，至少第二对准标记组用于将晶片与图案化晶片的工具对准。第二对准标记组全部位于第一管芯和第二管芯之间的区域内。第二对准标记组包括第二多条对准线。利用第二多个段来形成该第二多条对准线中的每一条线，该第二多个段由填充有绝缘材料的第二多个间隙分开。在另一种形式中，第一多个段形成于晶片的第一多个金属层中或者形成于晶片的第一多个通孔层中。第二多个段形成于晶片的第二多个金属层中或者形成于晶片的第二多个通孔层中。在另一种形式中，该第一多个段的每一个段的长度大于填充有绝缘材料的第一多个间隙的每一个间隙的长度是至少三倍。在另一种形式中，至少第三对准标记组用于将晶片与图案化晶片的工具对准。第三对准标记组全部位于第一管芯和第二管芯之间的区域内，其中，该第三对准标记组包括第三多条对准线，并且，利用第三多个段来形成该第三多条对准线中的每一条线，该第三多个段由填充有绝缘材料的第三多个间隙分开。在另一种形式中，提供至少第四对准标记组，以用于将晶片与图案化晶片的工具对准。第四对准标记组全部位于第一管芯和第二管芯之间的区域内，其中，该第四对准标记组包括第四多条对准线，并且，利用第四多个段来形成该第四多条对准线中的每一条线，该第四多个段由填充有绝缘材料的第四多个间隙分开。在另一种形式中，平行于第一对准标记组的第一多条线的中心轴与平行于第三对准标记组的第三多条线的中心轴分开第一距离。平行于第二对准标记组的第二多条线的中心轴与平行于第四对准标记组的第四多条线的中心轴分开第二距离。该第二距离大于该第一距离。在另一种形式中，使用包含至少铜的导电材料来形成该第一多个段。
在另一种形式中，本发明提供一种具有至少第一管芯和至少第二管芯的晶片。定位在第一管芯和第二管芯之间的区域将第一管芯和第二管芯彼此分开。提供第一对准标记，以用于将晶片与图案化晶片的工具对准。第一对准标记全部位于第一管芯和第二管芯之间的区域内。第一对准标记包括中间参考标记以及位于中间参考标记的相对侧上的第一对准线和第二对准线。利用第一多个段来形成该第一对准线，该第一多个段由填充有绝缘材料的第一多个间隙分开，并且，利用第二多个段来形成该第二对准线，该第二多个段由填充有绝缘材料的第二多个间隙分开。在另一种形式中，第一多个段形成于晶片的第一多个金属层中或者形成于晶片的第一多个通孔层中。第二多个段形成于晶片的第二多个金属层中或者形成于晶片的第二多个通孔层中。在另一种形式中，该第一多个段的每一个段的长度大于填充有绝缘材料的第一多个间隙的每一个间隙的长度是至少三倍，并且，该第二多个段的每一个段的长度大于填充有绝缘材料的第二多个间隙的每一个间隙的长度是至少三倍。在又一种形式中，使用包含至少铜的导电材料来形成该第一多个段。
在一种形式中，提供一种具有至少第一管芯和至少第二管芯的晶片。定位在第一管芯和第二管芯之间的区域将第一管芯和第二管芯彼此分开。第一对准标记组用于将晶片与图案化晶片的工具对准。第一对准标记组全部位于第一管芯和第二管芯之间的区域内。第一对准标记组包括：(1)形成于第一层中的第一多条对准线，并且，利用第一多个段来形成该第一多条对准线中的每一条线，该第一多个段由填充有绝缘材料的第一多个间隙分开；以及(2)形成于第二层中的第二多条对准线，第二层位于第一层下方，并且，利用第二多个段来形成该第二多条对准线中的每一条线，该第二多个段由填充有绝缘材料的第二多个间隙分开。在另一种形式中，提供至少第二对准标记组，以用于将晶片与图案化晶片的工具对准。第二对准标记组全部位于第一管芯和第二管芯之间的区域内。第二对准标记组包括：(1)形成在该第一层中的第三多条对准线，并且，利用第三多个段来形成该第三多条对准线中的每一条线，该第三多个段由填充有绝缘材料的第三多个间隙分开；以及(2)形成在该第二层中的第四多条对准线，第二层位于第一层下方，并且，利用第四多个段来形成该第四多条对准线中的每一条线，该第四多个段由填充有绝缘材料的第四多个间隙分开。在另一种形式中，提供至少第三对准标记组，以用于将晶片与图案化晶片的工具对准。第三对准标记组全部位于第一管芯和第二管芯之间的区域内。第三对准标记组包括：(1)形成在该第一层中的第五多条对准线，并且，利用第五多个段来形成该第五多条对准线中的每一条线，该第五多个段由填充有绝缘材料的第五多个间隙分开；以及(2)形成在该第二层中的第六多条对准线，第二层位于第一层下方，并且，利用第六多个段来形成该第六多条对准线中的每一条线，该第六多个段由填充有绝缘材料的第六多个间隙分开。在另一种形式中，晶片具有至少第四对准标记组，以用于将晶片与图案化晶片的工具对准。第四对准标记组全部位于第一管芯和第二管芯之间的区域内。第四对准标记组包括：(1)形成在该第一层中的第七多条对准线，并且，利用第七多个段来形成该第七多条对准线中的每一条线，该第七多个段由填充有绝缘材料的第七多个间隙分开；以及(2)形成在该第二层中的第八多条对准线，第二层位于第一层下方，并且，利用第八多个段来形成该第八多条对准线中的每一条线，该第八多个段由填充有绝缘材料的第八多个间隙分开。在另一种形式中，平行于第一对准标记组的第一多条线的中心轴与平行于第三对准标记组的第五多条线的中心轴分开第一距离。平行于第二对准标记组的第三多条线平行的中心轴与平行于第四对准标记组的第七多条线的中心轴分开第二距离，并且，该第二距离大于该第一距离。在又一形式中，第一多条对准线、第三多条对准线、第五多条对准线、以及第七多条对准线形成于第一层中，并且，第二多条对准线、第四多条对准线、第六多条对准线、以及第八多条对准线形成于第二层中，使得它们不会重叠。在另一种形式中，该第一多个段的每一个段的长度大于填充有绝缘材料的第一多个间隙的每一个间隙的长度是至少三倍，并且，该第二多个段的每一个段的长度大于填充有绝缘材料的第二多个间隙的每一个间隙的长度是至少三倍。在又一形式中，使用包含至少铜的导电材料来形成该第一多个段、该第二多个段、该第三多个段、该第四多个段、该第五多个段、该第六多个段、该七多个段、以及该第八多个段。
尽管已经针对具体的导电类型或电势极性描述了本发明，但是本领域的技术人员可以理解，如果存在的话，说明书以及权利要求中的诸如“前”、“后”、“顶”、“底”、“之上”、“之下”之类的术语仅是出于描述性目的的，而并非是用于描述永久的相对位置。可以理解，如此使用的这些术语在适当的情况下是可以互换的，使得本说明书中描述的本发明的实施例在不同于本说明书中所示出的方位的其它方位中也能够操作。
尽管已经针对具体的实施例描述了本发明，但是在不脱离如下述权利要求中陈述的本发明的范围的情况下，可以对本发明做出各种修改和变型。例如，可以使用导电的或非导电的各种材料来实现对准标记。当使用导电材料时，可以使用除了金属以外的其它材料。当使用导电金属时，可以使用除了铜以外的其它金属。可以使用任何数量的电绝缘材料来实现所描述的电介质。当使用金属来实现对准标记时，在一种形式中，对准标记在与切口线正交的方向上不具有连续的金属，该切口线的长度大于切口线的宽度的预定百分比。该预定百分比是可变的，在一种形式中，该预定百分比是50％。在其它形式中，该预定百分比大于100％。可以实现段的各种对准图案，其中，间隙可以部分对准或者完全不对准。相应地，本说明书和附图是示例性的而非限制性的，并且所有这种修改都意图包含在本发明的范围内。在本说明书中针对具体实施例描述的益处、优点或问题的解决方法不应该被理解为是任何权项或所有权项的关键的、必须的、或实质的特征或要素。
本说明书中使用的术语“一个”被解释为一个或多于一个。并且，权项中诸如“至少一个”以及“一个或多个”之类的引导短语的使用不应该被理解为暗示由不定冠词引导的另一个保护元件将包含如此引导的保护元件的任何权利要求限制为仅包含一个这种元件的发明，即使当同一个权利要求包括引导短语“一个或多个”或“至少一个”以及不定冠词。对于定冠词也是同样的道理。
除非另外说明，诸如“第一”和“第二”之类的术语被用于任意地区分由这些术语描述的元件。因此，这些术语不意图指示这些元件的时间或其它优先次序。

Claims (20)

1.一种半导体晶片，包括：
至少第一管芯；
至少第二管芯，其中，所述第一管芯和所述第二管芯由位于第一管芯和第二管芯之间的区域彼此分开；以及
第一对准标记组，所述第一对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第一对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第一对准标记组包括第一多条对准线，并且，其中，所述第一多条对准线中的每一条线是使用第一多个段形成的，所述第一多个段由填充有绝缘材料的第一多个间隙彼此分开。
2.根据权利要求1所述的半导体晶片，进一步包括至少第二对准标记组，所述第二对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第二对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第二对准标记组包括第二多条对准线，并且，其中，所述第二多条对准线中的每一条线是使用第二多个段形成的，所述第二多个段由填充有绝缘材料的第二多个间隙彼此分开。
3.根据权利要求1所述的半导体晶片，其中，所述第一多个段形成于所述晶片的第一多个金属层中或者形成于所述晶片的第一多个通孔层中，并且所述第二多个段形成于所述晶片的第二多个金属层中或者形成于所述晶片的第二多个通孔层中。
4.根据权利要求1所述的半导体晶片，其中，所述第一多个段中的每一个段的长度至少是填充有所述绝缘材料的所述第一多个间隙中的每一个间隙的长度的三倍。
5.根据权利要求2所述的半导体晶片，进一步包括至少第三对准标记组，所述第三对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第三对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第三对准标记组包括第三多条对准线，并且，其中，所述第三多条对准线中的每一条线是使用第三多个段形成的，所述第三多个段由填充有绝缘材料的第三多个间隙彼此分开。
6.根据权利要求5所述的半导体晶片，进一步包括至少第四对准标记组，所述第四对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第四对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第四对准标记组包括第四多条对准线，并且，其中，所述第四多条对准线中的每一条线是使用第四多个段形成的，所述第四多个段由填充有绝缘材料的第四多个间隙彼此分开。
7.根据权利要求6所述的半导体晶片，其中，平行于所述第一对准标记组的所述第一多条对准线的中心轴与平行于所述第三对准标记组的所述第三多条对准线的中心轴分开第一距离，其中，平行于所述第二对准标记组的所述第二多条对准线的中心轴与平行于所述第四对准标记组的所述第四多条对准线的中心轴分开第二距离，并且其中，所述第二距离大于所述第一距离。
8.根据权利要求1所述的半导体晶片，其中，所述第一多个段是使用包含至少铜的导电材料形成的。
9.一种半导体晶片，包括：
至少第一管芯；
至少第二管芯，其中，所述第一管芯和所述第二管芯由位于第一管芯和第二管芯之间的区域彼此分开；以及
第一对准标记，所述第一对准标记用于将所述晶片与图案化所述晶片的工具对准，所述第一对准标记全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第一对准标记包括中间参考标记以及位于所述中间参考标记的相对侧上的第一对准线和第二对准线，并且，其中，所述第一对准线是使用第一多个段形成的，所述第一多个段由填充有绝缘材料的第一多个间隙彼此分开，所述第二对准线是使用第二多个段形成的，所述第二多个段由填充有所述绝缘材料的第二多个间隙彼此分开。
10.根据权利要求9所述的半导体晶片，其中，所述第一多个段形成于所述晶片的第一多个金属层中或者形成于所述晶片的第一多个通孔层中，并且所述第二多个段形成于所述晶片的第二多个金属层中或者形成于所述晶片的第二多个通孔层中。
11.根据权利要求9所述的半导体晶片，其中，所述第一多个段中的每一个段的长度至少是填充有所述绝缘材料的所述第一多个间隙中的每一个间隙的长度的三倍，并且所述第二多个段中的每一个段的长度至少是填充有所述绝缘材料的所述第二多个间隙中的每一个间隙的长度的三倍。
12.根据权利要求9所述的半导体晶片，其中，所述第一多个段是使用包含至少铜的导电材料形成的。
13.一种半导体晶片，包括：
至少第一管芯；
至少第二管芯，其中，所述第一管芯和所述第二管芯由位于第一管芯和第二管芯之间的区域彼此分开；以及
第一对准标记组，所述第一对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第一对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第一对准标记组包括：(1)形成于第一层中的第一多条对准线，并且，所述第一多条对准线中的每一条线是使用第一多个段形成的，所述第一多个段由填充有绝缘材料的第一多个间隙彼此分开；以及(2)形成于第二层中的第二多条对准线，其中，所述第二层位于所述第一层下方，并且，所述第二多条对准线中的每一条线是使用第二多个段形成的，所述第二多个段由填充有绝缘材料的第二多个间隙彼此分开。
14.根据权利要求13所述的半导体晶片，进一步包括至少第二对准标记组，所述第二对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第二对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第二对准标记组包括：(1)形成于所述第一层中的第三多条对准线，并且，所述第三多条对准线中的每一条线是使用第三多个段形成的，所述第三多个段由填充有绝缘材料的第三多个间隙彼此分开；以及(2)形成于所述第二层中的第四多条对准线，其中，所述第二层位于所述第一层下方，并且，所述第四多条对准线中的每一条线是使用第四多个段形成的，所述第四多个段由填充有绝缘材料的第四多个间隙彼此分开。
15.根据权利要求14所述的半导体晶片，进一步包括至少第三对准标记组，所述第三对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第三对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第三对准标记组包括：(1)形成于所述第一层中的第五多条对准线，并且，所述第五多条对准线中的每一条线是使用第五多个段形成的，所述第五多个段由填充有绝缘材料的第五多个间隙彼此分开；以及(2)形成于所述第二层中的第六多条对准线，其中，所述第二层位于所述第一层下方，并且，所述第六多条对准线中的每一条线是使用第六多个段形成的，所述第六多个段由填充有绝缘材料的第六多个间隙彼此分开。
16.根据权利要求15所述的半导体晶片，进一步包括至少第四对准标记组，所述第四对准标记组用于将所述晶片与图案化所述晶片的工具对准，所述第四对准标记组全部位于所述第一管芯和第二管芯之间的所述区域内，其中，所述第四对准标记组包括：(1)形成于所述第一层中的第七多条对准线，并且，所述第七多条对准线中的每一条线是使用第七多个段形成的，所述第七多个段由填充有绝缘材料的第七多个间隙彼此分开；以及(2)形成于所述第二层中的第八多条对准线，其中，所述第二层位于所述第一层下方，并且，所述第八多条对准线中的每一条线是使用第八多个段形成的，所述第八多个段由填充有绝缘材料的第八多个间隙彼此分开。
17.根据权利要求16所述的半导体晶片，其中，平行于所述第一对准标记组的所述第一多条对准线的中心轴与平行于所述第三对准标记组的所述第五多条对准线的中心轴分开第一距离，其中，平行于所述第二对准标记组的所述第三多条对准线的中心轴与平行于所述第四对准标记组的所述第七多条对准线的中心轴分开第二距离，并且其中，所述第二距离大于所述第一距离。
18.根据权利要求16所述的半导体晶片，其中，所述第一多条对准线、所述第三多条对准线、所述五多条对准线、以及所述第七多条对准线形成于所述第一层中，并且，形成于所述第二层中的所述第二多条对准线、所述第四多条对准线、所述第六多条对准线、以及所述第八多条对准线被形成为使得它们不重叠。
19.根据权利要求13所述的半导体晶片，其中，所述第一多个段中的每一个段的长度至少是填充有所述绝缘材料的所述第一多个间隙中的每一个间隙的长度的三倍，并且所述第二多个段中的每一个段的长度至少是填充有所述绝缘材料的所述第二多个间隙中的每一个间隙的长度的三倍。
20.根据权利要求19所述的半导体晶片，其中，所述第一多个段、所述第二多个段、所述第三多个段、所述第四多个段、所述第五多个段、所述第六多个段、所述第七多个段、以及所述第八多个段是使用包含至少铜的导电材料形成的。
CN2010800470647A 2009-10-19 2010-09-21 具有用于减少裂痕扩展的划道对准标记的半导体晶片 Pending CN102782812A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/581,549 2009-10-19
US12/581,549 US8502324B2 (en) 2009-10-19 2009-10-19 Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
PCT/US2010/049636 WO2011049699A2 (en) 2009-10-19 2010-09-21 Semiconductor wafer having scribe lane alignment marks for reducing crack propagation

Publications (1)

Publication Number Publication Date
CN102782812A true CN102782812A (zh) 2012-11-14

Family

ID=43878677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800470647A Pending CN102782812A (zh) 2009-10-19 2010-09-21 具有用于减少裂痕扩展的划道对准标记的半导体晶片

Country Status (7)

Country Link
US (1) US8502324B2 (zh)
EP (1) EP2491580A4 (zh)
JP (1) JP2013508971A (zh)
KR (1) KR20120092638A (zh)
CN (1) CN102782812A (zh)
TW (1) TWI536532B (zh)
WO (1) WO2011049699A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689348A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 半导体器件
CN108351595A (zh) * 2016-05-19 2018-07-31 奥路丝科技有限公司 对准标记、利用其的对准测量方法及半导体装置制造方法
CN109148559A (zh) * 2017-06-28 2019-01-04 矽创电子股份有限公司 晶圆结构
CN111554681A (zh) * 2019-02-12 2020-08-18 美光科技公司 在半导体材料图案化过程中形成对准标记的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
TWI464857B (zh) * 2011-05-20 2014-12-11 Xintec Inc 晶片封裝體、其形成方法、及封裝晶圓
CN102566339A (zh) * 2011-11-02 2012-07-11 上海宏力半导体制造有限公司 全局对准标记以及全局对准方法
TWI480961B (zh) * 2011-12-05 2015-04-11 Himax Tech Ltd 晶圓對晶圓接合結構
CN103178052B (zh) * 2011-12-22 2015-11-18 奇景光电股份有限公司 晶片对晶片接合结构
US20150008431A1 (en) * 2013-07-04 2015-01-08 Nanya Technology Corporation Method and layout for detecting die cracks
JP6465540B2 (ja) * 2013-07-09 2019-02-06 キヤノン株式会社 形成方法及び製造方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
KR102465968B1 (ko) 2015-11-24 2022-11-10 삼성전자주식회사 반도체 칩과 그 제조방법, 및 그 반도체 칩을 포함한 반도체 패키지와 디스플레이 장치
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
CN113540041B (zh) * 2021-09-13 2022-02-15 广州粤芯半导体技术有限公司 对准标记及晶圆分片方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660612B1 (en) * 2002-11-07 2003-12-09 Texas Instruments Incorporated Design to prevent tungsten oxidation at contact alignment in FeRAM
US20060163699A1 (en) * 2005-01-21 2006-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer, semiconductor device manufacturing method, and semiconductor device
US20070216041A1 (en) * 2006-03-20 2007-09-20 Robert Patti Fiducial scheme adapted for stacked integrated circuits
WO2008007173A1 (en) * 2006-07-06 2008-01-17 Freescale Semiconductor, Inc. Wafer and method of forming alignment markers
US20090096116A1 (en) * 2007-10-16 2009-04-16 Macronix International Co., Ltd. Alignment mark and mehtod for forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
JP2595885B2 (ja) * 1993-11-18 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
US5757507A (en) * 1995-11-20 1998-05-26 International Business Machines Corporation Method of measuring bias and edge overlay error for sub-0.5 micron ground rules
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
US5943587A (en) 1997-06-25 1999-08-24 International Business Machines Corporation Method for making offset alignment marks
US6137578A (en) * 1998-07-28 2000-10-24 International Business Machines Corporation Segmented bar-in-bar target
US6462818B1 (en) * 2000-06-22 2002-10-08 Kla-Tencor Corporation Overlay alignment mark design
JP2002025888A (ja) * 2000-07-05 2002-01-25 Sony Corp アライメントマークおよびその形成方法、並びに半導体装置の製造方法
KR100500469B1 (ko) * 2001-01-12 2005-07-12 삼성전자주식회사 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법
JP4263382B2 (ja) 2001-05-22 2009-05-13 パイオニア株式会社 情報再生装置
JP3989697B2 (ja) * 2001-05-30 2007-10-10 富士通株式会社 半導体装置及び半導体装置の位置検出方法
KR20030041015A (ko) 2001-11-19 2003-05-23 주식회사 하이닉스반도체 반도체소자의 정렬마크
US6734090B2 (en) 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
CN100476599C (zh) * 2002-09-20 2009-04-08 Asml荷兰有限公司 光刻标记结构、包含该光刻标记结构的光刻投射装置和利用该光刻标记结构进行基片对准的方法
US7180593B2 (en) * 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
US7096127B2 (en) * 2004-10-13 2006-08-22 Infineon Technologies Ag Measuring flare in semiconductor lithography
US7553611B2 (en) * 2005-03-31 2009-06-30 Sandisk 3D Llc Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7387950B1 (en) * 2006-12-17 2008-06-17 United Microelectronics Corp. Method for forming a metal structure
US7692274B2 (en) * 2007-01-04 2010-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Reinforced semiconductor structures
US7932157B2 (en) * 2007-06-30 2011-04-26 Sandisk Corporation Test structure formation in semiconductor processing
NL1035771A1 (nl) 2007-08-20 2009-02-23 Asml Netherlands Bv Lithographic Method and Method for Testing a Lithographic Apparatus.
NL1036351A1 (nl) 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660612B1 (en) * 2002-11-07 2003-12-09 Texas Instruments Incorporated Design to prevent tungsten oxidation at contact alignment in FeRAM
US20060163699A1 (en) * 2005-01-21 2006-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer, semiconductor device manufacturing method, and semiconductor device
US20070216041A1 (en) * 2006-03-20 2007-09-20 Robert Patti Fiducial scheme adapted for stacked integrated circuits
WO2008007173A1 (en) * 2006-07-06 2008-01-17 Freescale Semiconductor, Inc. Wafer and method of forming alignment markers
US20090096116A1 (en) * 2007-10-16 2009-04-16 Macronix International Co., Ltd. Alignment mark and mehtod for forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351595A (zh) * 2016-05-19 2018-07-31 奥路丝科技有限公司 对准标记、利用其的对准测量方法及半导体装置制造方法
CN108351595B (zh) * 2016-05-19 2019-02-19 奥路丝科技有限公司 对准标记、利用其的对准测量方法及半导体装置制造方法
CN107689348A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 半导体器件
CN107689348B (zh) * 2016-08-05 2022-12-27 三星电子株式会社 半导体器件
CN109148559A (zh) * 2017-06-28 2019-01-04 矽创电子股份有限公司 晶圆结构
CN111554681A (zh) * 2019-02-12 2020-08-18 美光科技公司 在半导体材料图案化过程中形成对准标记的方法

Also Published As

Publication number Publication date
US20110089581A1 (en) 2011-04-21
TW201121023A (en) 2011-06-16
TWI536532B (zh) 2016-06-01
WO2011049699A2 (en) 2011-04-28
US8502324B2 (en) 2013-08-06
KR20120092638A (ko) 2012-08-21
EP2491580A2 (en) 2012-08-29
EP2491580A4 (en) 2013-10-09
WO2011049699A3 (en) 2011-06-23
JP2013508971A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
CN102782812A (zh) 具有用于减少裂痕扩展的划道对准标记的半导体晶片
US10438903B2 (en) Crack stop barrier and method of manufacturing thereof
US8008750B2 (en) Crack stops for semiconductor devices
TWI659536B (zh) 場板渠溝場效電晶體及半導體元件
US9406608B2 (en) Dummy metal structure and method of forming dummy metal structure
US10770331B2 (en) Semiconductor wafer device and manufacturing method thereof
DE102013214483A1 (de) Feldemissionsvorrichtungen und Verfahren zu ihrer Herstellung
CN102668050A (zh) 穿硅过孔保护环
CN112331666B (zh) 三维存储器及其形成方法
CN102656668A (zh) 有效晶圆布局的偏移场网格
US20230326796A1 (en) Method and system for regulating plasma dicing rates
CN109427732B (zh) 半导体装置和在裸片环之间包含导电互连件的半导体小片
US20130009656A1 (en) Test pad structure on wafer
US10537019B1 (en) Substrate dielectric crack prevention using interleaved metal plane
DE102021100945A1 (de) Chip-Eckbereiche mit einer Dummy-Füllstruktur
CN111029331A (zh) 一种晶圆及其切割方法
US20220181271A1 (en) Crackstop structures
CN111009506B (zh) 晶片封装体
CN102479758A (zh) 用于减少蚀刻残留物的结构
KR20240051648A (ko) 반도체 장치
CN114649302A (zh) 半导体结构及半导体结构的形成方法
KR20230040068A (ko) 테스트 구조물을 포함하는 반도체 장치
CN101958319A (zh) 高压半导体元件之间的深沟槽结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121114