CN109427732B - 半导体装置和在裸片环之间包含导电互连件的半导体小片 - Google Patents

半导体装置和在裸片环之间包含导电互连件的半导体小片 Download PDF

Info

Publication number
CN109427732B
CN109427732B CN201811005406.3A CN201811005406A CN109427732B CN 109427732 B CN109427732 B CN 109427732B CN 201811005406 A CN201811005406 A CN 201811005406A CN 109427732 B CN109427732 B CN 109427732B
Authority
CN
China
Prior art keywords
die
die ring
ring
conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811005406.3A
Other languages
English (en)
Other versions
CN109427732A (zh
Inventor
朱宏斌
曾清林
D·奥斯特贝格
M·L·卡尔森
G·A·哈勒
J·亚当斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427732A publication Critical patent/CN109427732A/zh
Application granted granted Critical
Publication of CN109427732B publication Critical patent/CN109427732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体装置和在裸片环之间包含导电互连件的半导体裸片。半导体装置包含半导体裸片，所述半导体裸片在半导体材料的衬底上方包括集成电路。第一裸片环包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括从邻近所述衬底的表面处到所述半导体裸片的暴露表面的导电路径。第二裸片环包括导电材料且围绕所述第一裸片环安置。第一导电互连件将所述第一裸片环电连接到第二裸片环。公开相关半导体装置和半导体小片。

Description

半导体装置和在裸片环之间包含导电互连件的半导体小片
优先权要求
本申请要求2017年8月30日申请的标题为“半导体装置和在裸片环之间包含导电互连件的半导体小片(SEMICONDUCTOR DEVICES AND SEMICONDUCTOR DICE INCLUDINGELECTRICALLY CONDUCTIVE INTERCONNECTS BETWEEN DIE RINGS)”的美国专利申请第15/691,303号的申请日权益。
技术领域
本文中所公开的实施例涉及半导体装置和在裸片环之间包含导电互连件的半导体小片。更明确地说，本公开的实施例涉及半导体装置和包含围绕半导体裸片的集成电路延伸并通过一或多个导电互连件电连接到彼此的裸片环的半导体小片，以及相关方法。
背景技术
在半导体裸片制造期间，在单个晶片或其它块体半导体衬底上制造大量半导体小片。在制造与每一裸片相关联的组件和电路之后，对晶片执行所谓的切片操作，以从晶片分离个别小片(例如，使小片单粒化)且使小片彼此分离。在切片之后，个别小片可封装或可直接安装到半导体装置，以便形成印刷电路板。
切片包含使用具有例如金刚石锯片的机械锯，在小片之间沿着穿过晶片的部分的划痕线(称为“街道(street)”)进行锯切。令人遗憾的是，切片操作通常对半导体晶片施加显著应力且可能会在进行单粒化时损坏小片。从例如50μm或更小厚度的极薄晶片单粒化片的当前实施方案加剧损坏可能性。举例来说，切片可在锯切期间起始个别小片的边缘处例如邻近划痕线的区域处的断裂。如果断裂足够严重，那么其可传播穿过裸片且中断裸片的集成电路。断裂也可以导致裸片内的材料脱层并且也可使裸片的集成电路暴露于周围环境和污染物(例如，水分和离子污染物)，可能致使对此类材料的腐蚀和非期望氧化。在一些情况下，裸片或与裸片相关联的封装可由于裸片暴露于的断裂、水分或污染物中的一或多个而失效。
为弥补裸片开裂，在一些情况下，小片可围绕其环绕裸片的集成电路的外围部分形成有所谓的“裸片环”(在所属领域中有时也称为“密封环”或“护环”)。裸片环可包含与邻近裸片的周缘的相邻材料相比当经历切片操作时较不易于开裂或脱层的材料。因此，裸片环可有助于减少在切片操作期间或之后从裸片的周缘到裸片的集成电路区域的裂纹传播。
发明内容
本文中所公开的实施例涉及半导体装置和在裸片环之间包含导电互连件的半导体小片。举例来说，根据一些实施例，一种半导体装置包括半导体裸片，其包括集成电路；第一裸片环，其包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括从所述半导体裸片的表面到所述半导体裸片中的导电路径；第二裸片环，其包括围绕所述第一裸片环安置的导电材料；和第一导电互连件，其将所述第一裸片环电连接到第二裸片环。
在额外实施例中，一种半导体裸片包括第一裸片环，其在半导体裸片的外围区域中，所述第一裸片环包括从所述半导体裸片的上表面延伸到所述半导体裸片中且包括导电材料的连续导电结构；第二裸片环，其围绕所述第一裸片环，所述第二裸片环包括导电材料；和第一导电互连件，其将所述第一裸片环电连接到所述第二裸片环。
在另外的实施例中，一种半导体装置包括第一裸片环，其围绕半导体裸片的集成电路延伸，其中所述第一裸片环包括围绕所述集成电路延伸的连续导电结构；第二裸片环，其包括围绕所述第一裸片环的导电材料；和导电互连件，其将所述第一裸片环电耦合到所述第二裸片环。
附图说明
图1是包含多个半导体小片的晶片的俯视图；
图2A是根据本公开的实施例的包含通过导电互连件电连接的裸片环的半导体裸片的俯视图；
图2B是自图2A中的虚线框B所取的第一裸片环和第二裸片环之间的互连件的俯视图；
图2C是沿着图2A的截面线C-C所取的半导体裸片的横截面图；
图2D是沿着图2A的截面线D-D所取的半导体裸片的横截面图；
图2E是半导体裸片在其制造期间的横截面图；
图3是根据本公开的实施例的包含通过导电互连件电连接的裸片环的半导体裸片的俯视图；
图4是根据本公开的其它实施例的包含通过导电互连件电连接的裸片环的半导体裸片的俯视图；
图5是根据本公开的又其它实施例的包含裸片环结构的半导体裸片的俯视图，所述裸片环结构包含通过导电互连件电连接的裸片环；和
图6是根据本公开的额外实施例的包含通过导电互连件电连接的裸片环的半导体裸片的俯视图。
具体实施方式
特此包含的图式不意图为任何特定系统或半导体结构的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图之间共用的元件和特征可保留相同的指定数字，但为易于遵循描述，大部分地，参考标号以在其上引入或最充分地描述元件的附图的标号开始。
以下描述提供具体细节，如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，所属领域的技术人员将理解，可在不采用这些具体细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文中所提供的描述不形成半导体裸片、半导体装置的完整描述，或用于制造此类半导体小片或半导体装置的过程流的完整描述。下文描述的结构不形成完整半导体小片或半导体装置。下文仅详细地描述理解本文中所描述的实施例所必需的那些过程动作和结构。可通过常规技术执行用以形成包含本文中所描述的结构的完整半导体裸片或半导体装置的额外动作。
根据本文中所公开的实施例，裸片环结构可安置于半导体裸片的外围区域中且可包含环绕半导体裸片的集成电路区域中的集成电路布置的多个裸片环。裸片环可形成从作用中电路下方的层级处的衬底的半导体材料到半导体裸片的上表面的连续导电路径。在一些实施例中，裸片环可包含例如导电衬垫和从裸片衬底材料的表面延伸到半导体裸片的上部表面的导电互连件。裸片环结构可包含第一裸片环(例如，内裸片环)、围绕第一裸片环安置的第二裸片环、围绕第二裸片环安置的第三裸片环和围绕第三裸片环安置的第四裸片环。第四裸片环可沿圆周环绕第三裸片环，第三裸片环可沿圆周环绕第二裸片环，且第二裸片环可沿圆周环绕第一裸片环。裸片环可减少或防止半导体裸片在切片操作期间的开裂、在切片操作之后的裂纹传播以及对半导体裸片的集成电路的污染中的一或多个。举例来说，裸片环可形成对水分以及污染物(例如，离子污染物)扩散到半导体裸片的集成电路区域中的屏障。
导电互连件可将裸片环中的至少一个电耦合到裸片环中的至少另一个。在一些实施例中，至少第一裸片环可经由一或多个导电互连件电耦合到至少一相邻裸片环。当从半导体裸片的顶部观察时，第一裸片环可包括围绕半导体裸片的集成电路区域延伸的连续导电结构。换句话说，第一裸片环可包含沿圆周环绕半导体裸片的集成电路区域的不间断导电路径。
在一些实施例中，裸片环中的每一个电连接到裸片环中的其它裸片环(例如，电连接到其它裸片环中的每一个)并展现与其它裸片环相同的电势。裸片环中的每一个可包含围绕半导体裸片的集成电路区域延伸的连续导电路径。在一些实施例中，裸片环中的一或多个可呈现交错(例如，不连续)结构，其中当从半导体裸片顶部观察时，裸片环不形成围绕半导体裸片的周缘的连续结构。经电耦合裸片环可减少或防止在制造半导体裸片期间在材料移除和图案化过程(例如，蚀刻，例如反应性离子蚀刻、等离子蚀刻等)期间电弧击穿。在一些实施例中，与彼此电隔离的常规裸片环相比，经电连接裸片环可呈现较小电容器耦合。借助于比较，包含彼此电隔离的常规裸片环的小片不呈现等电势且可呈现在图案化过程期间的电弧击穿。此类电弧击穿可损坏或甚至毁坏半导体裸片和关联集成电路。在一些实施例中，交错裸片环可减少裸片环结构之间的电容耦合的量。
图1是可包含多个半导体小片100的半导体晶片101的俯视图。在前段工艺和后段工艺制造完成之后，晶片101可划分成个别半导体小片100，所述半导体小片可由划痕线102彼此物理上分隔开。可在“切片”操作中，在划痕线102处切割晶片101，以使半导体裸片100彼此单粒化。
图2A是包含裸片环结构201的半导体裸片200的俯视图，所述裸片环结构包含位于半导体裸片200的外围区域206中的多个裸片环210、212、214、216。裸片环结构201可呈环绕裸片200的集成电路区域204的环结构形式。在一些实施例中，裸片环结构201可具有矩形形状。在其它实施例中，裸片环结构201可具有正方形形状、圆形形状、椭圆形形状或另一形状。
集成电路区域204可包含与例如3D NAND半导体装置相关联的作用中电路。在一些此类实施例中，集成电路区域204可包含交替层级的导电材料(例如，多晶硅)和绝缘材料(例如，二氧化硅)。然而，本公开不如此受限制且集成电路区域204可包含其它类型的半导体装置。
在一些实施例中，裸片环210、212、214、216可从裸片衬底的半导体材料的表面延伸到裸片200的上部暴露表面。在一些此类实施例中，裸片环210、212、214、216形成屏障结构(例如，“壁”)，其可减少或防止材料从外围区域206扩散到半导体裸片200的集成电路区域204。裸片环210、212、214、216可减少或防止水分和离子污染物穿透到集成电路区域204中。裸片环结构201也可以减少或防止在切片(例如，锯切)操作期间的半导体裸片200的材料(例如，介电材料)脱层。在一些实施例中，裸片环210、212、214、216提供对裸片200的机械支撑。
裸片环210、212、214、216可包含导电结构，例如导电迹线、导电线、导电衬垫、导电导通孔以及其组合。裸片环210、212、214、216可包含一或多种导电材料。借助于非限制性实例，裸片环210、212、214、216可包括钨、铝、银、多晶硅、钛、氮化钛、铜、钌、钴、钽、氮化钽、另一导电材料以及其组合。
在一些实施例中，每一裸片环210、212、214、216可包括围绕集成电路区域204安置的连续导电结构。当从半导体裸片200的顶部观察时，连续导电结构可为连续的。在一些此类实施例中，每一裸片环210、212、214、216可不在其中包含任何中断，使得每一裸片环210、212、214、216的第一部分处的电势可与相应裸片环的相对侧处的电势基本上相同。
导电互连件220可将第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216中的一或多个电连接到第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216中的另一个。导电互连件220可在至少一个裸片环210、212、214、216和至少另一裸片环210、212、214、216之间横向延伸。导电互连件220可包括导电材料。借助于非限制性实例，导电互连件220可包括钨、铝、银、多晶硅、钛、氮化钛、铜、钌、钴、钽、氮化钽、另一导电材料以及其组合。在一些实施例中，导电互连件220包括与裸片环210、212、214、216相同的材料。在一些此类实施例中，导电互连件220可包括钨。
在一些实施例中，第一裸片环210可经由一或多个导电互连件220电耦合到第二裸片环212，第二裸片环212可经由一或多个导电互连件220电耦合到第三裸片环214，且第三裸片环214可经由一或多个导电互连件220电耦合到第四裸片环216。在一些实施例中，每一裸片环210、212、214、216可在裸片200的每一侧上电连接到至少另一裸片环210、212、214、216。换句话说，裸片200的每一侧可包含将第一裸片环210电连接到第二裸片环212的至少一个导电互连件220、将第二裸片环212电连接到第三裸片环214的至少一个导电互连件220以及将第三裸片环214电连接到第四裸片环216的至少一个导电互连件220。
虽然图2A仅说明第一裸片环210和第二裸片环212之间的四个导电互连件220、第二裸片环212和第三裸片环214之间的四个导电互连件220以及第三裸片环214和第四裸片环216之间的四个导电互连件220，但本公开不如此受限制。在一些实施例中，半导体裸片200的每一侧可在第一裸片环210和第二裸片环212之间，在第二裸片环212和第三裸片环214之间以及在第三裸片环214和第四裸片环216之间中的每一个，包含介于约五个导电互连件220与二十个导电互连件220之间的导电互连件，例如介于五个和约十个之间的导电互连件220，介于十个和十五个之间的导电互连件220，或介于十五个和二十个之间的导电互连件220。
在一些实施例中，裸片环210、212、214、216中的每一个的每一侧可耦合到至少约四个导电互连件220、至少约八个导电互连件220、至少约十二个导电互连件220、至少约十六个导电互连件220、至少约二十个导电互连件、至少约二十个导电互连件、或至少约二十五个导电互连件220。
在一些实施例中，裸片环210、212、214、216的竖直侧(例如，裸片环210、212、214、216的在图2A中说明的视图页上上下延伸的边缘)与其水平侧(例如，裸片环210、212、214、216的在图2A中说明的视图中垂直于其竖直边缘延伸且从左到右延伸的边缘)相比可电耦合到更多导电互连件220。裸片环210、212、214、216的竖直侧和水平侧可在平行于半导体裸片200的主表面的方向上延伸。
在一些实施例中，裸片环210、212、214、216的竖直侧可电耦合到介于约十五个与约二十五个之间的导电互连件220，例如介于约十五个与约十七个之间、介于约十七个与约十九个之间、介于约十九个与约二十一个之间、介于约二十一个与约二十三个之间，或介于约二十三个与约二十五个之间的导电互连件220。在一些实施例中，裸片环210、212、214、216的每一竖直侧可电耦合到十九或二十个导电互连件220。裸片环210、212、214、216的水平侧可电耦合到介于约十个与约二十个之间的导电互连件220，例如介于约十个与约十二个之间、介于约十二个与约十四个之间、介于约十四个与约十六个之间、介于约十六个与约十八个之间或介于约十八个与约二十个之间的导电互连件220。在一些实施例中，裸片环210、212、214、216的水平侧可电耦合到十四或十五个导电互连件220。
图2B是自图2A中的虚线框B所取的第一裸片环210和第二裸片环212之间的导电互连件220的互连结构222的俯视图。虽然图2B说明仅第一裸片环210和第二裸片环212之间的导电互连件220，但应理解，其它裸片环之间的导电互连件220可类似于说明的导电互连件220。
导电互连件220可从第一裸片环210延伸到第二裸片环212。第一裸片环210和第二裸片环212可在邻近导电互连件220的位置处在第一裸片环210和第二裸片环212的宽度中包含凹陷部分230。第一裸片环210和第二裸片环212在接触和邻近于导电互连件220的区域处可具有宽度W1且在远离导电互连件220的位置处可具有宽度W2。
在一些实施例中，宽度W1可小于宽度W2。宽度W1可介于宽度W2的约40％与约80％之间，例如介于宽度W2的约40％与约50％之间，介于宽度W2的约50％与约60％之间，介于宽度W2的约60％与约70％之间，或介于宽度W2的约70％与约80％之间。在一些实施例中，宽度W1可等于宽度W2的约75％。
导电互连件220可具有可等于宽度W1的宽度W3。因此，在一些实施例中，导电互连件220的宽度W3可等于裸片环210、212在邻近导电互连件220与裸片环210、212相交的位置处的宽度W1。在一些实施例中，导电互连件220的侧壁可与裸片环210、212的厚度为W2的侧壁纵向间隔开宽度W3。在一些实施例中，可使用光学近接校正(OPC)形成互连结构222，以促进形成如关于图2B中所描绘和描述的与第一裸片环210和第二裸片环212中的每一个电连通的导电互连件220。
在一些实施例中，第一裸片环210和第二裸片环212在接触导电互连件220的区域处的减小的宽度W1可减小互连结构222的面积。减小互连结构222的面积可减小在互连结构222图案化期间暴露于蚀刻剂的面积。由于蚀刻速率可与暴露于蚀刻剂的面积成比例，减小互连结构222的暴露面积可减小其相对于裸片环210、212、214、216的其它部分的蚀刻速率。换句话说，形成在导电互连件220与第一裸片环210和第二裸片环212中的每一个的交叉点处包含凹陷部分230的互连结构222，这可减小互连结构222的相对于第一裸片环210和第二裸片环212的在互连结构222外部的部分(例如，具有宽度W2)的蚀刻速率。
图2C是沿着图2A中的截面线C-C所取的裸片200的横截面图。如上文所描述，裸片环210、212、214、216中的每一个可界定半导体裸片衬底202的材料的表面和半导体裸片200的暴露表面之间的导电路径。裸片环结构201可位于与半导体裸片200的集成电路区域204相邻处且可包含第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216。在其中集成电路区域204包含与例如3D NAND半导体装置相关联的作用中电路的实施例中，集成电路区域204可包含导电材料240(例如，多晶硅)和绝缘材料242(例如，二氧化硅)的交替区域。
每一裸片环210、212、214、216可界定从半导体裸片衬底202的材料的表面到裸片200的上表面的导电路径。借助于非限制性实例，第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216中的每一个可包含互连导电垫208和从半导体裸片衬底202的材料的表面延伸到半导体裸片200的上表面的导电通孔209。在一些实施例中，导电垫208可包括形成围绕裸片200的周缘的环的连续结构。
导电垫208和导电通孔209可包含钨、铝、银、多晶硅、钛、氮化钛、铜、钌、钴、钽、氮化钽、另一导电材料以及其组合。在一些实施例中，导电垫208和导电通孔209包括钨。
绝缘材料242可环绕导电垫208和导电通孔209。绝缘材料208可包含(借助于非限制性实例)二氧化硅、氮化硅、旋涂式电介质材料或另一电介质材料。
图2D是沿着图2A中的截面线D-D所取的裸片200的横截面图，其说明第一裸片环210和第二裸片环212之间的导电互连件220。导电互连件220可将第一裸片环210电耦合到第二裸片环212且可从裸片200的上表面延伸到半导体裸片衬底202的材料的表面。
第一裸片环210和第二裸片环212之间的导电互连件220可减小在图案化过程期间(例如，在蚀刻裸片中的材料，例如集成电路区域204中的材料期间)第一裸片环210和第二裸片环212之间的电弧击穿的可能性。借助于非限制性实例，导电互连件220可减小或甚至阻止在等离子蚀刻过程，例如反应性离子蚀刻过程期间的电弧击穿。
不希望受任何特定理论束缚，相信经由导电互连件220电连接第一裸片环210和第二裸片环212可致使例如在制造裸片环结构201期间第一裸片环210的电势大体上等于第二裸片环212的电势。换句话说，第一裸片环210和第二裸片环212可呈现等电势。因此，由于第一裸片环210和第二裸片环212电耦合，因此第一裸片环210和第二裸片环212可不电容耦合。参考图2E，说明在制造裸片环结构201(图2A)期间的半导体裸片200'。半导体裸片200'可包含形成于分别对应于第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216的位置处的沟槽250、252、254、256。沟槽250、252、254、256可延伸穿过例如NAND半导体装置中的交替性导电材料240和绝缘材料242。在制造裸片环结构201(图2A)期间，用以形成沟槽250、252、254、256的干式蚀刻过程可包含可使导电材料240带电的电子、离子或两者。半导体裸片200'的不同部分可呈现所存储的电荷的差异。所存储的电荷的差异的幅度可随着沟槽250、252、254、256的深度增加而增加。相信由于第一裸片环210和第二裸片环212电连接，因此第一裸片环210和第二裸片环212的电势可在可发生任何电弧击穿之前平衡。因此，在蚀刻过程例如包含等离子蚀刻(例如，反应性离子蚀刻)的干式蚀刻过程期间，由于第一裸片环210和第二裸片环212呈现等电势，因此可在第一裸片环210和第二裸片环212上不合需要地累积的电荷不会长彼此之间电弧击穿。借助于比较，在其中第一裸片环210和第二裸片环212不电连接的实施例中，单独且不同电荷可在第一裸片环210和第二裸片环212中的每一个中累积，且可在第一裸片环210和第二裸片环212之间形成电弧。相信在第一裸片环210和第二裸片环212不电连通的情况下，每一裸片环210、212可充当电容器板且可在此类蚀刻过程期间存储电荷。在已经存储显著的电荷之后，电荷可放电，这可在裸片环210、212之间形成电弧。电弧可为可损坏裸片200和其集成电路的爆发性事件。
返回参考图2A，由于第一裸片环210、第二裸片环212、第三裸片环214和第四裸片环216中的每一个经由导电互连件220电连接，因此裸片环210、212、214、216中的每一个可呈现基本上相同的电势。因此，由于裸片环210、212、214、216可不电容耦合到彼此，因此导电互连件220可减小或甚至阻止在图案化过程期间在裸片环210、212、214、216中的任一个之间的电弧击穿。
虽然裸片环结构201已描述为包含四个裸片环，所述裸片环中的每一个包括围绕集成电路区域的连续导电结构，但本公开不如此受限制。在其它实施例中，裸片环结构201可包含更少或更多裸片环，例如两个裸片环、三个裸片环、五个裸片环、六个裸片环等。在一些此类实施例中，裸片环可经由一或多个导电互连件彼此电连通。
虽然图2A到图2D已被描述为包含各自仅在相邻裸片环210、212、214、216之间延伸的导电互连件220，但本公开不如此受限制。在其它实施例中，导电互连件220可电连接大于两个裸片环。图3是包含电连接裸片环结构301的不同部分的导电互连件320的半导体裸片300的俯视图。裸片环结构301可位于外围区域306中且围绕半导体裸片300的集成电路区域304安置。裸片环结构301可包含电连接到第二裸片环312、第三裸片环314和第四裸片环316中的每一个的第一裸片环310，所述裸片环中的每一个可经由一或多个导电互连件320电连接到彼此。因此，在一些实施例中，每一裸片环可经由一或多个导电互连件320与另一裸片环电连通。举例来说，经由一或多个导电互连件320，第一裸片环310可电连接到第二裸片环312、第三裸片环314和第四裸片环316中的每一个，第二裸片环312可电连接到第一裸片环310、第三裸片环314和第四裸片环316，第三裸片环314可电连接到第一裸片环310、第二裸片环312和第四裸片环316，且第四裸片环316可电连接到第一裸片环310、第二裸片环312和第三裸片环314。在一些实施例中，每一导电互连件320可电耦合所有裸片环。
虽然图3仅说明四个导电互连件320，但本公开不如此受限制。在其它实施例中，裸片的每一侧可包含使裸片环310、312、314、316电连接到彼此的介于两个和二十个之间的导电互连件320，例如介于两个和五个之间的导电互连件320，介于五个和十个之间的导电互连件320，介于十个和十五个之间的导电互连件320，或介于十五个和二十个之间的导电互连件320。
在一些实施例中，第一裸片环310、第二裸片环312、第三裸片环314和第四裸片环316的竖直侧(例如，边缘)与其水平侧(例如，边缘)相比可电耦合到更多导电互连件320。在一些实施例中，裸片环310、312、314、316的竖直侧可电耦合到介于约十五个与约二十五个之间的导电互连件320，例如介于约十五个与约十七个之间、介于约十七个与约十九个之间、介于约十九个与约二十一个之间、介于约二十一个与约二十三个之间、或介于约二十三个与约二十五个之间的导电互连件320。在一些实施例中，裸片环310、312、314、316的每一竖直侧可电耦合到十九或二十个导电互连件320。裸片环310、312、314、316的水平侧可电耦合到介于约十个与约二十个之间的导电互连件320，例如介于约十个与约十二个之间、介于约十二个与约十四个之间、介于约十四个与约十六个之间、介于约十六个与约十八个之间、或介于约十八个与约二十个之间的导电互连件320。在一些实施例中，裸片环310、312、314、316的水平侧可电耦合到十四或十五个导电互连件320。
图4是根据本公开的另一实施例的包含裸片环结构401的另一半导体裸片400的俯视图。半导体裸片400可包含集成电路区域404，其包含作用中电路和安置于围绕集成电路区域404的外围区域406中的多个裸片环。
裸片环可包含第一裸片环410、第二裸片环412、第三裸片环414和第四裸片环416。第一裸片环410可包含围绕半导体裸片400的集成电路区域404延伸的连续结构(当从半导体裸片400的顶部观察时)。第一裸片环410可与上文参考图2A和图2C所描述的第一裸片环210基本上相同。
第二裸片环412可包含包括当从半导体裸片400的顶部观察时围绕第一裸片环410安置的不连续段的交错导电结构。换句话说，第二裸片环412的第一部分可不与第二裸片环412的其它部分直接电连通。第三裸片环414可包含包括围绕第二裸片环412安置的不连续段的交错导电结构。第四裸片环416可包含包括围绕第三裸片环414安置的不连续段的交错导电结构。
导电互连件420可将连续第一裸片环410电连接到交错第二裸片环412的不同部分。虽然图4说明将第一裸片环410电连接到第二裸片环412的四个导电互连件420，但本公开不如此受限制。在其它实施例中，半导体裸片400可在半导体裸片400的每一侧在第一裸片环410和第二裸片环412之间包含多于一个导电互连件420。在一些实施例中，第一裸片环410的每一侧可经由介于约两个与约二十五个之间的导电互连件420，例如介于约两个与约五个之间、介于约五个与约十个之间、介于约十个与约十五个之间、介于约十五个与约二十个之间或介于约二十个与约二十五个之间的导电互连件420，电连接到第二裸片环412。
在一些实施例中，裸片环410、412、414、416的竖直侧(例如，边缘)与其水平侧(例如，边缘)相比可电耦合到更多导电互连件420。在一些实施例中，裸片环410、412、414、416的竖直侧可电耦合到介于约十五个与约二十五个之间的导电互连件420，例如介于约十五个与约十七个之间、介于约十七个与约十九个之间、介于约十九个与约二十一个之间、介于约二十一个与约二十三个之间、或介于约二十三个与约二十五个之间的导电互连件420。在一些实施例中，裸片环410、412、414、416的每一竖直侧可电耦合到十九或二十个导电互连件420。裸片环410、412、414、416的水平侧可电耦合到介于约十个与约二十个之间，例如介于约十个与约十二个之间、介于约十二个与约十四个之间、介于约十四个与约十六个之间、介于约十六个与约十八个之间、或介于约十八个与约二十个之间的导电互连件420。在一些实施例中，裸片环410、412、414、416的水平侧可电耦合到十四或十五个导电互连件420。
虽然图4说明导电互连件420将第一裸片环410仅电耦合到第二裸片环412，但本公开不如此受限制。在其它实施例中，第一裸片环410可通过一或多个导电互连件420与第三裸片环414和第四裸片环416中的一个或两个电连通。
不希望受任何特定理论束缚，仅包含一个连续裸片环(例如，连续第一裸片环410)的裸片环结构401可减小在相邻裸片环之间形成电容器型结构的可能性，且因此，可减小相邻裸片环之间电容器充电的可能性。另外，第二裸片环412、第三裸片环414和第四裸片环416的不连续段可减小可在此类裸片环的任何特定部分上累积的电荷的量。换句话说，不连续段与常规半导体装置相比可减小导电结构之间的电容耦合的量。此外，经由导电互连件420将第一裸片环410电耦合到第二裸片环412可在第一裸片环410和第二裸片环412之间形成等电势。因此，可减小或防止在蚀刻操作期间在裸片环之间的电弧击穿。
虽然图4说明包括第一裸片环410的连续裸片环，但本公开不如此受限制。在其它实施例中，第二裸片环412、第三裸片环414和第四裸片环416中的至少一个可包括围绕集成电路区域404的连续导电结构，而第一裸片环410包括交错结构，其包括不连续段。在一些此类实施例中，导电互连件420可处于连续裸片环和至少一个相邻裸片环之间。换句话说，在一些实施例中，第一裸片环410可包括不连续段，且第二裸片环412、第三裸片环414和第四裸片环416中的至少一个可包括连续导电结构。
图5是根据本公开的另一实施例的包含裸片环结构501的半导体裸片500的俯视图。裸片环结构501可包含围绕集成电路区域504安置的第一裸片环510、围绕第一裸片环510安置的第二裸片环512、围绕第二裸片环512安置的第三裸片环514和围绕第三裸片环514安置的第四裸片环516。裸片环510、512、514、516可安置于半导体裸片500的外围区域506中。
第一裸片环510和第二裸片环512可各自包括围绕集成电路区域504延伸的连续导电结构。第一裸片环510和第二裸片环512可与上文参考图2A和图2C所描述的第一裸片环210基本上相同。第三裸片环514可包含包括围绕第二裸片环512安置的不连续段的交错导电结构。第四裸片环516可包含包括围绕第三裸片环514的不连续段的交错导电结构。
导电互连件520可将连续第一裸片环510电连接到连续第二裸片环512。虽然图5说明将第一裸片环510电连接到第二裸片环512的四个导电互连件520，但本公开不如此受限制。在其它实施例中，半导体裸片500可在半导体裸片500的每一侧在第一裸片环510和第二裸片环512之间包含多于一个导电互连件520。在一些实施例中，第一裸片环510的每一侧可经由介于约两个与约二十五个之间的导电互连件520，例如介于约两个与约五个之间、介于约五个与约十个之间、介于约十个与约十五个之间、介于约十五个与约二十个之间或介于约二十个与约二十五个之间的导电互连件520，电连接到第二裸片环512。
如上文参考图2到图4所描述，裸片环510、512、514、516的竖直侧与其水平侧相比可电耦合到更多导电互连件。
虽然图5说明导电互连件520将第一裸片环510仅电耦合到第二裸片环512，但本公开不如此受限制。在其它实施例中，第一裸片环510可通过一或多个导电互连件520与第三裸片环514和第四裸片环516中的一个或两个电连通。类似地，第二裸片环512可通过一或多个导电互连件520与第三裸片环514和第四裸片环516中的一个或两个电连通。
虽然图5已描述为包含包括连续导电结构的第一裸片环510和第二裸片环512以及包括交错导电结构的第三裸片环514和第四裸片环516，但本公开不如此受限制。在其它实施例中，裸片环结构501可包含两个连续裸片环，例如第二裸片环512和第三裸片环514，或第三裸片环514和第四裸片环516和两个交错裸片环，例如第一裸片环510和第四裸片环516，或第一裸片环510和第二裸片环512。在又其它实施例中，第一裸片环510和第三裸片环514可包括连续导电结构，且第二裸片环512和第四裸片环516可包括交错导电结构。在其它实施例中，第一裸片环510和第三裸片环514可包括交错导电结构，且第二裸片环512和第四裸片环516可包括连续导电结构。
图6是根据本公开的另一实施例的包含裸片环的半导体裸片600的俯视图。半导体裸片600可包含集成电路区域604和围绕集成电路区域604安置的外围区域606。裸片环结构601可包含可安置于外围区域606中且围绕集成电路区域604的第一裸片环610。第二裸片环612可围绕第一裸片环610安置。
第一裸片环610和第二裸片环612可包括围绕集成电路区域604延伸的连续导电结构。第一裸片环610和第二裸片环612可与上文参考图2A和图2C所描述的第一裸片环210基本上相同。
导电互连件620可将连续第一裸片环610电连接到连续第二裸片环612。虽然图6说明将第一裸片环610电连接到第二裸片环612的四个导电互连件620，但本公开不如此受限制。在其它实施例中，半导体裸片600可在半导体裸片600的每一侧在第一裸片环610和第二裸片环612之间包含多于一个导电互连件620。在一些实施例中，第一裸片环610的每一侧可经由介于约两个导电互连件620与约二十五个导电互连件620之间的导电互连件，例如介于约两个与约五个之间、介于约五个与约十个之间、或介于约十个与约十五个之间、介于约十五个与约二十个之间或介于约二十个与约二十五个之间的导电互连件620，电连接到第二裸片环612。
如上文参考图2到图5所描述，第一裸片环610和第二裸片环612的竖直侧与其水平侧相比可电耦合到更多导电互连件。
虽然上文参考图2A到图6所描述的导电互连件已在本文中描述为从裸片的上表面延伸到裸片衬底，但本公开不如此受限制。在一些实施例中，互连件可能不完全延伸到衬底的表面。借助于非限制性实例，互连件可在关联裸片环上，或在每一关联裸片环之间延伸到与裸片环电连通的表面下方的部分深度，且不延伸到裸片衬底的表面。
因此，在一些实施例中，一种半导体装置包括：半导体裸片，其包括集成电路；第一裸片环，其包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括从所述半导体裸片的表面到所述半导体裸片中的导电路径；第二裸片环，其包括围绕所述第一裸片环安置的导电材料；和第一导电互连件，其将所述第一裸片环电连接到第二裸片环。
因此，在其它实施例中，一种半导体裸片包括第一裸片环，其在半导体裸片的外围区域中，所述第一裸片环包括从所述半导体裸片的上表面延伸到所述半导体裸片中且包括导电材料的连续导电结构；第二裸片环，其围绕所述第一裸片环，所述第二裸片环包括导电材料；和第一导电互连件，其将所述第一裸片环电连接到所述第二裸片环。
因此，在一些实施例中，一种半导体装置包括第一裸片环，其围绕半导体裸片的集成电路延伸，其中所述第一裸片环包括围绕所述集成电路延伸的连续导电结构；第二裸片环，其包括围绕所述第一裸片环的导电材料；和导电互连件，其将所述第一裸片环电耦合到所述第二裸片环。
虽然已结合图式描述了某些说明性实施例，但所属领域的技术人员将认识到且理解，本公开所包含的实施例不限于在本文中明确地示出且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求保护的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开的实施例的特征可与另一公开实施例的特征组合，而仍然包涵在本公开的范围内。

Claims (27)

1.一种半导体装置，其包括：
半导体裸片，其包括集成电路；
第一裸片环，其包括至少部分地环绕所述集成电路的一或多种导电材料，所述一或多种导电材料包括延伸穿过导电材料和绝缘材料的交替层级的导电路径；
第二裸片环，其包括围绕所述第一裸片环安置的导电材料；和
导电互连件，其将所述第一裸片环电连接到第二裸片环，所述导电互连件从所述半导体裸片的表面穿过所述导电材料和所述绝缘材料的所述交替层级延伸到所述半导体裸片中。
2.根据权利要求1所述的半导体装置，其中所述第一裸片环和所述第二裸片环各自包括导电垫和形成从邻近衬底的表面处到所述半导体裸片的所述表面的所述导电路径的导电通孔。
3.根据权利要求1所述的半导体装置，其中所述导电互连件包括与所述第一裸片环和所述第二裸片环的相同材料中的一种或多种。
4.根据权利要求1所述的半导体装置，其中所述第一裸片环在邻近所述导电互连件的位置处展现相对于其在所述导电互连件远处的宽度的减小的宽度。
5.根据权利要求4所述的半导体装置，其中所述减小的宽度包括在所述第一裸片环的远离所述导电互连件的位置处的所述第一裸片环的宽度的介于50％与80％之间。
6.根据权利要求1所述的半导体装置，其另外包括围绕所述第二裸片环安置的第三裸片环，其中所述第三裸片环与所述第二裸片环电连通。
7.根据权利要求6所述的半导体装置，其中所述第三裸片环至少经由所述导电互连件中的至少一者与所述第二裸片环电连通。
8.根据权利要求6所述的半导体装置，其中所述第三裸片环包括不连续分段结构，所述第三裸片环的不同部分经由至少一个导电互连件电耦合到所述第二裸片环，所述至少一个导电互连件不同于将所述第一裸片环电连接至所述第二裸片环的导电互连件。
9.根据权利要求6所述的半导体装置，其另外包括围绕所述第三裸片环安置且与所述第三裸片环电连通的第四裸片环。
10.根据权利要求1所述的半导体装置，其另外包括围绕所述第二裸片环安置的第三裸片环和围绕所述第三裸片环安置的第四裸片环，其中所述第三裸片环与所述第二裸片环电连通且包括围绕所述第二裸片环的连续结构，且其中所述第四裸片环与所述第三裸片环电连通且包括连续结构。
11.根据权利要求1所述的半导体装置，其中所述第一裸片环和所述第二裸片环中的至少一个包括四个边缘，其中所述第一裸片环和所述第二裸片环中的所述至少一个的每一边缘电连接到至少四个导电互连件。
12.根据权利要求1所述的半导体装置，其中所述第一裸片环和所述第二裸片环中的所述至少一个的竖直边缘与其水平边缘相比电连接到更大数目个导电互连件。
13.一种半导体裸片，其包括：
第一裸片环，其在半导体裸片的外围区域中，所述第一裸片环包括从所述半导体裸片的上表面延伸到所述半导体裸片中且包括导电材料的连续导电结构；
第二裸片环，其围绕所述第一裸片环，所述第二裸片环包括导电材料；和
第一导电互连件，其将所述第一裸片环电连接到所述第二裸片环，其中在邻近所述第一导电互连件的位置处的所述第一裸片环和所述第二裸片环之间的距离大于在远离所述第一导电互连件的位置处的所述第一裸片环和所述第二裸片环之间的距离。
14.根据权利要求13所述的半导体裸片，其中所述第二裸片环经由多个第一导电互连件电连接到所述第一裸片环。
15.根据权利要求13所述的半导体裸片，其中所述第一裸片环经由多个第一导电互连件电连接到所述第二裸片环，其中所述第一裸片环的竖直边缘与其水平边缘相比电耦合到更多导电互连件。
16.根据权利要求13所述的半导体裸片，其中所述第二裸片环包括围绕所述第一裸片环延伸的不连续分段结构，其中所述第二裸片环的第一部分和所述第二裸片环的第二部分电连接到所述第一裸片环。
17.根据权利要求13所述的半导体裸片，其另外包括围绕所述第二裸片环安置的第三裸片环，其中所述第三裸片环经由至少第二导电互连件与所述第一裸片环和所述第二裸片环电连通。
18.根据权利要求17所述的半导体裸片，其中所述第一裸片环、所述第二裸片环和所述第三裸片环各自包括连续导电结构。
19.根据权利要求17所述的半导体裸片，其中所述第一裸片环和所述第二裸片环各自包括连续导电结构且所述第三裸片环包括不连续分段导电结构。
20.根据权利要求17所述的半导体裸片，其另外包括围绕所述第三裸片环安置的第四裸片环，其中所述第四裸片环经由至少第三导电互连件与所述第一裸片环、所述第二裸片环和所述第三裸片环电连通。
21.根据权利要求20所述的半导体裸片，其中所述第一导电互连件使所述第一裸片环、所述第二裸片环、所述第三裸片环和所述第四裸片环中的每一个电连接到彼此。
22.根据权利要求20所述的半导体裸片，其中所述第一裸片环、所述第二裸片环、所述第三裸片环和所述第四裸片环中的每一个各自包括连续导电结构。
23.一种半导体装置，其包括：
第一裸片环，其围绕半导体裸片的集成电路延伸，其中所述第一裸片环包括围绕所述集成电路延伸的连续导电结构；
第二裸片环，其包括导电材料，所述导电材料包括围绕所述第一裸片环而延伸的不连续分段结构；和
导电互连件，其将所述第一裸片环电耦合到所述第二裸片环。
24.根据权利要求23所述的半导体装置，其另外包括围绕所述第二裸片环延伸的第三裸片环。
25.根据权利要求23所述的半导体装置，其另外包括围绕所述第二裸片环延伸的第三裸片环和围绕所述第三裸片环延伸的第四裸片环，其中所述第二裸片环、所述第三裸片环和所述第四裸片环各自包括连续导电结构。
26.根据权利要求23所述的半导体装置，其中将所述第一裸片环电耦合到所述第二裸片环的所述导电互连件包括与将所述第一裸片环的水平边缘连接到所述第二裸片环的水平边缘的导电互连件的数目相比更大数目个将所述第一裸片环的竖直延伸边缘连接到所述第二裸片环的竖直延伸边缘的导电互连件。
27.根据权利要求23所述的半导体装置，其中所述导电互连件包括电耦合到所述第一裸片环的每一侧和所述第二裸片环的每一侧的至少四个导电互连件。
CN201811005406.3A 2017-08-30 2018-08-30 半导体装置和在裸片环之间包含导电互连件的半导体小片 Active CN109427732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,303 US10446507B2 (en) 2017-08-30 2017-08-30 Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
US15/691,303 2017-08-30

Publications (2)

Publication Number Publication Date
CN109427732A CN109427732A (zh) 2019-03-05
CN109427732B true CN109427732B (zh) 2022-11-29

Family

ID=65435562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811005406.3A Active CN109427732B (zh) 2017-08-30 2018-08-30 半导体装置和在裸片环之间包含导电互连件的半导体小片

Country Status (2)

Country Link
US (1) US10446507B2 (zh)
CN (1) CN109427732B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658281B2 (en) * 2013-10-25 2017-05-23 Taiwan Semiconductor Manufacturing Company Limited Alignment testing for tiered semiconductor structure
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US20220230916A1 (en) * 2021-01-19 2022-07-21 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
US20230035217A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Seal Ring Structure and Method of Fabricating the Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286483A (zh) * 2007-04-10 2008-10-15 台湾积体电路制造股份有限公司 半导体芯片及集成电路结构
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136364A (en) 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
EP0641019A3 (en) 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
TW303982U (en) 1996-06-28 1997-04-21 Winbond Electronics Corp Structure of chip guard ring using contact via
KR100231086B1 (ko) 1996-09-06 1999-11-15 윤종용 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
US5774000A (en) 1996-11-08 1998-06-30 Northrop Grumman Corporation DC semiconductor switch
US6396135B1 (en) 2000-12-21 2002-05-28 National Semiconductor Corporation Substrate for use in semiconductor packaging
TW497207B (en) * 2001-04-10 2002-08-01 United Microelectronics Corp Guard ring structure
US6492716B1 (en) 2001-04-30 2002-12-10 Zeevo, Inc. Seal ring structure for IC containing integrated digital/RF/analog circuits and functions
US20020167071A1 (en) 2001-05-10 2002-11-14 Mu-Chun Wang Guard ring for protecting integrated circuits
US7247252B2 (en) 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
TWI250632B (en) 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
JP2005129717A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置
JP2007305739A (ja) 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
US8736039B2 (en) * 2006-10-06 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of forming stacked structures
US9601443B2 (en) 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US8159254B2 (en) 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
US7888776B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
US8338937B2 (en) 2008-08-07 2012-12-25 Estivation Properties Llc Flange package for a semiconductor device
US20110221460A1 (en) 2010-03-10 2011-09-15 Heinrich Trebo Integrated Circuit Arrangement Having a Defect Sensor
US8530997B1 (en) * 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
CN103811471B (zh) * 2012-09-07 2017-03-01 联发科技（新加坡）私人有限公司 保护环结构及其制造方法
US20150008431A1 (en) 2013-07-04 2015-01-08 Nanya Technology Corporation Method and layout for detecting die cracks
US9287184B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Apparatuses and methods for die seal crack detection
US9287379B2 (en) 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
US9627332B1 (en) * 2016-02-05 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure and seal ring structure
US10504859B2 (en) * 2016-10-01 2019-12-10 Intel Corporation Electronic component guard ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286483A (zh) * 2007-04-10 2008-10-15 台湾积体电路制造股份有限公司 半导体芯片及集成电路结构
CN106252297A (zh) * 2015-06-10 2016-12-21 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10446507B2 (en) 2019-10-15
US20190067216A1 (en) 2019-02-28
CN109427732A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
CN109427732B (zh) 半导体装置和在裸片环之间包含导电互连件的半导体小片
US9230920B2 (en) Semiconductor device
US10490514B2 (en) Semiconductor devices
US8188574B2 (en) Pedestal guard ring having continuous M1 metal barrier connected to crack stop
JP5341087B2 (ja) 半導体デバイスの応力緩和
TWI262537B (en) Semiconductor device with crack prevention ring and method of manufacture thereof
JP3962402B2 (ja) 半導体装置
US10504781B2 (en) Semiconductor structure and method for forming the same
US11018097B2 (en) Electronic component guard ring
KR20180104261A (ko) 기판, 기판의 쏘잉 방법, 및 반도체 소자
JP2009266923A (ja) 半導体装置およびその製造方法
CN106960869B (zh) 晶圆及其形成方法
CN112086435A (zh) 半导体元件及其制备方法
JP2007027324A (ja) 半導体装置およびその製造方法
US8283193B2 (en) Integrated circuit system with sealring and method of manufacture thereof
JP4987897B2 (ja) 半導体装置
US10546816B2 (en) Semiconductor substrate with electrically isolating dielectric partition
CN112885783A (zh) 芯片保护环与集成电路器件
US11056427B2 (en) Chip package
US10096485B2 (en) Semiconductor device and method of manufacturing the same
US20240038684A1 (en) Semiconductor structure
CN210640219U (zh) 芯片保护环与集成电路器件
US10636750B1 (en) Step pyramid shaped structure to reduce dicing defects
CN106952860B (zh) 半导体装置和制作半导体装置的方法
US10332903B2 (en) Multi-layer structure and a method for manufacturing the same and a corresponding contact structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant