TWI480961B - 晶圓對晶圓接合結構 - Google Patents

晶圓對晶圓接合結構 Download PDF

Info

Publication number
TWI480961B
TWI480961B TW100144723A TW100144723A TWI480961B TW I480961 B TWI480961 B TW I480961B TW 100144723 A TW100144723 A TW 100144723A TW 100144723 A TW100144723 A TW 100144723A TW I480961 B TWI480961 B TW I480961B
Authority
TW
Taiwan
Prior art keywords
wafer
diameter
longitudinal
bonding structure
lateral
Prior art date
Application number
TW100144723A
Other languages
English (en)
Other versions
TW201324629A (zh
Inventor
Chuan Ching Hsueh
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW100144723A priority Critical patent/TWI480961B/zh
Publication of TW201324629A publication Critical patent/TW201324629A/zh
Application granted granted Critical
Publication of TWI480961B publication Critical patent/TWI480961B/zh

Links

Description

晶圓對晶圓接合結構
本發明大體上與一種晶圓對晶圓接合結構有關,更特定言之,其係關於一種具有溝槽與特殊對準特徵的晶圓對晶圓接合結構。
半導體元件和光電元件的製作中會大量使用到磊晶與鍍膜製程。一般而言,要在一種材料上要長出另一種不同的材料,必須要考慮兩者原子晶格間的匹配程度,若是兩者材料之間的晶格大小差距太大,必然會在界面處產生一應力場,缺陷或差排大多會集中在這類界面處,進而導致後續的鍍膜或磊晶結構會有穿遂差排(threading dislocation)等問題,嚴重地影響元件的效能。近年來,為了解決上述晶格大小不匹配與鍍膜磊晶時的穿遂差排等問題。晶圓對晶圓接合(wafer-to-wafer bonding)技術係應運開發而出。
晶圓對晶圓接合是指將兩晶圓接合後,藉由外加能量使接合界面的原子產生反應形成共價鍵而結合成一體,並使接合介面達到特定的鍵合強度。晶圓對晶圓接合技術能克服材料本身在磊晶技術上的限制,不受限於晶格相異的材料限制,於半導體與光電產業領域上體工多樣化的複合基板,深具研究發展與商業化價值。
現今晶圓對晶圓接合技術已應用在許多極具潛力的產業中,諸如微機電領域的微型麥克風、生醫領域的微流體感測元件、微電子領域的晶圓級封裝(wafer level package,WLP)、絕緣材上覆矽(silicon-on-insulator,SOI)基材、光電領域的CMOS影像感測器(CIS)或發光二極體(LED)等元件之製作,其應用的層面非常廣泛。
現在請參照第1圖,其為先前技術中兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。如圖中所示,第一晶圓120與第二晶圓140在對接的時候會需要透過其晶圓面上所設的對準標記(alignment mark)126、146來將兩者移動或轉向對位至正確的相對位置,使得在後續的接合製程中第一晶圓120上的各連接端(如導電插塞)能接合到第二晶圓140上各對應的連接端(如接墊)上。
然於實作中,如第2圖所示,由於晶圓120與晶圓140的接合製程僅藉由對準標記126與146來對位,其於接合時會因為兩晶圓間無任何固定兩者相對位置的力量而導致一晶圓在另一晶圓面上水平滑移,如圖中的箭頭方向所示,此即業界所謂的對位偏移(overlay shift),將使得晶圓之對位失準。再者,晶圓間熱漲冷縮等外在因素,亦同樣會使得對位失準。尤其是現今的半導體元件越作越小,使得晶圓對晶圓接合製程對於對位精準度的要求十分嚴格,其對位間的誤差度不得超過3微米(μm)。在如此低的對位容限情況下,如何避免習知作法中晶圓接合易出現的對位偏移問題,是為相關領域之技藝人士需進一步加以改善之處。
有鑑於上述習知技術之缺失,本發明的目的即在於提供一種新穎的晶圓對晶圓接合結構,其結構中設置有複數個定位特徵可在晶圓對位接合後遏止兩晶圓在縱向與橫向上的相對移動,以解決前述先前技術中對位偏移的問題。同時,其結構設計亦可克服兩晶圓間因彼此熱漲冷縮情況的不同而導致無法對位之問題。
根據本發明一實施例,其中揭露了一種晶圓對晶圓接合結構,晶圓對晶圓接合結構包含一第一晶圓,該第一晶圓的橫向直徑上及縱向直徑上分別設有複數個第一溝槽;一第二晶圓,第二晶圓的橫向直徑上及縱向直徑上分別設有複數個第二溝槽。其中第一晶圓與第二晶圓係接合使得該第一晶圓的橫向直徑會與該第二晶圓的橫向直徑重合,該第一晶圓的縱向直徑會與該第二晶圓的縱向直徑重合,而每一該第一溝槽係與一第二溝槽具有重合區域;以及複數個嵌入件,其設置在各重合區域的各第一溝槽與第二溝槽中。
根據本發明另一實施例,其揭露了一種晶圓對晶圓接合結構,該晶圓對晶圓接合結構包含一第一晶圓,該第一晶圓的橫向直徑上及縱向直徑上分別設有複數個溝槽;一第二晶圓,該第二晶圓的縱向直徑及橫向直徑上分別設有複數個凸起部。其中該第一晶圓的第一表面與該第二晶圓第二表面接合使得該第一晶圓的橫向直徑會與該第二晶圓的橫向直徑重合,該第一晶圓的縱向直徑會與該第二晶圓的縱向直徑重合,而各該凸起部係嵌入對應的各該溝槽中。
無疑地,本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。
現在請參照第3圖,其描繪出根據本發明一實施例兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。如第3圖所示,本發明的晶圓對晶圓接合結構係由一第一晶圓320與一第二晶圓340接合而成。第一晶圓320具有一第一表面322,其上設有複數個第一溝槽324及各類元件與電路(未示出)。在本實施例中,第一晶圓320的橫向直徑 X1上及縱向直徑Y1上可分別設有一條以上的第一溝槽324。其中,設在第一晶圓320橫向直徑X1上的第一溝槽324具有一與該橫向直徑X1平行的長度以及一與該縱向直徑Y1平行的寬度,而設在第一晶圓320的縱向直徑Y1上的第一溝槽324具有一與該縱向直徑Y1平行的長度以及一與該橫向直徑X1平行的寬度。上述第一溝槽324係設來容置對位用的嵌入件,此點將於後述的實施例中有更詳細的說明。
在本實施例中,第一晶圓320的第一表面322上更設有複數個第一對準標記326。如第3圖所示,第一對準標記326係設在第一表面322的橫向直徑X1上,然於其他實施例中,第一對準標記326亦可設置在除了橫向直徑X1外其他的第一表面322區域上,端視實作的設計需求而定。第一對準標記326係為具有特定形狀特徵的圖形,如一十字標記,其可於後續的晶圓接合製程中達到對準第一晶圓320與第二晶圓340的功效。
另一方面,第二晶圓340大體上與第一晶圓320相似,具有一第二表面342,其上設有複數個第二溝槽344及各類元件與電路(未示出)。在本實施例中,第二晶圓340的橫向直徑X2上及縱向直徑Y2上可分別具有一條以上的第二溝槽344。其中,設在第二晶圓340橫向直徑X2上的第二溝槽344具有一與該橫向直徑X2平行的長度及一與該縱向直徑Y2平行的寬度,而設在第二晶圓340的縱向直徑Y2上的第二溝槽344則具有一與該縱向直徑Y2平行的長度及一與該橫向直徑X2平行的寬度。上述第二溝槽344係設來與前述第一溝槽324共同容置對位用的嵌入件,此點將於後述的實施例中有更詳細的說明。
在本實施例中,第二晶圓340的第二表面342上更設有複數個第二對準標記346。如第3圖所示,第二對準標記346係設在第二表面342的橫向直徑X2上,然於其他實施例中,該第二對準標記346亦可設置在除了橫向直徑X2外其他的第二表面342區域上,端視實作的設計需求而定。第二對準標記346係具有與第一對準標記326相同的圖形特徵,如一十字標記,其於後續的晶圓接合製程中可與第一對準標記326一起達到對準第一晶圓320與第二晶圓340的功效。
現在請參照第4圖,其為根據本發明一實施例態樣中一晶圓對晶圓接合結構300的截面圖。在晶圓對晶圓的接合製程期間,第一晶圓320與第二晶圓340會透過其上的第一對準標記326與第二對準標記346彼此對齊,如此,第一晶圓320的橫向直徑X1與縱向直徑Y1會分別與該第二晶圓的橫向直徑X2及縱向直徑Y2重合,之後再以第一晶圓320的第一表面322與第二晶圓340的第二表面342彼此對向接合。接合動作後,位在第一晶圓320的橫向直徑X1的第一溝槽324會與位在第二晶圓340的橫向直徑X2的第二溝槽344有部分重合,而位在第一晶圓320的縱向直徑Y1上的第一溝槽324則會與位在第二晶圓340的縱向直徑Y2上的第二溝槽344有部分重合。以此方式,每一第一溝槽324會與一第二溝槽344會界定出一重合區域350。須注意,如第4圖所示,實施例中兩對應的第一溝槽324與第二溝槽344的長度係可能會有所不同,其係導因於兩晶圓因溫度不同造成晶圓熱漲冷縮的不同。
在進行上述接合的步驟之前,第一溝槽324與第二溝槽344的其中一者中會先置入複數個嵌入件360,如圖中所示之球狀物。該些嵌入件360係用來輔助前述的對準標記之用,使得晶圓的對位動作不會因為晶圓面上的水平方向沒有固定的力量而產生偏移,亦可解決兩晶圓因為彼此熱漲冷縮情況的不同而無法對位之問題。
承第4圖之說明,於晶圓接合後,嵌入件360會位在第一晶圓320的第一溝槽324與第二晶圓340的第二溝槽344所界定出的重合區域350中。由於嵌入件360係用來輔助晶圓對位,故其最好能在第一晶圓320與第二晶圓340之間達到卡固的作用,但須可同時在重合區域350的長度方向上進行餘裕的移動,以提供兩晶圓對位所需的容限。以如此設置,位於兩晶圓橫向直徑上的重合區域350中的嵌入件360將可在對位後達到遏止兩晶圓在縱向上的相對移動之功效,而位於兩晶圓縱向直徑上的重合區域350中的嵌入件360則可在對位後達到遏止兩晶圓在橫向上的相對移動之功效。
基於此故,在本發明實施例中,嵌入件360可係呈球體或長條體等可在溝槽空間中滑動之態樣,其寬度最好設計成約等於其所對應的第一溝槽324與第二溝槽344的寬度,使得位在重合區域350中的嵌入件360僅能沿著重合區域350的一單一長度方向移動。在一實作中,嵌入件360的寬度可能介於約100μm~400μm之間。須注意前述的各重合區域區域350可能會具有相同或不同的寬度,端視使用者之設計而定。而嵌入件360的長度則係小於對應的第一溝槽324與第二溝槽344重合部位的長度,以在空間350的長度方向上有移動的空間。
在本發明實施例中,嵌入件360的材質可為玻璃,而第一晶圓320或第二晶圓340可為矽晶圓、透鏡晶圓、感測器晶圓、或玻璃基板等。本發明晶圓對晶圓接合結構可為一透鏡晶圓對感測器晶圓的接合結構或兩玻璃基板的接合結構。
現在請參照第5圖,其描繪出根據本發明另一實施態樣中兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。本實施態樣與前述實施態樣的差別之處在於其使用晶圓上形成的凸起特徵而非可移動的嵌入件來輔助晶圓之對位。如圖所示,在本實施例中,第一晶圓520的第一表面522上設有複數個溝槽524及各類元件與電路(未示出)。在本實施例中,第一晶圓520的橫向直徑X1上及縱向直徑Y1上可分別具有一條以上的溝槽524。其中,設在第一晶圓520橫向直徑X1上的溝槽524會具有一與該橫向直徑X1平行的長度及一與該縱向直徑Y1平行的寬度,而設在第一晶圓520的縱向直徑Y1上的溝槽524則具有一與該縱向直徑Y1平行的長度及一與該橫向直徑X1平行的寬度。上述溝槽524係設來容置對位用的凸起特徵,此點將其於後述的實施例中將有更詳細的說明。
在本實施例中,第一晶圓520的第一表面522上更設有複數個第一對準標記526。如圖所示,第一對準標記526係設在第一表面522的橫向直徑X1上,然於其他實施例中,該第一對準標記526亦可設置在除了橫向直徑X1外其他的第一表面522區域上,端視實作的設計需求而定。第一對準標記526係為具有特定形狀特徵的圖形,如一十字標記,其可於後續的晶圓接合製程中起到對準第一晶圓520與第二晶圓540的功效。
另一方面,第二晶圓540的第二表面542上設有複數個凸起部544及各類元件與電路(未示出)。在本實施例中,第二晶圓540的橫向直徑X2上及縱向直徑Y2上可分別具有一條以上的凸起部544。其中,設在第二晶圓540橫向直徑X2上的凸起部544會具有一與該橫向直徑X2平行的長度及一與該縱向直徑Y2平行的寬度,而設在第二晶圓540的縱向直徑Y2上的凸起部544會具有一與該縱向直徑Y2平行的長度及一與該橫向直徑X2平行的寬度。上述凸起部544係設來與前述的溝槽524對合,此點將於後述的實施例中將有更詳細的說明。
在本實施例中,第二晶圓540的第二表面542上更設有複數個第二對準標記546。如圖所示,該第二對準標記546係設在第二表面542的橫向直徑X2上,然於其他實施例中,各該第二對準標記546亦可設置在除了橫向直徑X2外其他的第二表面542區域上,端視實作的設計需求而定。第二對準標記546係具有與第一對準標記526的圖形特徵,如一十字標記,其可於後續的晶圓接合製程中與第一對準標記526一起達到對準第一晶圓520與第二晶圓540的功效。
現在請參照第6圖,其為根據本發明一實施例態樣中一晶圓對晶圓接合結構500的截面圖。在晶圓對晶圓的接合製程期間,第一晶圓520與第二晶圓540會透過其上的第一對準標記526與第二對準標記546彼此對齊,如此,第一晶圓520的橫向直徑X1會與該第二晶圓的橫向直徑X2重合,第一晶圓520的縱向直徑Y1會與該第二晶圓的縱向直徑Y2重合。之後再以第一晶圓520的第一表面522與第二晶圓540的第二表面542彼此對向接合。如第6圖所示,接合動作後,位在第一晶圓520橫向直徑X1上的溝槽524會分別與位在第二晶圓540橫向直徑X2上的凸起部544有部分重合,而位在第一晶圓520縱向直徑Y1上的溝槽524會分別與位在第二晶圓540縱向直徑Y2上的凸起部544有部分重合。
承第6圖之說明,於晶圓接合後,凸起部544會位在對應的第一晶圓520的溝槽524中。由於凸起部544係用來輔助晶圓對位,故其最好能在第一晶圓520與第二晶圓540之間達到卡固的作用,但須可同時在溝槽524的長度方向上進行餘裕的移動,以提供兩晶圓對位所需的容限。如此設置,位於兩晶圓橫向直徑上的凸起部544將可在對位後達到遏止兩晶圓在縱向上的相對移動之功效,而位於兩晶圓縱向直徑上的凸起部544則可在對位後達到遏止兩晶圓在橫向上的相對移動之功效。
基於此故,在本發明實施例中,凸起部544最好呈長條體等可在溝槽中滑動之態樣,其寬度最好設計成約等於其所對應的溝槽524寬度,使得凸起部544僅能在溝槽524中沿著溝槽524的一單一長度方向移動。在一實作中,凸起部544或溝槽524的寬度可能介於約100μm~400μm之間。須注意前述的各溝槽524可能會具有相同或不同的寬度,各凸起部544亦可能具有相同或不同的寬度,端視使用者之設計而定。而凸起部544的長度則係小於對應的溝槽524的長度,以期能在溝槽524的長度方向上有移動的空間。
在本發明實施例中,凸起部544可以直接在第二晶圓340上形成,例如直接透過蝕刻製程在晶圓面的切割道上蝕出圖案。該第一晶圓520或第二晶圓540可為矽晶圓、透鏡晶圓、感測器晶圓、或玻璃基板等。本發明晶圓對晶圓接合結構可為一透鏡晶圓對感測器晶圓的接合結構或兩玻璃基板的接合結構。
綜上所述,本發明透過在晶圓面的縱向直徑與橫向直徑上設置凸起對位特徵(不論是前述的嵌入件360或是凸起部544)之方式,以在兩晶圓之間晶圓面的水平方向上提供一卡固力量而達到遏止兩晶圓在在晶圓面上作橫向及縱向的相對移動之功效,避免晶圓對位後的接合失準。再者,由於該些凸起對位特徵係設置在晶圓的縱向直徑與橫向直徑上,且設計有可移動之容限,故可使晶圓之對位不受熱漲冷縮、尺度改變的影響,仍可精準有效的對位,是為本發明的優點與創新所在。
本領域之技藝人士將可輕易瞭解到在維持本發明教示之前提下,本發明之元件與方法可加以修改或變形成多種態樣。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
120‧‧‧第一晶圓
126‧‧‧對準標記
140‧‧‧第二晶圓
146‧‧‧對準標記
320‧‧‧第一晶圓
322‧‧‧第一表面
324‧‧‧第一溝槽
326‧‧‧第一對準標記
340‧‧‧第二晶圓
342‧‧‧第二表面
344‧‧‧第二溝槽
346‧‧‧第二對準標記
350‧‧‧重合區域
360‧‧‧嵌入件
520‧‧‧第一晶圓
522‧‧‧第一表面
524‧‧‧溝槽
526‧‧‧第一對準標記
540‧‧‧第二晶圓
542‧‧‧第二表面
544‧‧‧凸起部
546‧‧‧第二對準標記
本說明書含有附圖併於文中構成了本說明書之一部分,俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中:
第1圖為先前技術中兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。
第2圖為先前技術中一晶圓對晶圓接合結構的截面圖。
第3圖為根據本發明一實施態樣中兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。
第4圖為根據本發明一實施態樣中一晶圓對晶圓接合結構的截面圖。
第5圖為根據本發明另一實施態樣中兩個要進行對接的第一晶圓與第二晶圓在接合前的俯視圖與截面圖。
第6圖為根據本發明另一實施態樣中一晶圓對晶圓接合結構的截面圖。
須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故,圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同實施例中對應或類似的特徵。
300‧‧‧晶圓對晶圓接合結構
320‧‧‧第一晶圓
324‧‧‧第一溝槽
326‧‧‧第一對準標記
340‧‧‧第二晶圓
344‧‧‧第二溝槽
346‧‧‧第二對準標記
350‧‧‧重合區域
360‧‧‧嵌入件

Claims (17)

  1. 一種晶圓對晶圓接合結構,其包含:一第一晶圓,其具有一第一表面,該第一表面上設有複數個第一溝槽,該複數個第一溝槽係分別設在該第一晶圓的橫向直徑上及縱向直徑上,且設在該第一晶圓的橫向直徑上的各該第一溝槽具有一與該第一晶圓的橫向直徑平行的長度及一與該第一晶圓的縱向直徑平行的寬度,設在該第一晶圓的縱向直徑上的各該第一溝槽具有一與該第一晶圓的縱向直徑平行的長度及一與該第一晶圓的橫向直徑平行的寬度;一第二晶圓,其具有一第二表面,該第二表面上設有複數個第二溝槽,該複數個第二溝槽係分別設在該第二晶圓的縱向直徑及橫向直徑上,且設在該第二晶圓的橫向直徑上的第二溝槽具有一與該第二晶圓的橫向直徑平行的長度及一與該第二晶圓的縱向直徑平行的寬度,設在該第二晶圓的縱向直徑上的第二溝槽具有一與該第二晶圓的縱向直徑平行的長度及一與該第二晶圓的橫向直徑平行的寬度,其中該第一晶圓的第一表面與該第二晶圓第二表面接合,該第一晶圓的橫向直徑與縱向直徑係分別與該第二晶圓的橫向直徑與縱向直徑重合,而各 該第一溝槽與各該第二溝槽具有一重合區域;以及複數個嵌入件,其設置在各該重合區域之各該第一溝槽與各該第二溝槽中。
  2. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中該第一晶圓與該第二晶圓更分別具有複數個第一對準標記與複數個第二對準標記,各該第一對準標記係與各該第二對準標記對合。
  3. 如專利申請範圍第2項所述之晶圓對晶圓接合結構,其中該等第一對準標記設在該第一晶圓的橫向直徑或縱向直徑上,且該等第二對準標記設在該第二晶圓的橫向直徑或縱向直徑上。
  4. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中各該嵌入件具有一寬度大體上等於對應的各該第一溝槽的該寬度與各該第二溝槽的該寬度。
  5. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中各該嵌入件的寬度約介於100微米(μm)~400微米之間。
  6. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中各該嵌入件具有一長度大體上小於對應的各該第一溝槽 與各該第二溝槽重合部位的長度。
  7. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中各該嵌入件係為一球體或長條體。
  8. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中各該嵌入件包括玻璃。
  9. 如專利申請範圍第1項所述之晶圓對晶圓接合結構,其中該第一晶圓或該第二晶圓包括矽晶圓、玻璃晶圓、透鏡晶圓、或感測器晶圓。
  10. 一種晶圓對晶圓接合結構,其包含:一第一晶圓,其具有一第一表面,該第一表面上設有複數個溝槽,該複數個溝槽係分別設在該第一晶圓的橫向直徑上及縱向直徑上,且設在該第一晶圓的橫向直徑上的各該溝槽具有一與該第一晶圓的橫向直徑平行的長度及一與該第一晶圓的縱向直徑平行的寬度,設在該第一晶圓的縱向直徑上的各該溝槽具有一與該第一晶圓的縱向直徑平行的長度及一與該第一晶圓的橫向直徑平行的寬度;一第二晶圓,其具有一第二表面,該第二表面上設有複數個凸起部,該複數個凸起部係分別設在該第二 晶圓的縱向直徑及橫向直徑上,且設在該第二晶圓的橫向直徑上的凸起部具有一與該第二晶圓的橫向直徑平行的長度及一與該第二晶圓的縱向直徑平行的寬度,設在該第二晶圓的縱向直徑上的凸起部具有一與該第二晶圓的縱向直徑平行的長度及一與該第二晶圓的橫向直徑平行的寬度,其中該第一晶圓的第一表面與該第二晶圓第二表面接合,該第一晶圓的橫向直徑與縱向直徑係分別與該第二晶圓的橫向直徑與縱向直徑重合,而各該凸起部係嵌入對應的各該溝槽中。
  11. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中該第一晶圓與該第二晶圓更分別具有複數個第一對準標記與複數個第二對準標記,各該第一對準標記係與各該第二對準標記對合。
  12. 如專利申請範圍第11項所述之晶圓對晶圓接合結構,其中該等第一對準標記設在該第一晶圓的橫向直徑或縱向直徑上,且該等第二對準標記設在該第二晶圓的橫向直徑或縱向直徑上。
  13. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中各該凸起部的該寬度約等於對應的各該溝槽的該寬 度。
  14. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中各該凸起部的該寬度約介於100μm~400μm之間。
  15. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中各該凸起部的該長度係小於對應的各該溝槽的該長度。
  16. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中各該凸起部呈長條形。
  17. 如專利申請範圍第10項所述之晶圓對晶圓接合結構,其中該第一晶圓或該第二晶圓包括矽晶圓、玻璃晶圓、透鏡晶圓、或感測器晶圓。
TW100144723A 2011-12-05 2011-12-05 晶圓對晶圓接合結構 TWI480961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100144723A TWI480961B (zh) 2011-12-05 2011-12-05 晶圓對晶圓接合結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100144723A TWI480961B (zh) 2011-12-05 2011-12-05 晶圓對晶圓接合結構

Publications (2)

Publication Number Publication Date
TW201324629A TW201324629A (zh) 2013-06-16
TWI480961B true TWI480961B (zh) 2015-04-11

Family

ID=49033094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144723A TWI480961B (zh) 2011-12-05 2011-12-05 晶圓對晶圓接合結構

Country Status (1)

Country Link
TW (1) TWI480961B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
CN110896025A (zh) * 2019-10-28 2020-03-20 芯盟科技有限公司 晶圆键合方法以及键合后晶圆
US11862599B2 (en) 2021-03-26 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding to alignment marks with dummy alignment marks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM374572U (en) * 2009-09-11 2010-02-21 E Pin Optical Industry Co Ltd Stacked disk-shaped optical lens array, stacked lens module
US20110032409A1 (en) * 2007-12-19 2011-02-10 Heptagon Oy Optical module for a camera device, baffle substrate, wafer scale package, and manufacturing methods therefor
TW201121023A (en) * 2009-10-19 2011-06-16 Freescale Semiconductor Inc Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
TW201143008A (en) * 2010-05-31 2011-12-01 Hynix Semiconductor Inc Semiconductor chip and semiconductor package with stack chip structure
TW201143382A (en) * 2010-05-27 2011-12-01 Visera Technologies Co Ltd Camera module and fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032409A1 (en) * 2007-12-19 2011-02-10 Heptagon Oy Optical module for a camera device, baffle substrate, wafer scale package, and manufacturing methods therefor
TWM374572U (en) * 2009-09-11 2010-02-21 E Pin Optical Industry Co Ltd Stacked disk-shaped optical lens array, stacked lens module
TW201121023A (en) * 2009-10-19 2011-06-16 Freescale Semiconductor Inc Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
TW201143382A (en) * 2010-05-27 2011-12-01 Visera Technologies Co Ltd Camera module and fabrication thereof
TW201143008A (en) * 2010-05-31 2011-12-01 Hynix Semiconductor Inc Semiconductor chip and semiconductor package with stack chip structure

Also Published As

Publication number Publication date
TW201324629A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TWI480961B (zh) 晶圓對晶圓接合結構
TWI544595B (zh) 接合方法以及包含接合頭的工具
US11062964B2 (en) Method for manufacturing semiconductor device, and mounting apparatus
KR101049083B1 (ko) 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
US9704822B2 (en) Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
US10157943B2 (en) Trenched-bonding-dam device and manufacturing method for same
US20130252375A1 (en) Magnet Assisted Alignment Method for Wafer Bonding and Wafer Level Chip Scale Packaging
JP2005251972A (ja) ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
WO2009022457A1 (ja) 基板貼り合わせ装置及び基板貼り合わせ方法
JP5854375B2 (ja) 接合装置および接合方法
TWI702674B (zh) 半導體晶片背面圖案與正面圖案精確對準的方法
US20190305179A1 (en) Coupling a Semiconductor Component to a Target Substrate by Transfer Printing
US11854999B2 (en) Patterning a transparent wafer to form an alignment mark in the transparent wafer
JP2005014141A (ja) 複合素子の製造方法
TWI423351B (zh) Image identification installation method
US10553677B2 (en) Semiconductor wafer having bevel portion
CN103165541B (zh) 芯片与晶片的接合方法以及三维集成半导体器件
US20140370624A1 (en) Wafer alignment and bonding tool for 3d integration
US11476149B2 (en) Substrate and display device
CN103178052B (zh) 晶片对晶片接合结构
KR101542965B1 (ko) 반도체 기판의 접합 방법
US10692783B2 (en) Systems and methods for bonding semiconductor elements
CN103943464A (zh) 对准标记的形成方法
TWI343090B (en) System and method for alignment
US9230918B1 (en) Semiconductor package structure, alignment structure, and alignment method