TWI544595B - 接合方法以及包含接合頭的工具 - Google Patents

接合方法以及包含接合頭的工具 Download PDF

Info

Publication number
TWI544595B
TWI544595B TW104123233A TW104123233A TWI544595B TW I544595 B TWI544595 B TW I544595B TW 104123233 A TW104123233 A TW 104123233A TW 104123233 A TW104123233 A TW 104123233A TW I544595 B TWI544595 B TW I544595B
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
head
curvature
spherical
Prior art date
Application number
TW104123233A
Other languages
English (en)
Other versions
TW201626524A (zh
Inventor
黃志輝
朱彥璋
劉冠良
劉丙寅
蔡正原
杜友倫
蔡嘉雄
李汝諒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201626524A publication Critical patent/TW201626524A/zh
Application granted granted Critical
Publication of TWI544595B publication Critical patent/TWI544595B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

接合方法以及包含接合頭的工具
本發明是有關於一種接合方法以及包含接合頭的工具
隨著電晶體、二極體、電阻、電容等電子元件的積集密度越來越高，半導體產業經歷了快速的成長。積集密度的提升主要來自於最小特徵尺寸的不斷縮小(舉例來說，將半導體技術節點縮小至20奈米)，而這允許更多元件可以積集給定的區域上。近來隨著微型化(Miniaturization)、更高的速度與更大的頻寬以及更低的功耗與延遲的要求越來越高，如何以更有創意的技術製造更小的半導體結構，成為當前相關領域亟需改進的目標。
隨著半導體技術的進展，堆疊型半導體裝置，例如三維晶片(3D Integrated Circuit，3DIC)，已經成為一個用來進一步減少半導體裝置之物理尺寸的有效替代方案。在一個堆疊型半導體裝置中，邏輯電路、記憶體電路、處理器電路等主動電路將被製造於不同半導體晶圓上。兩個或更多半導體晶圓能被安裝於另一個晶圓上方，以此來 進一步減少半導體裝置的尺寸(Form Factor)。堆疊型半導體裝置可以具有較高的元件密度與較小的尺寸，並且可以具有更佳的表現與較低的功耗。進一步來說，藉由將半導體裝置堆疊，即使製程為不相容，形成於一半導體晶圓的電路將可以與另一半導體晶圓的電路結合。
根據本發明一實施方式，一種接合方法包含以下步驟。首先，放置第一晶圓於第一接合頭的第一表面，其中第一表面至少部份為由第一球面的第一部份與第二球面的第二部份所定義，第一球面具有第一半徑，第二球面具有第二半徑，第一半徑小於第二半徑。然後，放置第二晶圓於第二接合頭。最後，接合第一晶圓與第二晶圓。
根據本發明另一實施方式，一種接合方法包含以下步驟。首先，固定第一晶圓於第一接合頭的多曲率接合面，並使第一晶圓因此產生形變。接著，固定第二晶圓於第二接合頭。然後，當第二晶圓固定於第二接合頭時，使第二晶圓產生形變。接著，當第二晶圓產生形變時且當第一晶圓因為固定於多曲率接合面而產生形變時，使第二晶圓接觸第一晶圓。最後，在第二晶圓接觸第一晶圓後，自多曲率接合面釋放第一晶圓，且自第二接合頭釋放第二晶圓。
根據本發明又一實施方式，一種包含接合頭的工具包含晶圓接合模組。晶圓接合模組包含第一晶圓接合頭與第 二晶圓接合頭。第一晶圓接合頭具有多曲率表面，用以承載第一晶圓，其中多曲率表面至少部份為由第一球面的第一部份與第二球面的第二部份所定義，第一球面具有第一半徑，第二球面具有第二半徑，第一半徑與第二半徑不同。第二晶圓接合頭具有第二表面，用以承載第二晶圓。
10‧‧‧平坦接合頭底座
20‧‧‧中心線
22、24、26‧‧‧距離
40‧‧‧下接合頭
42‧‧‧多曲率接合面
44‧‧‧上接合頭
46‧‧‧接合針腳
50‧‧‧第一晶圓
52‧‧‧第二晶圓
82‧‧‧第一裝載埠
84‧‧‧第二裝載埠
86‧‧‧第一模組
88‧‧‧第二模組
90‧‧‧第三模組
92‧‧‧第四模組
94‧‧‧接合模組
96‧‧‧機械手臂
98‧‧‧控制模組
100‧‧‧光學量測校準系統
102‧‧‧第一真空系統
104‧‧‧第二真空系統
106、108‧‧‧下顯微鏡
110、112‧‧‧上顯微鏡
C1‧‧‧第一球心
C2‧‧‧第二球心
R1‧‧‧第一半徑
R2‧‧‧第二半徑
S1‧‧‧第一球面
S2‧‧‧第二球面
以下將以圖式揭露本發明之複數個實施方式，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示依照本發明一實施方式之多曲率接合頭(Bonding Chuck)的剖面圖。
第2A圖至第2C圖分別繪示依照本發明一實施方式之使用多曲率接合頭進行晶圓接合(Wafer Bonding)之各步驟的剖面圖。
第3圖繪示依照本發明一實施方式之範例接合工具。
第4A圖、第4B圖以及第5圖至第9圖分別繪示依照本發明一實施方式之接合工具的接合模組的各元件與操作。
以下將以圖式及不同實施方式或範例清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之實施方式後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。舉例來說，當 一元件被稱為『連接』或『耦接』至另一元件時，它可以為直接連接或耦接至另一元件，又或是其中有一額外元件存在。另外，本發明不同實施方式可能使用相同代號或代碼來標示元件，此乃為了方便說明，而不代表不同實施方式間具有特殊關聯性。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
本發明之部份實施方式主要適用於一些特定範疇，也就是應用於晶圓接合(Wafer Bonding)。舉例來說，裝置與裝置、裝置與承載晶圓或承載晶圓與承載晶圓被接合。然而，本發明之其他實施方式也可以適用於其他範疇，例如藉由晶圓接合達成絕緣層覆矽(SOI)晶圓、應變半導體虛擬基板(Strained Semiconductor Virtual Substrate)等結構。
在本發明不同實施方式中，雖然一些方法會以特定的順序描述，但是這些方法亦可以以其他可能的順序執行。
第1圖繪示依照本發明一實施方式之多曲率接合頭(Bonding Chuck)的剖面圖。第1圖(與其他圖式)的部份結構特徵可能為誇大而不符合實際比例，以方便清楚說明本實施方式的核心概念。如第1圖所繪示，接合頭的表面為凸起，且此表面包含兩個具有不同半徑的球體的部份表面。在後續的討論中，球體的部份表面將表示為球面，而這並不必然是指球體的整個表面。第一球面S1具有自第一球心C1延伸的第一半徑R1，且第二球面S2具有自第二球心C2延伸的第二半徑R2。第一半徑R1小於第二半徑R2。第一球心C1與第二球心C2對齊於平坦接合頭底座10的法線上，即對齊於Z方向。第一球心C1與第二球心C2的相對位置關係使得第一球面S1在第一球面S1與第二球面S2的中心線20(中心線20為朝向Z方向)上凸出於第二球面S2。第一球面S1位於接合頭的第二球面S2的中央部份。實際上，接合頭在第一球面S1與第二球面S2的連接處實際上可能偏離第一球面S1與第二球面S2，以產生平滑連接面。在其他與中心線20相交的剖面圖中，各表面的形狀可能與在第1圖中的形狀相同。
舉例來說，關於用來接合300mm晶圓的接合頭，第一半徑R1可為約90m，第二半徑R2可為約200m。於多曲率接合頭的表面中央，中心線20的頂點(位於第一 球面S1的中央)與平坦接合頭底座10之距離為約100μm至125μm。在X-Y平面上自中心線20至第一球面S1與第二球面S2之連接處的距離22為約60mm。在X-Y平面上自中心線20至第一球面S1與平坦接合頭底座10之連接處的距離24為約150mm。在Z方向上，第一球面S1與平坦接合頭底座10之連接處至第二球面S2的距離26為約20μm至45μm。應了解到，以上所舉之接合頭的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇接合頭的具體實施方式。
前述之具有多曲率表面之接合頭可為適當的設備商製造而提供。舉例來說，EV Group，其總部位於奧地利，可以提供前述之接合頭。
第2A圖至第2C圖分別繪示依照本發明一實施方式之使用多曲率接合頭進行晶圓接合之各步驟的剖面圖。如第2A圖所繪示，下接合頭40具有多曲率接合面42，其特徵可同於前述有關第1圖的討論，上接合頭44具有接合針腳46，其位於收縮位置。第一晶圓50設置於下接合頭40的多曲率接合面42，第二晶圓52設置於上接合頭44。
第一晶圓50與第二晶圓52可為任意種類的晶圓。舉例來說，第一晶圓50與第二晶圓52可為包含邏輯晶片、系統單晶片(System-on-chip，SOC)、特殊應用積體電路(Application Specific Integrated Circuit， ASIC)晶片、影像感應晶片、記憶體晶片或類似晶片的晶圓。舉例來說，第一晶圓50為具有系統單晶片的晶圓，第二晶圓52為具有特殊應用積體電路晶片的晶圓。又舉例來說，第一晶圓50為具有邏輯晶片的晶圓，第二晶圓52為具有影像感應晶片的晶圓。
第一晶圓50與第二晶圓52可為晶圓接合所能接受的任意製程所製作。接著，放置且固定第一晶圓50於多曲率接合面42。真空系統可以與下接合頭40連接，於是真空系統可以用來固定第一晶圓50。舉例來說，許多小孔或穿孔可以位於多曲率接合面42上，於是壓差可以被施加於第一晶圓50的背面(非接合面)。第一晶圓50可被固定於下接合頭40，以致於第一晶圓50貼合於多曲率接合面42(此可藉由彈性形變達成)。舉例來說，藉由使用真空系統，施加於第一晶圓50的背面(非接合面)的吸力或壓差可導致第一晶圓50貼合於多曲率接合面42。類似地，放置且固定第二晶圓52於上接合頭44。真空系統可以與上接合頭44連接，於是真空系統可以用來固定第二晶圓52。舉例來說，許多小孔或穿孔可以位於上接合頭44用來固定第二晶圓52的表面上，於是壓差可以被施加於第二晶圓52的背面(非接合面)。於一實施方式中，首先開啟真空系統，然後再放置第二晶圓52於上接合頭44。在一些情況中，即使上接合頭44用來固定第二晶圓52的表面為朝下，因為真空系統為開啟，第二晶圓52可被固定於上接合頭44。上接合頭44可以被放置於下接合頭40上方，以使第一晶圓50的接合面面對第二晶圓52的接合面。
如第2B圖所繪示，接合針腳46自上接合頭44伸出，於是第二晶圓52產生形變，以致於第一晶圓50與第二晶圓52的接合面產生接觸。在第一晶圓50與第二晶圓52剛開始接觸時，第一晶圓50為固定且貼合於多曲率接合面42。進一步來說，在第一晶圓50與第二晶圓52剛開始接觸時，第二晶圓52為固定於上接合頭44且因為接合針腳46的伸展與施力而產生形變。因此，在第一晶圓50與第二晶圓52剛開始接觸時，第一晶圓50與第二晶圓52皆產生形變(此可為彈性形變)。第一晶圓50與第二晶圓52可維持此狀態一段時間，比如說5秒至10秒。於是，第一晶圓50與第二晶圓52的接觸區域(此區域通常位於第一晶圓50與第二晶圓52的接合面中央)將開始接合(Bonding)，此接合可藉由化學反應(例如產生共價鍵或離子鍵)或原子吸引力(例如極性力或氫鍵)產生。一旦接合開始，接合反應將會在接合面之間向外傳播。
如第2C圖所繪示，第一晶圓50自下接合頭40釋放，第二晶圓52自上接合頭44釋放。前述動作可以藉由，舉例來說，移除真空系統產生的吸力或壓差而達成。一旦第一晶圓50與第二晶圓52被釋放，第一晶圓50與第二晶圓52將會恢復自身原有的形狀，例如平坦的圓盤形狀。此外，如討論第2B圖的段落所描述，因為接合反應將會向外傳播，於是化學反應或原子吸引力將會在第一晶圓50與第二晶圓52的接合面的其餘部份之間產生。藉由讓接合面的中央區域(並非一定要是中央區域，但通常情況會是如此)互相接觸且讓接合反 應向外傳播，於是在第一晶圓50與第二晶圓52的接合面之間的接合介面基本上不會產生縫隙或氣泡。
第3圖繪示依照本發明一實施方式之範例接合工具。如第3圖所繪示，接合工具包含第一裝載埠82、第二裝載埠84、第一模組86、第二模組88、第三模組90、第四模組92、接合模組94、機械手臂96以及控制模組98。第一裝載埠82與第二裝載埠84可作為晶圓搬運盒(Front Opening unified Pod)，於是機械手臂96可以從其接收或裝載各種晶圓。機械手臂96用來在第一模組86、第二模組88、第三模組90、第四模組92、接合模組94之間轉移晶圓。第一模組86、第二模組88、第三模組90、第四模組92可為任何可能的模組，例如用來準備即將要接合之晶圓的模組。控制模組98可為，舉例來說，工作站電腦，其可以執行控制接合工具中每個模組之動作的指令。控制模組98可包含一或多個電子控制器或處理器，其控制接合工具的自動流程，自動流程可為控制模組98的記憶體(例如非揮發記憶體)所提供的指令或遠端操控所提供的指令。
第4A圖、第4B圖以及第5圖至第9圖分別繪示依照本發明一實施方式之接合工具的接合模組94的各元件與操作。第4A圖繪示自X方向觀看下接合頭40與上接合頭44的示意圖。如同討論第1圖、第2A圖至第2C圖的段落，下接合頭40具有多曲率接合面42。雖然沒有明確繪示，如同討論第1圖、第2A圖至第2C圖的段落，上接合頭44具有接合針腳46。光學量測校準系統100設置於鄰近下 接合頭40與上接合頭44的位置，相關細節將在第4B圖討論。第一真空系統102設置於下接合頭40的背面(即相對於承載第一晶圓50之一側的另一側)，第二真空系統104設置於上接合頭44的背面(即相對於承載第二晶圓52之一側的另一側)。第一真空系統102與第二真空系統104可包含多個連接真空幫浦與下接合頭40或連接真空幫浦與上接合頭44之軟管或類似元件。軟管可與延伸至下接合頭40或上接合頭44承載晶圓之表面(例如下接合頭40的多曲率接合面42)的開口連接。
第4B圖繪示下接合頭40、上接合頭44以及光學量測校準系統100的其他特徵。如第4B圖所繪示，光學量測校準系統100包含顯微鏡106、108、110、112。下顯微鏡106、108面對下接合頭40的背面，上顯微鏡110、112面對上接合頭44的背面。光學量測校準系統100可為SmartView校準系統，其可為EV Group提供。
如第5圖所繪示，放置第一晶圓50於下接合頭40。具體而言，首先，下接合頭40平移遠離上接合頭44(圖中繪示下接合頭40在Y方向上平移)，以方便放置第一晶圓50。此平移可藉由馬達驅動的滑軌達成、由馬達驅動的螺旋軸達成或其他可能方式達成。接著，機械手臂96將第一晶圓50放置於下接合頭40面朝上的表面，即多曲率接合面42。然後，開啟第一真空系統102，以固定第一晶圓50於下接合頭40，且使第一晶圓50貼合於多曲率接合面42，其情況如同討論第2A圖的段落。在放置第一晶圓50於下接 合頭40之前，第一晶圓50可能在一或多個模組(例如第一模組86、第二模組88、第三模組90以及第四模組92)中轉移，以作為接合前的準備。如第6圖所繪示，藉由馬達驅動的滑軌、馬達驅動的螺旋軸或其他可能方式，平移下接合頭40與位於其上的第一晶圓50返至光學量測校準系統100可以量測到的位置。
如第7圖所繪示，放置第二晶圓52於上接合頭44。具體而言，首先，上接合頭44平移遠離下接合頭40(圖中繪示上接合頭44在Y方向上平移)，以方便放置第二晶圓52。此平移可藉由馬達驅動的滑軌達成、由馬達驅動的螺旋軸達成或其他可能方式達成。接著，開啟第二真空系統104。然後，機械手臂96將第二晶圓52放置於上接合頭44面朝下的表面，且使第二真空系統104固定第二晶圓52於上接合頭44，其情況如同討論第2A圖的段落。在放置第二晶圓52於上接合頭44之前，第二晶圓52可能在一或多個模組(例如第一模組86、第二模組88、第三模組90以及第四模組92)中轉移，以作為接合前的準備。如第8圖所繪示，藉由馬達驅動的滑軌、馬達驅動的螺旋軸或其他可能方式，平移上接合頭44與位於其上的第二晶圓52返至光學量測校準系統100可以量測到的位置。
接著，光學量測校準系統100可用來校準準備接合的第一晶圓50與第二晶圓52。各種馬達，例如平台馬達，可以使上接合頭44與下接合頭40在X方向與Y方向上移動，以對於準備接合的第一晶圓50與第二晶圓52進行校 準微調。此外，其他馬達，例如具有軟體補償的主軸馬達(Software Compensated Spindle Motor)，可使上接合頭44以Z軸為旋轉軸旋轉，以使第二晶圓52對準準備接合的第一晶圓50。
校準流程可使用SmartView校準系統來對準第一晶圓50與第二晶圓52。具體而言，首先，將位於下接合頭40的第一晶圓50設置於光學量測校準系統100可以觀測到的位置，而上接合頭44被移開以避免阻擋光學量測校準系統100的視線。於是，上顯微鏡110、112觀測到位於下接合頭40上的第一晶圓50，且找到位於第一晶圓50上的校準標記，之後將校準標記的影像數位化且儲存。然後，移開位於下接合頭40的第一晶圓50，且位於上接合頭44的第二晶圓52可以被移至適當位置。接著，將位於上接合頭44的第二晶圓52設置於光學量測校準系統100可以觀測到的位置。於是，下顯微鏡106、108觀測到位於上接合頭44的第二晶圓52，且第二晶圓52被對準於先前儲存之第一晶圓50的校準標記的數位化影像。校準可藉由些微平移上接合頭44在X方向與Y方向上之位置，或藉由以Z軸作為旋轉軸，些微旋轉上接合頭44而達成。然後，下接合頭40與位於其上的第一晶圓50被移回至先前量測的位置。光學量測校準系統100可在進行前述之校準流程前先進行自身之校準，以使前述之校準流程得以順利進行。
如第9圖所繪示，接合第一晶圓50與第二晶圓52。接合流程基本上與討論第2B圖與第2C圖的段落相 同。舉例來說，自上接合頭44伸出接合針腳46，使第二晶圓52產生形變，以致於第一晶圓50與第二晶圓52的接合面互相接觸。在第一晶圓50與第二晶圓52剛開始接觸時，第一晶圓50被固定且貼合於多曲率接合面42(此藉由使用第一真空系統102達成)。進一步來說，在第一晶圓50與第二晶圓52剛開始接觸時，第二晶圓52為固定於上接合頭44(此藉由使用第二真空系統104達成)且因為接合針腳46的伸展與施力而產生形變。因此，在第一晶圓50與第二晶圓52剛開始接觸時，第一晶圓50與第二晶圓52皆產生形變(此可為彈性形變)。第一晶圓50與第二晶圓52可維持此狀態一段時間。於是，第一晶圓50與第二晶圓52的接觸區域將開始接合(Bonding)，此接合可藉由化學反應或原子吸引力產生。一旦接合開始，接合反應將會在接合面之間向外傳播。
然後，關閉第一真空系統102，於是第一晶圓50自下接合頭40釋放；關閉第二真空系統104，於是第二晶圓52自上接合頭44釋放。一旦第一晶圓50與第二晶圓52被釋放，第一晶圓50與第二晶圓52將會恢復自身原有的形狀，例如平坦的圓盤形狀。此外，因為接合反應將會向外傳播，於是化學反應或原子吸引力將會在第一晶圓50與第二晶圓52的接合面的其餘部份之間產生。藉由讓接合面的中央區域(並非一定要是中央區域，但通常情況會是如此)互相接觸且讓接合反應向外傳播，於是在第一晶圓50與第二晶圓52的接合面之間的接合介面基本上不會產生縫隙或氣泡。
接著，接合之第一晶圓50與第二晶圓52可被夾緊，以固定第一晶圓50與第二晶圓52，方便後續之運輸。機械手臂96可將接合之第一晶圓50與第二晶圓52移出接合模組94，並轉移至第一裝載埠82或第二裝載埠84。然後，接合之第一晶圓50與第二晶圓52可被轉移至其他工具，例如退火工具，於是接合之第一晶圓50與第二晶圓52可進行退火，因而增加第一晶圓50與第二晶圓52的接合強度。
本發明上述實施方式藉由在接合流程中晶圓剛接觸時，使下晶圓產生形變，就如同前述之第一晶圓50，於是接合之晶圓將更能準確對齊。下晶圓的形變可使下晶圓之接合面擴大，以有效對應因為接合針腳使上晶圓產生形變而產生的上晶圓擴大的接合面。於是，接合之晶圓將更能準確對位，於是誤差可以小於，舉例來說，0.3μm。因為接合準確度提升，良率將能提升，而產品的總成本將進而減少。進一步來說，多曲率接合面可以被應用於任意接合工具，且在不需其他工具、材料或製程的前提下，輕易地提升接合準確度。
根據本發明一實施方式，一種方法包含以下步驟。首先，放置第一晶圓於第一接合頭的第一表面，其中第一表面至少部份為由第一球面的第一部份與第二球面的第二部份所定義，第一球面具有第一半徑，第二球面具有第二半徑，第一半徑小於第二半徑。然後，放置第二晶圓於第二接合頭。最後，接合第一晶圓與第二晶圓。
根據本發明另一實施方式，一種方法包含以下步驟。首先，固定第一晶圓於第一接合頭的多曲率接合面，並使第一晶圓因此產生形變。接著，固定第二晶圓於第二接合頭。然後，當第二晶圓固定於第二接合頭時，使第二晶圓產生形變。接著，當第二晶圓產生形變時且當第一晶圓因為固定於多曲率接合面而產生形變時，使第二晶圓接觸第一晶圓。最後，在第二晶圓接觸第一晶圓後，自多曲率接合面釋放第一晶圓，且自第二接合頭釋放第二晶圓。
根據本發明又一實施方式，一種工具包含晶圓接合模組。晶圓接合模組包含第一晶圓接合頭與第二晶圓接合頭。第一晶圓接合頭具有多曲率表面，用以承載第一晶圓，其中多曲率表面至少部份為由第一球面的第一部份與第二球面的第二部份所定義，第一球面具有第一半徑，第二球面具有第二半徑，第一半徑與第二半徑不同。第二晶圓接合頭具有第二表面，用以承載第二晶圓。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧平坦接合頭底座
20‧‧‧中心線
22、24、26‧‧‧距離
C1‧‧‧第一球心
C2‧‧‧第二球心
R1‧‧‧第一半徑
R2‧‧‧第二半徑
S1‧‧‧第一球面
S2‧‧‧第二球面

Claims (10)

  1. 一種接合方法，包含：放置一第一晶圓於一第一接合頭(Bonding Chuck)的一第一表面，其中該第一表面至少部份為由一第一球面的一第一部份與一第二球面的一第二部份所定義，該第一球面具有一第一半徑，該第二球面具有一第二半徑，該第一半徑小於該第二半徑；放置一第二晶圓於一第二接合頭；以及接合(Bonding)該第一晶圓與該第二晶圓。
  2. 如請求項1所述之方法，其中在該第一表面的一中央區域，該第二球面的該第二部份凸出於該第一球面的該第一部份。
  3. 如請求項1所述之方法，其中放置該第一晶圓於該第一表面後，該第一晶圓貼合於該第一表面。
  4. 如請求項1所述之方法，其中在接合該第一晶圓與該第二晶圓時，該第一晶圓與該第二晶圓至少在剛開始接觸處產生形變。
  5. 一種接合方法，包含：固定一第一晶圓於一第一接合頭的一多曲率接合面，並使該第一晶圓因此產生形變；固定一第二晶圓於一第二接合頭； 當該第二晶圓固定於該第二接合頭時，使該第二晶圓產生形變；當該第二晶圓產生形變時且當該第一晶圓因為固定於該多曲率接合面而產生形變時，使該第二晶圓接觸該第一晶圓；以及在該第二晶圓接觸該第一晶圓後，自該多曲率接合面釋放該第一晶圓，且自該第二接合頭釋放該第二晶圓。
  6. 如請求項5所述之方法，其中該多曲率接合面包含一凸出面。
  7. 如請求項5所述之方法，其中該多曲率接合面包含一第一部份與一第二部份，該第一部份為一第一凸出面，該第二部份為一第二凸出面，該第一凸出面與該第二凸出面並非同一凸出面。
  8. 一種包含接合頭的工具，包含：一晶圓接合模組，包含：一第一晶圓接合頭，具有一多曲率表面，用以承載一第一晶圓，其中該多曲率表面至少部份為由一第一球面的一第一部份與一第二球面的一第二部份所定義，該第一球面具有一第一半徑，該第二球面具有一第二半徑，該第一半徑與該第二半徑不同；以及一第二晶圓接合頭，具有一第二表面，用以承載一第二晶圓。
  9. 如請求項8所述之包含接合頭的工具，其中該第二晶圓接合頭包含一接合針腳，用以自該第二晶圓接合頭的該第二表面伸出與縮入該第二晶圓接合頭。
  10. 如請求項8所述之包含接合頭的工具，其中該第一球面的該第一部份設置於該多曲率表面的一中央區域，該第二球面的該第二部份環繞該多曲率表面的該中央區域。
TW104123233A 2015-01-08 2015-07-17 接合方法以及包含接合頭的工具 TWI544595B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/592,788 US9490158B2 (en) 2015-01-08 2015-01-08 Bond chuck, methods of bonding, and tool including bond chuck

Publications (2)

Publication Number Publication Date
TW201626524A TW201626524A (zh) 2016-07-16
TWI544595B true TWI544595B (zh) 2016-08-01

Family

ID=56233812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123233A TWI544595B (zh) 2015-01-08 2015-07-17 接合方法以及包含接合頭的工具

Country Status (5)

Country Link
US (2) US9490158B2 (zh)
KR (1) KR101833101B1 (zh)
CN (1) CN105789073B (zh)
DE (1) DE102015107698B4 (zh)
TW (1) TWI544595B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2842177A4 (en) * 2012-04-23 2015-11-04 Univ Nanyang Tech DEVICE AND METHOD FOR SEPARATING A STACKED ARRANGEMENT
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
KR102507283B1 (ko) * 2015-12-22 2023-03-07 삼성전자주식회사 기판 척 및 이를 포함하는 기판 접합 시스템
TW202305871A (zh) * 2016-11-16 2023-02-01 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
US11107685B2 (en) * 2017-02-02 2021-08-31 Mitsubishi Electric Corporation Semiconductor manufacturing method and semiconductor manufacturing device
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10707186B1 (en) * 2017-09-15 2020-07-07 Intel Corporation Compliant layer for wafer to wafer bonding
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
US10497667B2 (en) 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
US10804197B1 (en) * 2019-03-28 2020-10-13 Sandisk Technologies Llc Memory die containing stress reducing backside contact via structures and method of making the same
KR20200133634A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
KR20210023298A (ko) 2019-08-22 2021-03-04 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
JP7488062B2 (ja) * 2020-03-02 2024-05-21 東京エレクトロン株式会社 接合装置、接合システム、接合方法および記憶媒体
US11491735B2 (en) * 2020-04-02 2022-11-08 Corning Incorporated Apparatus and methods for cold-shaping glass sheets
US11594431B2 (en) 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2035610B (en) 1978-10-20 1983-03-23 Hitachi Ltd Wafer projection aligner
JPH0744135B2 (ja) 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5273553A (en) 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
JPH0794675A (ja) 1993-09-24 1995-04-07 Hitachi Ltd 半導体製造装置
US5500540A (en) 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US6032997A (en) 1998-04-16 2000-03-07 Excimer Laser Systems Vacuum chuck
US6764385B2 (en) 2002-07-29 2004-07-20 Nanoclean Technologies, Inc. Methods for resist stripping and cleaning surfaces substantially free of contaminants
US6892769B2 (en) 2003-06-30 2005-05-17 Lg.Philips Lcd Co., Ltd. Substrate bonding apparatus for liquid crystal display device panel
US7262112B2 (en) 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7435311B1 (en) 2005-08-30 2008-10-14 Rockwell Collins, Inc. Panel-to-panel lamination method for improved uniformity
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
KR101484348B1 (ko) 2007-08-10 2015-01-19 가부시키가이샤 니콘 기판접합장치 및 기판접합방법
KR100855461B1 (ko) 2007-09-12 2008-09-01 주식회사 에이디피엔지니어링 점착척 및 이를 가진 기판합착장치
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
KR20100043478A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 정전 척 및 이를 구비한 기판 접합 장치
US8851133B2 (en) 2009-03-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device
KR101562021B1 (ko) 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
US9299594B2 (en) 2010-07-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bonding system and method of modifying the same
JP2012049266A (ja) 2010-08-25 2012-03-08 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965398B1 (fr) 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
US20120186741A1 (en) 2011-01-26 2012-07-26 Aptina Imaging Corporation Apparatus for wafer-to-wafer bonding
JP2012160628A (ja) * 2011-02-02 2012-08-23 Sony Corp 基板の接合方法及び基板接合装置
US20130101372A1 (en) * 2011-10-19 2013-04-25 Lam Research Ag Method and apparatus for processing wafer-shaped articles
TWI480961B (zh) 2011-12-05 2015-04-11 Himax Tech Ltd 晶圓對晶圓接合結構
JP2013258377A (ja) 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
EP3404698B1 (de) 2013-05-29 2023-08-16 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus

Also Published As

Publication number Publication date
CN105789073B (zh) 2018-08-31
CN105789073A (zh) 2016-07-20
US9490158B2 (en) 2016-11-08
TW201626524A (zh) 2016-07-16
US9754813B2 (en) 2017-09-05
KR101833101B1 (ko) 2018-02-27
KR20160085685A (ko) 2016-07-18
US20170053823A1 (en) 2017-02-23
DE102015107698B4 (de) 2023-10-26
DE102015107698A1 (de) 2016-07-14
US20160204020A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
TWI544595B (zh) 接合方法以及包含接合頭的工具
TWI702633B (zh) 基板重合裝置及基板重合方法
TWI462198B (zh) 使用界面晶圓片作為永久載板製造三維積體電路裝置
TWI514513B (zh) 準確移除可控基板製造三維積體電路裝置
JP2005302858A (ja) ウェハの接合装置
TW201009994A (en) Substrate aligning apparatus, substrate aligning method and method for manufacturing multilayer semiconductor
JP4867373B2 (ja) ウェハホルダ及び半導体装置の製造方法
TWI627682B (zh) 用於控制層疊晶片的位置之技術
JP2011066090A (ja) 基板移載装置、基板位置合わせ装置、基板移載方法およびデバイスの製造方法
CN111133556B (zh) 层叠基板的制造方法、制造装置以及程序
US8004097B2 (en) Carrier wafer having alignment keys and supporting a chip
TWI242255B (en) Wafer carrier
JP2005026346A (ja) 半導体チップの積層方法
Shubin et al. A novel MCM package enabling proximity communication IO
CN110911349A (zh) 一种芯片、半导体器件及其制备方法
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
US12009337B2 (en) Bonding tool and bonding method thereof
US20230092903A1 (en) Methods and apparatus to embed host dies in a substrate
TW202410315A (zh) 積體半導體封裝系統及半導體裝置封裝的方法
US20240186157A1 (en) Apparatus including a non-contact die head and a substrate chuck and a method of using the same
US20230032570A1 (en) Bonding tool and bonding method thereof
Rahman et al. Ejectorless Method for Die Attach Pick Up for Cracking Improvement on Thin High-Aspect Ratio Die.
Interconnections et al. 8 Die-to-Wafer Hybrid
KR101794977B1 (ko) 반도체 제조 장치
Dudley et al. Inspection and metrology solutions from TSV through reveal for high volume manufacturing