CN105789073A - 接合卡盘、接合方法及包括接合卡盘的工具 - Google Patents

接合卡盘、接合方法及包括接合卡盘的工具 Download PDF

Info

Publication number
CN105789073A
CN105789073A CN201510446468.8A CN201510446468A CN105789073A CN 105789073 A CN105789073 A CN 105789073A CN 201510446468 A CN201510446468 A CN 201510446468A CN 105789073 A CN105789073 A CN 105789073A
Authority
CN
China
Prior art keywords
wafer
splice chucks
splice
chucks
sphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510446468.8A
Other languages
English (en)
Other versions
CN105789073B (zh
Inventor
黄志辉
朱彦璋
刘冠良
刘丙寅
蔡正原
杜友伦
蔡嘉雄
李汝谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105789073A publication Critical patent/CN105789073A/zh
Application granted granted Critical
Publication of CN105789073B publication Critical patent/CN105789073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

讨论了一种接合卡盘与使用该接合卡盘的方法及包括该接合卡盘的工具。一种方法包括：在第一接合卡盘的第一表面上加载第一晶圆；在第二接合卡盘上加载第二晶圆；以及将第一晶圆接合至第二晶圆。至少部分地通过第一球面的第一部分和第二球面的第二部分来限定第一表面。第一球面具有第一半径，并且第二球面具有第二半径。第一半径小于第二半径。本发明涉及接合卡盘、接合方法及包括接合卡盘的工具。

Description

接合卡盘、接合方法及包括接合卡盘的工具
技术领域
本发明涉及接合卡盘、接合方法及包括接合卡盘的工具。
背景技术
由于多种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，所以半导体工业经历了快速发展。就绝大部分而言，集成密度的这种提高来自于最小部件尺寸的不断减小(例如，向着亚20nm节点缩小半导体工艺节点)，这允许更多的组件集成到给定区域内。随着目前对于小型化、更高的速度、更大的带宽以及更小的功耗和更小的延时的需求的增长，对于更小的半导体结构及用于形成半导体结构的更具创造性的技术的需求也增长。
随着半导体技术的进一步发展，已经出现了堆叠式半导体器件(例如，3D集成电路(3DIC))，以作为进一步减小半导体器件的物理尺寸的有效可选方式。在堆叠式半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。可以将两个或更多的半导体晶圆安装至彼此的顶部上，以进一步减小半导体器件的形状因数。堆叠式半导体器件可以提供更高的密度和更小的形状因数，并且允许增强的性能和更低的功耗。此外，通过堆叠半导体器件，可以通过与所形成的电路不兼容的工艺和/或对另一个半导体晶圆执行的工艺来在一个半导体晶圆上形成电路，反之亦然。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在第一接合卡盘的第一表面上加载第一晶圆，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述第一表面，所述第一球面具有第一半径，所述第二球面具有第二半径，所述第一半径小于所述第二半径；在第二接合卡盘上加载第二晶圆；以及将所述第一晶圆接合至所述第二晶圆。
在上述方法中，所述第一球面的第一部分在所述第一表面的中心区域中从所述第二球面的第二部分凸出。
在上述方法中，在所述第一表面上加载所述第一晶圆使所述第一晶圆与所述第一表面共形。
在上述方法中，所述第一接合卡盘包括真空系统，当所述第一晶圆位于所述第一表面上时，所述真空系统将所述第一晶圆固定至所述第一表面并且使所述第一晶圆与所述第一表面共形。
在上述方法中，所述第二接合卡盘包括接合引脚，将所述第一晶圆接合至所述第二晶圆包括从所述第二接合卡盘延伸所述接合引脚。
在上述方法中，所述第二接合卡盘包括真空系统，当所述第二晶圆位于所述第二接合卡盘上时，所述真空系统将所述第二晶圆固定至所述第二接合卡盘。
在上述方法中，在将所述第一晶圆接合至所述第二晶圆期间，至少在最初接触时使所述第一晶圆和所述第二晶圆中的每一个均变形。
在上述方法中，加载所述第一晶圆包括将所述第一晶圆固定至所述第一接合卡盘，通过所述固定使所述第一晶圆与所述第一表面共形；加载所述第二晶圆包括将所述第二晶圆固定至所述第二接合卡盘；以及将所述第一晶圆接合至所述第二晶圆包括：当将所述第二晶圆固定至所述第二接合卡盘时，使所述第二晶圆变形；当所述第二晶圆变形时，并且当通过将所述第一晶圆固定至所述第一接合卡盘而使所述第一晶圆与所述第一表面共形时，所述第二晶圆与所述第一晶圆接触；以及在所述第二晶圆与所述第一晶圆接触之后，从所述第一接合卡盘释放所述第一晶圆，并且从所述第二接合卡盘释放所述第二晶圆。
根据本发明的另一方面，还提供了一种方法，包括：将第一晶圆固定至第一接合卡盘的多曲率接合表面，固定所述第一晶圆使所述第一晶圆变形；将第二晶圆固定至第二接合卡盘；当将所述第二晶圆固定至所述第二接合卡盘时，使所述第二晶圆变形；当所述第二晶圆变形时，并且当通过将所述第一晶圆固定至所述多曲率接合表面而使所述第一晶圆变形时，所述第二晶圆与所述第一晶圆接触；以及在所述第二晶圆与所述第一晶圆接触之后，从所述多曲率接合表面释放所述第一晶圆，并且从所述第二接合卡盘释放所述第二晶圆。
在上述方法中，固定所述第一晶圆包括使用第一真空系统，并且固定所述第二晶圆包括使用第二真空系统。
在上述方法中，所述多曲率接合表面包括凸面。
在上述方法中，所述多曲率接合表面包括第一部分和第二部分，所述第一部分是第一凸面，所述第二部分是第二凸面，所述第一凸面与所述第二凸面不同。
在上述方法中，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述多曲率接合表面，所述第一球面与所述第二球面不同。
在上述方法中，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述多曲率接合表面，所述第一球面的第一部分位于所述多曲率接合表面的中心区域中，所述第二球面的第二部分外接所述多曲率接合表面的中心区域，所述第一球面的第一半径小于所述第二球面的第二半径。
根据本发明的又一方面，还提供了一种工具，包括：晶圆接合模块，包括：第一晶圆接合卡盘，具有多曲率表面，在所述多曲率表面上将加载第一晶圆，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述多曲率表面，所述第一球面具有第一半径，所述第二球面具有第二半径，所述第一半径与所述第二半径不同；以及第二晶圆接合卡盘，具有第二表面，在所述第二表面上将加载第二晶圆。
在上述工具中，所述第一晶圆接合卡盘包括第一真空系统，所述第一真空系统配置为固定将加载在所述第一晶圆接合卡盘上的所述第一晶圆，并且所述第二晶圆接合卡盘包括第二真空系统，所述第二真空系统配置为固定将加载在所述第二晶圆接合卡盘上的所述第二晶圆。
在上述工具中，所述第二晶圆接合卡盘包括接合引脚，所述接合引脚配置为缩回至所述第二晶圆接合卡盘内和从所述第二晶圆接合卡盘的第二表面延伸。
在上述工具中，所述第一半径小于所述第二半径。
在上述工具中，所述第一球面的第一部分位于所述多曲率表面的中心区域中，所述第二球面的第二部分围绕所述多曲率表面的中心区域。
在上述工具中，所述晶圆接合模块还包括：对准系统。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据一些实施例的多曲率接合卡盘的截面图。
图2A至图2C是根据一些实施例的使用多曲率接合卡盘的晶圆接合的多个步骤。
图3是根据一些实施例的示例性接合工具。
图4A、图4B和图5至图9示出了根据一些实施例的接合工具的接合模块的组件和操作。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”、“顶部”、“顶部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
下文中将在具体上下文中讨论一些实施例，即晶圆接合。提供一些具体的实例，其中将器件和/或载体晶圆接合。然而，本发明的方面可以应用在许多其他的背景中，诸如晶圆接合，以实现绝缘体上半导体(SOI)晶圆、应变的半导体虚拟衬底等。此外，下文中讨论了对工艺和系统的一些修改，并且本领域的普通技术人员将容易理解可以应用的附加的修改。实施例预期这些修改。此外，虽然以特别的顺序描述一些方法，但是一些实施例预期以任何逻辑顺序执行的方法。
图1示出了根据一些实施例的多曲率接合卡盘的截面图的示例性几何特性。可以放大这些特性中的一些和/或这些特性中的一些在图1和随后的图中不成比例以清楚地表达所示出的实施例的方面。接合卡盘的表面是凸面，并且接合卡盘的表面包括具有不同半径的两个球体的部分表面。在随后的讨论中，球体的部分表面可以称为“球面”，然而，仅此而已，没有必要暗含包括球体的整个表面。第一球面S1具有自第一中心C1的第一半径R1，并且第二球面S2具有自第二中心C2的第二半径R2。第一半径R1小于第二半径R2。第一中心C1和第二中心C2在垂直于平坦的卡盘基底10的方向上(例如，在Z方向上)对准。相对于第二中心C2来定位第一中心C1，使第一球面S1在球面S1和S2的中心线20处在Z方向上从第二球面S2凸出。第一球面S1位于接合卡盘上的第二球面S2的中心部分中。实际上，例如，接合卡盘可以在靠近从第一球面S1过渡到第二球面S2的接合点处偏离这些球面S1和S2，以允许平滑的过渡。与表面的中心线20相交的接合卡盘的其他截面可以与图1的截面相同。
下文中，将提供诸如用于接合300mm晶圆的接合卡盘的示例性尺寸。本领域的普通技术人员将容易地理解，该尺寸是可以变化的，这些都预期包含在其他实施例的范围内。第一半径R1为约90m，并且第二半径R2为约200m。在多曲率接合卡盘的表面的中心处，在中心线20处的从平坦的卡盘基底10至第一球面S1的中心的顶点高度介于约100μm和大约125μm之间。在X-Y平面中的从中心线20至第一球面S1与第二球面S2的连接点处的距离22为约60mm。在X-Y平面中的从中心线20至第一球面S1与平坦的卡盘基底10的连接点处的距离24为约150mm。在第一球面S1与平坦的卡盘基底10的连接点处，在Z方向上至第二球面S2的距离26介于约20μm和约45μm之间。
适当的供货商可以制造和提供具有如本文所述的多曲率表面的接合卡盘。例如，总部设在澳大利亚的EV集团可以提供这样的接合卡盘。
图2A至图2C示出了使用多曲率接合卡盘的晶圆接合中的多个步骤。图2A示出了具有多曲率接合表面42(诸如，图1中所讨论的)的底部接合卡盘40和具有位于可伸缩的位置中的接合引脚46的顶部接合卡盘44。第一晶圆50位于底部接合卡盘40的多曲率接合表面42上，并且第二晶圆52位于顶部接合卡盘44上。
第一晶圆50和第二晶圆52可以是任何类型的晶圆。例如，第一晶圆50和第二晶圆52中的每一个都可以是包括逻辑管芯、芯片上系统(SOC)管芯、专用集成电路(ASIC)管芯、图像传感器管芯、存储器管芯等的晶圆。在实例中，第一晶圆50是包括SOC管芯的晶圆，并且第二晶圆52是包括ASIC管芯的晶圆。在另一个实例中，第一晶圆50是包括逻辑管芯的晶圆，并且第二晶圆52是包括图像传感器管芯的晶圆。
可以制备第一晶圆50和第二晶圆52，以使用任何可接受的工艺将其接合。然后，放置第一晶圆50并且将其固定在多曲率接合表面42上。真空系统可以连接至底部接合卡盘40，并且该真空系统可以用于固定第一晶圆50。例如，多曲率接合表面42中可以有许多小孔或穿孔，使得压差可以施加于第一晶圆50的背(例如，非接合)面。可以将第一晶圆50固定至底部接合卡盘40，使得第一晶圆50与多曲率接合表面42共形，这可以是弹性形变。例如，当使用真空系统时，施加于第一晶圆50的背(例如，非接合)面的吸力或压差可以使第一晶圆50与多曲率接合表面42共形。类似地，放置第二晶圆52并且将其固定在顶部接合卡盘44上。真空系统可以连接至顶部接合卡盘44，并且该真空系统可以用于固定第二晶圆52。例如，将要固定第二晶圆52的顶部接合卡盘44的表面中可以有许多小孔或穿孔，使得压差可以施加于第二晶圆52的背(例如，非接合)面。在一些实施例中，开启真空系统，随后，将第二晶圆52放置在顶部接合卡盘44上。例如，在真空系统开启的情况下，即使固定第二晶圆52的顶部接合卡盘44的表面面朝下，也可以将第二晶圆52固定至顶部接合卡盘44。可以将顶部接合卡盘44设置在底部接合卡盘40之上，其中第一晶圆50和第二晶圆52的接合表面彼此面对面。
在图2B中，接合引脚46从顶部接合卡盘44延伸，使第二晶圆52变形，并且使第一晶圆50的接合表面与第二晶圆52的接合表面接触。当将第一晶圆50固定至多曲率接合表面42并且第一晶圆50与多曲率接合表面42共形时，第一晶圆50与第二晶圆52第一次接触。此外，当将第二晶圆50固定至顶部接合卡盘44并且通过接合引脚46的延伸和来自接合引脚46的力使第二晶圆52变形时，第一晶圆50与第二晶圆52第一次接触。因此，当第一晶圆50和第二晶圆52都变形(诸如通过弹性形变)时，第一晶圆50与第二晶圆52首先接触。第一晶圆50与第二晶圆52可以在该位置中并且在诸如介于约5秒和10秒之间的持续时间段内保持接触。在该方式中，诸如通过化学反应(例如，以形成共价键和/或离子键)和/或原子引力(例如，诸如极性力和/或氢键接合)，第一晶圆50的接触部分和第二晶圆52的接触部分(例如，通常是第一晶圆50的接合表面和第二晶圆52的接合表面的相应的中心)可以开始接合。一旦开始接合，则接合表面之间的接合波(bondwave)可以向外传播。
在图2C中，将第一晶圆50从底部接合卡盘40释放，并且将第二晶圆52从顶部接合卡盘44释放。例如，可以去除由相应的真空系统引起的吸力或压差。一旦释放第一晶圆50和第二晶圆52，则第一晶圆50和第二晶圆52中的每一个都可以返回其原来的形状，诸如平坦的晶圆。此外，如关于图2B所讨论的，引发的接合波可以继续向外传播，使反应和/或原子引力出现在第一晶圆50的接合表面与第二晶圆52的接合表面的剩余部分之间。通常通过在中心区域中使接合表面接触和使接合波向外传播，通常可以在第一晶圆50的接合表面与第二晶圆52的接合表面之间的接合界面处避免空隙和/或气泡。
图3示出了根据一些实施例的示例性接合工具。图3的接合工具包括第一加载端口82、第二加载端口84、第一模块86、第二模块88、第三模块90、第四模块92、接合模块94、装配机器人96和控制模块98。第一加载端口82和第二加载端口84中的每一个都可以是前开式统集盒(FOUP)，装配机器人96可以从该前开式统集盒接收多个晶圆和/或装配机器人96将多个晶圆加载至该前开式统集盒。装配机器人96配置为在第一模块86、第二模块88、第三模块90、第四模块92和接合模块94中的任何模块之间转移晶圆。第一模块86、第二模块88、第三模块90和第四模块92可以是任何可接受的模块，诸如配置为制备用于接合的晶圆的模块。例如，控制模块98可以是工作站计算机，该工作站计算机能够实施用于控制接合工具(包括每一个模块)的操作的方法。控制模块98可以包括一个或多个电子控制器和/或处理器，该电子控制器和/或处理器控制(诸如根据控制模块98中的存储器或远离接合工具的存储器(例如，非易失性介质)提供的方法)接合工具的自动化工艺。
图4A、图4B和图5至图9示出了根据一些实施例的接合模块94的组件和操作。图4A示出了底部接合卡盘40和顶部接合卡盘44的X方向上的视图。如图1和图2A至图2C中所讨论的，底部接合卡盘40具有多曲率接合表面42。尽管没有明确地示出，但是如图1和图2A至图2C中所讨论的，顶部接合卡盘44具有接合引脚46。靠近底部接合卡盘40和顶部接合卡盘44设置光学对准测量系统100，这将会在图4B中进一步具体讨论。在底部接合卡盘40的背侧(例如，与将要加载第一晶圆50的一侧相对)上设置第一真空系统102。在顶部接合卡盘44的背侧(例如，与将要加载第二晶圆52的一侧相对)上设置第二真空系统104。第一真空系统102和第二真空系统104可以包括多根软管等，以将真空泵连接至相应的底部接合卡盘40和顶部接合卡盘44。软管可以与延伸至相应的底部接合卡盘40和顶部接合卡盘44的表面(诸如底部接合卡盘40的多曲率接合表面42)的开口连接，将在底部接合卡盘40和顶部接合卡盘44上加载晶圆。
图4B示出了底部接合卡盘40、顶部接合卡盘44和光学对准测量系统100的附加的部件。光学对准测量系统100包括显微镜106、108、110和112。从底部接合卡盘40的背侧设置底部显微镜106和108。从顶部接合卡盘44的背侧设置顶部显微镜110和112。光学对准测量系统100是可以从总部设在澳大利亚的EV集团获得的SmartView对准系统。
在图5中，在底部接合卡盘40上加载第一晶圆50。首先将底部接合卡盘40从顶部接合卡盘44平移出来(例如，如图所示在Y方向上)，以易于第一晶圆50的加载。该平移可以是沿着电机驱动的轨道、沿着电机驱动的螺杆轴等。然后装配机器人96可以将第一晶圆50放置在底部接合卡盘40的面朝上的表面(例如，多曲率接合表面42)上。然后，如关于图2A所讨论的，开启第一真空系统102，从而将第一晶圆50固定至底部接合卡盘40，并且使第一晶圆50与多曲率接合表面42共形。在底部接合卡盘40上加载第一晶圆50之前，可以将第一晶圆50转移至为接合作准备的第一模块86、第二模块88、第三模块90和第四模块92中的一个或多个和/或从为接合作准备的第一模块86、第二模块88、第三模块90和第四模块92中的一个或多个转移。在图6中，诸如沿着电机驱动的轨道、电机驱动的螺杆轴等，平移底部接合卡盘40(第一晶圆50位于其上)，以返回至光学对准测量系统100的视野中。
在图7中，在顶部接合卡盘44上加载第二晶圆52。首先将顶部接合卡盘44从底部接合卡盘40平移出来(例如，如图所示在Y方向上)，以易于第二晶圆52的加载。该平移可以沿着电机驱动的轨道、沿着电机驱动的螺杆轴等。然后开启第二真空系统104。然后装配机器人96可以将第二晶圆52放置在顶部接合卡盘44的面朝下的表面上。如关于图2A所讨论的，第二真空系统104将第二晶圆52固定至顶部接合卡盘44。在顶部接合卡盘44上加载第二晶圆52之前，可以将第二晶圆52转移至为接合作准备的第一模块86、第二模块88、第三模块90和第四模块92中的一个或多个和/或从为接合作准备的第一模块86、第二模块88、第三模块90和第四模块92中的一个或多个转移。在图8中，诸如沿着电机驱动的轨道、电机驱动的螺杆轴等，平移顶部接合卡盘44(第二晶圆52位于其上)，以返回至光学对准测量系统100的视野中。
然后，光学对准测量系统100可以用于对准第一晶圆50与第二晶圆52，以用于接合。诸如多级电机(stagemotors)的多个电机可以在X方向和Y方向上驱动底部接合卡盘40和顶部接合卡盘44中的每一个，以对第一晶圆50和第二晶圆52的对准进行微调，从而用于接合。此外，诸如软件补偿式主轴电机的其他电机可以围绕Z轴驱动顶部接合卡盘44，以将第二晶圆52旋转为与第一晶圆50对准，从而用于接合。
对准工艺可以使用SmartView对准系统，以将第一晶圆50与第二晶圆52对准。首先，将底部接合卡盘40上的第一晶圆50放置于光学对准测量系统100的视野中，并且缩回顶部接合卡盘44，以不使光学对准测量系统100的视野模糊。然后通过顶部显微镜110和112来观察底部接合卡盘40上的第一晶圆50。找到第一晶圆50上的对准标记，并且将对准标记的图像数字化并且电存储该对准标记的数字化的图像。然后缩回底部接合卡盘40上的第一晶圆50，从而允许将顶部接合卡盘44上的第二晶圆52带至适当的位置。然后将顶部接合卡盘44上的第二晶圆52放置于光学对准测量系统100的视野中。然后通过底部显微镜106和108来观察顶部接合卡盘44上的第二晶圆52，并且第二晶圆52与已有的第一晶圆50的对准标记的现有的数字化的图像对准。可以通过微调顶部接合卡盘44在X方向和/或Y方向上的平移和/或微调顶部接合卡盘44围绕Z轴的旋转来实施该对准。然后将底部接合卡盘40(第一晶圆50位于其上)上的第一晶圆50移回其测量位置。可以在对准之前校准光学对准测量系统100，以有助于适当的对准。
在图9中，将第一晶圆50与第二晶圆52接合。可以如图2B和图2C中所述的发生该接合工艺。例如，接合引脚46从顶部接合卡盘44延伸，从而使第二晶圆52变形并且使第一晶圆50的接合表面与第二晶圆52的接合表面接触。当使用第一真空系统102将第一晶圆50固定至多曲率接合表面42并且使第一晶圆50与多曲率接合表面42共形时，第一晶圆50与第二晶圆52第一次接触。此外，当使用第二真空系统104将第二晶圆52固定至顶部接合卡盘44并且通过接合引脚46的延伸和来自接合引脚46的力使第二晶圆52变形时，第一晶圆50与第二晶圆52第一次接触。因此，当第一晶圆50和第二晶圆52都变形(诸如通过弹性形变)时，第一晶圆50与第二晶圆52开始接触。第一晶圆50与第二晶圆52可以在该位置中保持接触一段时间。诸如通过化学反应和/或原子引力，第一晶圆50的接触部分与第二晶圆52的接触部分可以开始接合。一旦开始接合，接合表面之间的接合波可以向外传播。
然后，关闭第一真空系统102，使第一晶圆50从底部接合卡盘40释放，并且关闭第二真空系统104，使第二晶圆52从顶部接合卡盘44释放。一旦释放第一晶圆50和第二晶圆52，第一晶圆50和第二晶圆52中的每一个都可以返回其原来的形状，诸如平坦的晶圆。此外，引发的接合波可以继续向外传播，从而使反应和/或原子引力出现在第一晶圆50和第二晶圆52的接合表面的剩余部分之间。通常通过在中心区域中使接合表面接触和使接合波向外传播，通常可以在第一晶圆50和第二晶圆52的接合表面之间的接合界面处避免空隙和/或气泡。
然后，为了转移，可以将接合的第一晶圆50与第二晶圆52夹在一起，以固定第一晶圆50与第二晶圆52。装配机器人96可以从接合模块94去除接合的第一晶圆50与第二晶圆52，并且将接合的第一晶圆50与第二晶圆52转移至第一加载端口82和第二加载端口84中的一个。然后，例如，可以将接合的第一晶圆50与第二晶圆52转移至另一个工具，诸如转移至退火工具，使得可以对接合的第一晶圆50与第二晶圆52退火，以增强第一晶圆50与第二晶圆52的接合强度。
一些实施例可以实现优点。通过在接合工艺期间的最初接触期间使底部晶圆(诸如上述的第一晶圆50)变形，可以提高接合的晶圆的对准。底部晶圆的变形可以扩展或扩大底部晶圆的接合表面，以更多地对应于当接合引脚使顶部晶圆变形时的顶部晶圆的扩展或扩大。因此，接合的晶圆的部件可以更加精确地对准，例如达到小于0.3μm。该提高的接合精确性可以提高产量，这反过来可以减小产品的总成本。此外，多曲率接合表面可以应用于任何接合工具，以易于提高接合精确性而不需要其他的工具、材料或工艺。
一个实施例是一种方法。该方法包括：在第一接合卡盘的第一表面上加载第一晶圆；在第二接合卡盘上加载第二晶圆；以及将第一晶圆接合至第二晶圆。至少部分地通过第一球面的第一部分和第二球面的第二部分来限定第一表面。第一球面具有第一半径，并且第二球面具有第二半径。第一半径小于第二半径。
另一个实施例是一种方法。该方法包括将第一晶圆固定至第一接合卡盘的多曲率接合表面。固定第一晶圆使第一晶圆变形。该方法还包括将第二晶圆固定至第二接合卡盘，并且当将第二晶圆固定至第二接合卡盘时，使第二晶圆变形。当第二晶圆变形时，并且当通过将第一晶圆固定至多曲率接合表面而使第一晶圆变形时，第二晶圆与第一晶圆接触。在第二晶圆与第一晶圆接触之后，从多曲率接合表面释放第一晶圆，并且从第二接合卡盘释放第二晶圆。
又一个实施例是一种工具。该工具包括接合模块。接合模块包括第一晶圆接合卡盘和第二晶圆接合卡盘。第一晶圆接合卡盘具有多曲率表面，在该多曲率表面上将加载第一晶圆。至少部分地通过第一球面的第一部分和第二球面的第二部分来限定多曲率表面。第一球面具有第一半径，并且第二球面具有第二半径。第一半径与第二半径不同。第二晶圆接合卡盘具有第二表面，在该第二表面上将加载第二晶圆。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
在第一接合卡盘的第一表面上加载第一晶圆，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述第一表面，所述第一球面具有第一半径，所述第二球面具有第二半径，所述第一半径小于所述第二半径；
在第二接合卡盘上加载第二晶圆；以及
将所述第一晶圆接合至所述第二晶圆。
2.根据权利要求1所述的方法，其中，所述第一球面的第一部分在所述第一表面的中心区域中从所述第二球面的第二部分凸出。
3.根据权利要求1所述的方法，其中，在所述第一表面上加载所述第一晶圆使所述第一晶圆与所述第一表面共形。
4.根据权利要求1所述的方法，其中，所述第一接合卡盘包括真空系统，当所述第一晶圆位于所述第一表面上时，所述真空系统将所述第一晶圆固定至所述第一表面并且使所述第一晶圆与所述第一表面共形。
5.根据权利要求1所述的方法，其中，所述第二接合卡盘包括接合引脚，将所述第一晶圆接合至所述第二晶圆包括从所述第二接合卡盘延伸所述接合引脚。
6.根据权利要求1所述的方法，其中，所述第二接合卡盘包括真空系统，当所述第二晶圆位于所述第二接合卡盘上时，所述真空系统将所述第二晶圆固定至所述第二接合卡盘。
7.根据权利要求1所述的方法，其中，在将所述第一晶圆接合至所述第二晶圆期间，至少在最初接触时使所述第一晶圆和所述第二晶圆中的每一个均变形。
8.根据权利要求1所述的方法，其中：
加载所述第一晶圆包括将所述第一晶圆固定至所述第一接合卡盘，通过所述固定使所述第一晶圆与所述第一表面共形；
加载所述第二晶圆包括将所述第二晶圆固定至所述第二接合卡盘；以及
将所述第一晶圆接合至所述第二晶圆包括：
当将所述第二晶圆固定至所述第二接合卡盘时，使所述第二晶圆变形；
当所述第二晶圆变形时，并且当通过将所述第一晶圆固定至所述第一接合卡盘而使所述第一晶圆与所述第一表面共形时，所述第二晶圆与所述第一晶圆接触；以及
在所述第二晶圆与所述第一晶圆接触之后，从所述第一接合卡盘释放所述第一晶圆，并且从所述第二接合卡盘释放所述第二晶圆。
9.一种方法，包括：
将第一晶圆固定至第一接合卡盘的多曲率接合表面，固定所述第一晶圆使所述第一晶圆变形；
将第二晶圆固定至第二接合卡盘；
当将所述第二晶圆固定至所述第二接合卡盘时，使所述第二晶圆变形；
当所述第二晶圆变形时，并且当通过将所述第一晶圆固定至所述多曲率接合表面而使所述第一晶圆变形时，所述第二晶圆与所述第一晶圆接触；以及
在所述第二晶圆与所述第一晶圆接触之后，从所述多曲率接合表面释放所述第一晶圆，并且从所述第二接合卡盘释放所述第二晶圆。
10.一种工具，包括：
晶圆接合模块，包括：
第一晶圆接合卡盘，具有多曲率表面，在所述多曲率表面上将加载第一晶圆，至少部分地通过第一球面的第一部分和第二球面的第二部分来限定所述多曲率表面，所述第一球面具有第一半径，所述第二球面具有第二半径，所述第一半径与所述第二半径不同；以及
第二晶圆接合卡盘，具有第二表面，在所述第二表面上将加载第二晶圆。
CN201510446468.8A 2015-01-08 2015-07-27 接合卡盘、接合方法及包括接合卡盘的工具 Active CN105789073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/592,788 US9490158B2 (en) 2015-01-08 2015-01-08 Bond chuck, methods of bonding, and tool including bond chuck
US14/592,788 2015-01-08

Publications (2)

Publication Number Publication Date
CN105789073A true CN105789073A (zh) 2016-07-20
CN105789073B CN105789073B (zh) 2018-08-31

Family

ID=56233812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510446468.8A Active CN105789073B (zh) 2015-01-08 2015-07-27 接合卡盘、接合方法及包括接合卡盘的工具

Country Status (5)

Country Link
US (2) US9490158B2 (zh)
KR (1) KR101833101B1 (zh)
CN (1) CN105789073B (zh)
DE (1) DE102015107698B4 (zh)
TW (1) TWI544595B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560019A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN113228180A (zh) * 2019-03-28 2021-08-06 桑迪士克科技有限责任公司 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201405352PA (en) * 2012-04-23 2014-09-26 Univ Nanyang Tech Apparatus and method for separating a stacked arrangement
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
KR102507283B1 (ko) * 2015-12-22 2023-03-07 삼성전자주식회사 기판 척 및 이를 포함하는 기판 접합 시스템
TW201826333A (zh) * 2016-11-16 2018-07-16 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
JP6671518B2 (ja) * 2017-02-02 2020-03-25 三菱電機株式会社 半導体製造方法および半導体製造装置
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10707186B1 (en) * 2017-09-15 2020-07-07 Intel Corporation Compliant layer for wafer to wafer bonding
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
KR20200133634A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
KR20210023298A (ko) 2019-08-22 2021-03-04 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
JP7488062B2 (ja) * 2020-03-02 2024-05-21 東京エレクトロン株式会社 接合装置、接合システム、接合方法および記憶媒体
US11491735B2 (en) * 2020-04-02 2022-11-08 Corning Incorporated Apparatus and methods for cold-shaping glass sheets
US11594431B2 (en) 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US20100097738A1 (en) * 2008-10-20 2010-04-22 Samsung Electro-Mechanics Co., Ltd. Electrostatic chuck and substrate bonding device using the same
CN102412122A (zh) * 2010-09-23 2012-04-11 硅绝缘体技术有限公司 减小了叠加失准的直接接合方法
WO2014191033A1 (de) * 2013-05-29 2014-12-04 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2063524B (en) 1978-10-20 1982-12-22 Hitachi Ltd Method of positioning a wafer in a projection aligner
JPH0744135B2 (ja) 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5273553A (en) 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
JPH0794675A (ja) 1993-09-24 1995-04-07 Hitachi Ltd 半導体製造装置
US5500540A (en) 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US6032997A (en) 1998-04-16 2000-03-07 Excimer Laser Systems Vacuum chuck
US6764385B2 (en) 2002-07-29 2004-07-20 Nanoclean Technologies, Inc. Methods for resist stripping and cleaning surfaces substantially free of contaminants
US6892769B2 (en) 2003-06-30 2005-05-17 Lg.Philips Lcd Co., Ltd. Substrate bonding apparatus for liquid crystal display device panel
US7262112B2 (en) 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7435311B1 (en) 2005-08-30 2008-10-14 Rockwell Collins, Inc. Panel-to-panel lamination method for improved uniformity
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
CN101779270B (zh) 2007-08-10 2013-06-12 株式会社尼康 基板贴合装置及基板贴合方法
KR100855461B1 (ko) 2007-09-12 2008-09-01 주식회사 에이디피엔지니어링 점착척 및 이를 가진 기판합착장치
US8851133B2 (en) 2009-03-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device
KR101562021B1 (ko) 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
US9299594B2 (en) 2010-07-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bonding system and method of modifying the same
JP2012049266A (ja) 2010-08-25 2012-03-08 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US20120186741A1 (en) 2011-01-26 2012-07-26 Aptina Imaging Corporation Apparatus for wafer-to-wafer bonding
JP2012160628A (ja) * 2011-02-02 2012-08-23 Sony Corp 基板の接合方法及び基板接合装置
US20130101372A1 (en) * 2011-10-19 2013-04-25 Lam Research Ag Method and apparatus for processing wafer-shaped articles
TWI480961B (zh) 2011-12-05 2015-04-11 Himax Tech Ltd 晶圓對晶圓接合結構
JP2013258377A (ja) 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US20100097738A1 (en) * 2008-10-20 2010-04-22 Samsung Electro-Mechanics Co., Ltd. Electrostatic chuck and substrate bonding device using the same
CN102412122A (zh) * 2010-09-23 2012-04-11 硅绝缘体技术有限公司 减小了叠加失准的直接接合方法
WO2014191033A1 (de) * 2013-05-29 2014-12-04 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560019A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN109560019B (zh) * 2017-09-26 2020-11-24 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN113228180A (zh) * 2019-03-28 2021-08-06 桑迪士克科技有限责任公司 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法
CN113228180B (zh) * 2019-03-28 2024-05-28 桑迪士克科技有限责任公司 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法

Also Published As

Publication number Publication date
US20170053823A1 (en) 2017-02-23
DE102015107698A1 (de) 2016-07-14
TWI544595B (zh) 2016-08-01
KR101833101B1 (ko) 2018-02-27
US20160204020A1 (en) 2016-07-14
CN105789073B (zh) 2018-08-31
DE102015107698B4 (de) 2023-10-26
US9754813B2 (en) 2017-09-05
US9490158B2 (en) 2016-11-08
KR20160085685A (ko) 2016-07-18
TW201626524A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
CN105789073A (zh) 接合卡盘、接合方法及包括接合卡盘的工具
CN102124562B (zh) 使用接口晶片作为永久载板制造三维集成电路装置的方法和设备
US8629553B2 (en) 3D integrated circuit device fabrication with precisely controllable substrate removal
EP3832712A1 (en) Selective recess of interconnects for probing hybrid bond devices
US8492869B2 (en) 3D integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer
TW202015188A (zh) 具有中介件之微電子總成
TW200933873A (en) Proximity communication package for processor, cache and memory
TW202217376A (zh) 具有重分佈層及嵌入式多晶粒互連橋接(emib)連接器之積體光學及處理器封裝體
CN106024756A (zh) 一种3d集成电路结构及其制造方法
CN104137257B (zh) 封装的半导体管芯和cte工程管芯对
EP4203028A2 (en) Packaging architecture for modular die interoperability
Minvielle et al. On Through Silicon Vias as used in three dimensional integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant