KR20160085685A - 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴 - Google Patents

본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴 Download PDF

Info

Publication number
KR20160085685A
KR20160085685A KR1020150089117A KR20150089117A KR20160085685A KR 20160085685 A KR20160085685 A KR 20160085685A KR 1020150089117 A KR1020150089117 A KR 1020150089117A KR 20150089117 A KR20150089117 A KR 20150089117A KR 20160085685 A KR20160085685 A KR 20160085685A
Authority
KR
South Korea
Prior art keywords
wafer
bonding
chuck
bondingchuck
radius
Prior art date
Application number
KR1020150089117A
Other languages
English (en)
Other versions
KR101833101B1 (ko
Inventor
치-후이 후앙
옌-창 추
쿠안-리앙 리우
핑-인 리우
쳉-유안 차이
예어-루엔 투
치아-슝 차이
루-리앙 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160085685A publication Critical patent/KR20160085685A/ko
Application granted granted Critical
Publication of KR101833101B1 publication Critical patent/KR101833101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본딩 척을 사용하는 방법 및 본딩 척을 포함하는 툴에 의해 본딩 척이 논의된다. 방법은, 제1 본딩 척의 제1 표면 상에 제1 웨이퍼를 로딩하는 단계, 제2 본딩 척 상에 제2 웨이퍼를 로딩하는 단계, 및 제2 웨이퍼에 제1 웨이퍼를 본딩하는 단계를 포함한다. 제1 구면(spherical surface)의 제1 부분 및 제2 구면의 제2 부분에 의해 적어도 부분적으로 제1 표면이 규정된다. 제1 구면은 제1 반경을 갖고, 제2 구면은 제2 반경을 갖는다. 제1 반경은 제2 반경보다 작다.

Description

본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴{BOND CHUCK, METHODS OF BONDING, AND TOOL INCLUDING BOND CHUCK}
본 발명은, 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴에 관한 것이다.
다양한 전자 부품(예컨대, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적도에 있어서의 계속적인 향상으로 인해 반도체 산업은 급속한 성장을 경험하였다. 보통, 집적도에 있어서의 향상은 소정 면적으로 더 많은 콤포넌트들을 집적할 수 있게 하는 최소 피쳐 사이즈(minimum feature size)(예컨대, 20 nm 이하의 노드를 향한 반도체 프로세스 노드의 축소)에 있어서의 반복된 감소로부터 이루어진다. 최근 소형화, 더 빠른 속도와 더 큰 대역폭뿐만 아니라 더 낮은 전력 소모와 지연에 대한 요구가 커짐에 따라, 반도체 구조체를 형성하기 위한 더 작고 더 창의적인 기술에 대한 요구가 커지고 있다.
반도체 기술이 더 발전함에 따라, 반도체 장치의 물리적 사이즈를 더 감소시키기 위한 효과적인 대안으로서 적층형 반도체 장치, 예컨대 3D 집적 회로(3DIC: 3D integrated circuit)가 등장하였다. 적층형 반도체 장치에서, 로직, 메모리, 프로세서 회로 등과 같은 능동 회로가 상이한 반도체 웨이퍼 상에 제조된다. 2 이상의 반도체 웨이퍼는 반도체 장치의 폼 팩터(form factor)를 더 감소시키기 위해 다른 하나의 상부 상에 설치될 수 있다. 적층형 반도체 장치는 더 작은 폼 팩터를 갖는 더 높은 밀도를 제공하고 향상된 퍼포먼스와 더 낮은 전력 소모를 가능하게 할 수 있다. 또한, 반도체 장치를 적층함으로써, 다른 반도체 웨이퍼 상에 수행되는 프로세스들 및/또는 형성되는 회로와 상반되는 프로세스들에 의해 하나의 반도체 웨이퍼 상에 회로가 형성될 수 있다.
본 발명에 의하면, 제1 본딩 척(bonding chuck)의 제1 표면 상에 제1 웨이퍼를 로딩하는 단계로서, 상기 제1 표면은 제1 구면의 제1 부분과 제2 구면의 제2 부분에 의해 적어도 부분적으로 규정되고, 상기 제1 구면은 제1 반경을 갖고, 상기 제2 구면은 제2 반경을 갖고, 상기 제1 반경은 상기 제2 반경보다 작은 것인, 상기 제1 웨이퍼를 로딩하는 단계; 제2 본딩 척 상에 제2 웨이퍼를 로딩하는 단계; 및 상기 제2 웨이퍼에 상기 제1 웨이퍼를 본딩하는 단계를 포함하는, 방법이 제공된다.
또한, 본 발명에 의하면, 제1 웨이퍼를 제1 본딩 척(bonding chuck)의 다중 곡률 본딩면(multi-curvature bonding surface)에 고정시키는 단계로서, 상기 제1 웨이퍼를 고정시키는 것은 상기 제1 웨이퍼를 변형시키는 것인, 상기 제1 웨이퍼를 고정시키는 단계; 제2 웨이퍼를 제2 본딩 척에 고정시키는 단계; 상기 제2 웨이퍼가 상기 제2 본딩 척에 고정되는 동안 상기 제2 웨이퍼를 변형시키는 단계; 상기 다중 곡률 본딩면에 고정시키는 것에 의해 상기 제1 웨이퍼가 변형되고 상기 제2 웨이퍼가 변형되는 동안, 상기 제2 웨이퍼와 상기 제1 웨이퍼를 접촉시키는 단계; 및 상기 제2 웨이퍼와 상기 제1 웨이퍼를 접촉시킨 후에, 상기 제1 웨이퍼를 상기 다중 곡률 본딩면으로부터 해제시키고(releasing), 상기 제2 웨이퍼를 상기 제2 본딩 척으로부터 해제시키는 단계를 포함하는, 방법이 제공된다.
또한, 본 발명에 의하면, 웨이퍼 본딩 모듈을 포함하고, 상기 웨이퍼 본딩 모듈은, 제1 웨이퍼가 로딩되는 다중 곡률 표면(multi-curvature surface)을 갖는 제1 웨이퍼 본딩 척(bonding chuck); 및 제2 웨이퍼가 로딩되는 제2 표면을 갖는 제2 웨이퍼 본딩 척을 포함하고, 상기 다중 곡률 표면은 제1 구면의 제1 부분 및 제2 구면의 제2 부분에 의해 적어도 부분적으로 규정되고, 상기 제1 구면은 제1 반경을 갖고, 상기 제2 구면은 제2 반경을 갖고, 상기 제1 반경은 상기 제2 반경과 상이한 것인, 툴(tool)이 제공된다.
본 발명의 양상은 첨부 도면을 참조하여 이하의 상세한 설명으로부터 가장 잘 이해된다. 이 산업에서의 표준 관행(standard practice)에 따라 다양한 피처(feature)들은 비례적으로 도시되어 있지 않다는 것을 언급한다. 실제로, 다양한 피처들의 치수는 논의의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1은 일부 실시형태에 따른 다중 곡률 본딩 척(multi-curvature bonding chuck)의 단면도이다.
도 2a 내지 도 2c는 일부 실시형태에 따른 다중 곡률 본딩 척을 사용하여 본딩하는 웨이퍼를 위한 다양한 단계들이다.
도 3은 일부 실시형태에 따른 예시적 본딩 툴이다.
도 4a, 도 4b, 및 도 5 내지 도 9는 일부 실시형태에 따른 본딩 툴의 본딩 모듈의 콤포넌트와 동작을 나타낸다.
이하의 설명은 제공된 본 발명의 주제(subject matter)의 상이한 피처들을 구현하기 위한 다수의 상이한 실시형태들 또는 실시예들을 제공한다. 본 발명을 간략화하기 위해 콤포넌트 및 어레인지먼트의 특정 실시예가 이하 개시된다. 물론, 이것은 단지 예시이며, 한정을 의도하지 않는다. 예컨대, 이어지는 설명에 있어서 제2 피쳐 상에서 또는 그 위에서의 제1 피쳐의 형성은, 제1 및 제2 피쳐가 형성되어 직접 접촉하는 실시형태를 포함할 수 있고, 제1 및 제2 피쳐가 직접 접촉하지 않도록 제1 및 제2 피쳐 사이에 추가 피쳐가 형성될 수 있는 실시형태를 포함할 수도 있다. 또한, 본 발명은 다양한 실시예에서 도면부호 및/또는 문자가 반복될 수 있다. 이러한 반복은 간략함 및 명확함을 위한 것이고, 그 자체가 다양한 실시형태 및/또는 논의되는 구성 사이의 관계를 나타내는 것은 아니다.
또한, 여기서 "아래(beneath)", "밑에(below)", "낮은(lower)", "높은(above)", "상부의(upper)", "탑(top)", 보톰(bottom)" 등의 공간 관련 용어는 도면에 예시된 바와 같이, 하나의 엘리먼트 또는 다른 엘리먼트에 대한 피쳐(feature)의 관계를 나타내기 위한 설명의 편의를 위해 사용될 수 있다. 공간 관련 용어는 도면에 도시된 배향(orientation)에 대한 사용 또는 동작에 있어서 디바이스의 상이한 배향을 포함하는 것을 의도하고 있다. 장치는 다르게 배향(90도 회전 또는 다른 배향)될 수 있고, 이에 따라 여기서 사용되는 공간 관련 기술어(descriptor)도 마찬가지로 해석될 수 있다.
특정 콘텍스트 즉, 웨이퍼 본딩에서의 일부 실시형태가 이하 논의된다. 장치 및/또는 캐리어 웨이퍼가 본딩되는 일부 특정 실시예가 제공된다. 그러나, SOI(semiconductor-on-insulator), 인장 반도체 가상 기판(strained semiconductor virtual substrate) 등을 달성하기 위해, 웨이퍼 본딩 등의 다수의 다른 콘텍스트에 본 명세서의 양상들이 적용될 수 있다. 또한, 프로세스들 및 시스템들에 대한 몇가지 수정이 이하 논의되고, 통상의 기술자는 적용될 수 있는 추가적인 수정을 용이하게 이해할 것이다. 실시형태들은 이 수정들을 고려한다. 또한, 몇가지 방법들이 특정 순서로 개시되지만, 일부 실시형태들은 임의의 논리적 순서로 수행되는 방법들을 고려한다.
도 1은 일부 실시형태에 따른 다중 곡률 본딩 척의 단면의 예시적인 기하학적 특징을 나타낸다. 이 특징들 중 일부는, 예시된 실시형태의 양상을 명확하게 전달하기 위해, 도 1 및 후속 도면에서 과장되거나 및/또는 비례적이지 않을 수 있다. 본딩 척의 표면은 볼록하고, 상이한 반경을 갖는 2개의 구의 표면의 일부를 포함한다. 후속 논의에서, 구의 표면의 일부를 "구면(spherical surface)"이라 칭할 수 있지만, 이것이 반드시 구의 전체 표면이 포함되는 것을 의미하는 것은 아니다. 제1 구면(S1)은 제1 중심(C1)으로부터의 제1 반경(R1)을 갖고, 제2 구면(S2)은 제2 중심(C2)으로부터의 제2 반경(R2)을 갖는다. 제1 반경(R1)은 제2 반경(R2)보다 작다. 제1 중심(C1)과 제2 중심(C2)은 예컨대 Z-방향에서의 평면 척 베이스(10)에 수직인 방향으로 정렬(align)된다. 구면(S1 및 S2)의 중심선(20)에서 Z 방향으로, 제2 구면(S2)으로부터 제1 구면(S1)이 돌출되도록, 제1 중심(C1)이 제2 중심(C2)에 관하여 배치된다. 제1 구면(S1)은 본딩 척 상의 제2 구면(S2)의 중심 부분 내에 있다. 실제로, 예컨대 순조로운 이행(smooth transition)을 가능하게 하기 위해 제1 구면(S1)으로부터 제2 구면(S2)으로 이행하는 조인트에 가장 가까운 이들 구면(S1 및 S2)으로부터 본딩 척이 벗어날 수 있다. 표면의 중심선(20)을 교차하는 본딩 척의 다른 단면은 도 1의 단면과 동일할 수 있다.
300 mm 웨이퍼를 본딩하는 것 등의 본딩 척의 예시적 치수가 이하 제공된다. 다른 실시형태의 범위 내에서 고려되는 치수들이 변경될 수 있다는 것을 통상의 기술자는 용이하게 이해할 것이다. 제1 반경(R1)은 약 90 m이고, 제2 반경(R2)은 약 200 m이다. 다중 곡률 본딩 척의 표면의 중심에서, 제1 구면(S1)의 평면 척 베이스(10)로부터 중심까지의 중심선(20)에서의 정점 높이는 약 10 ?m와 약 125 ?m 사이이다. 중심선(20)으로부터 제1구면(S1)과 제2 구면(S2)의 교차점까지의 X-Y 평면에서의 거리(22)는 약 60 mm이다. 중심선(20)으로부터 제1구면(S1)과 평면 척 베이스(10)의 교차점까지의 X-Y 평면에서의 거리(24)는 약 150 mm이다. 제1 구면(S1)과 평면 척 베이스(10)의 이 교차점에서, 제2 구면(S2)까지의 Z 방향에서의 거리(26)는 약 20 ?m와 약 45 ?m 사이이다.
여기에 개시된 다중 곡률 표면을 갖는 본딩 척을 적절한 판매회사가 제조 및 제공할 수 있다. 예컨대, 오스트리아에 본사가 있는 EV 그룹이 이러한 본딩 척을 제공할 수 있다.
도 2a 내지 도 2c는 다중 곡률 본딩 척을 사용하는 웨이퍼 본딩에서의 다양한 단계들을 나타낸다. 도 2a는 도 1에서 논의된 바와 같은 다중 곡률 본딩면(42)을 가진 하부 본딩 척(bottom bonding chuck)(40) 및 후퇴된 위치에 본딩 핀(bonding pin)(46)을 갖는 상부 본딩 척(top bonding chuck)(44)을 나타낸다. 제1 웨이퍼(50)는 하부 본딩 척(40)의 다중 곡률 본딩면(42) 상에 있고, 제2 웨이퍼(52)는 상부 본딩 척(44) 상에 있다.
제1 웨이퍼(50)와 제2 웨이퍼(52)는 임의의 타입의 웨이퍼가 될 수 있다. 예컨대, 제1 웨이퍼(50)와 제2 웨이퍼(52) 각각은 로직 다이(logic die), SOC(system-on-chip) 다이, ASIC(application specific integrated circuit) 다이, 이미지 센서 다이, 메모리 다이 등을 포함하는 웨이퍼가 될 수 있다. 실시예에서, 제1 웨이퍼(50)는 SOC 다이를 포함하는 웨이퍼이고, 제2 웨이퍼(52)는 ASIC 다이를 포함하는 웨이퍼이다. 다른 실시예에서, 제1 웨이퍼(50)는 로직 다이를 포함하는 웨이퍼이고, 제2 웨이퍼(52)는 이미지 센서 다이를 포함하는 웨이퍼이다.
제1 웨이퍼(50)와 제2 웨이퍼(52)는 임의의 적용가능 프로세스를 사용하여 본딩을 위해 준비될 수 있다. 이어서, 제1 웨이퍼(50)는 다중 곡률 본딩면(42) 상에 배치 및 고정된다. 진공 시스템은 하부 본딩 척(40)에 연결될 수 있고, 제1 웨이퍼(50)를 고정하는데 사용될 수 있다. 예컨대, 제1 웨이퍼(50)의 후면(예컨대, 넌 본딩(non-bonding))에 차동압력(pressure differential)이 적용될 수 있도록, 다중 곡률 본딩면(42)에 다수의 작은 구멍 또는 천공이 있을 수 있다. 제1 웨이퍼(50)가 탄성 변형이 될 수 있는 다중 곡률 본딩면(42)에 따르도록, 하부 본딩 척(40)에 제1 웨이퍼(50)가 고정될 수 있다. 예컨대, 진공 시스템이 사용되면, 제1 웨이퍼(50)의 후면(예컨대 넌 본딩)에 적용된 흡입 또는 차동압력은 제1 웨이퍼(50)가 다중 곡률 본딩면(42)에 따르게 할 수 있다. 마찬가지로, 상부 본딩 척(44)에 제2 웨이퍼(52)가 배치 및 고정된다. 진공 시스템은 상부 본딩 척(44)에 연결될 수 있고, 제2 웨이퍼(52)를 고정하는데 사용될 수 있다. 예컨대, 제2 웨이퍼(52)의 후면(예컨대, 넌 본딩(non-bonding))에 차동압력(pressure differential)이 적용될 수 있도록, 제2 웨이퍼(52)가 고정될 상부 본딩 척(44)의 표면에 다수의 작은 구멍 또는 천공이 있을 수 있다. 일부 실시형태에서, 진공 시스템이 턴 온(turn on)되고, 이어서, 제2 웨이퍼(52)가 상부 본딩 척(44) 상에 배치된다. 진공 시스템이 턴 온되면, 예컨대 제2 웨이퍼(52)가 고정되는 상부 본딩 척(44)의 표면이 하방으로(downwardly) 대면하고(facing) 있더라도, 상부 본딩 척(44)에 제2 웨이퍼(52)가 고정될 수 있다. 서로 대면하는 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면을 갖는 하부 본딩 척(40) 위에 상부 본딩 척(44)이 배치될 수 있다.
도 2b에서, 제2 웨이퍼(52)를 변형시키고 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면을 접촉시키는 상부 본딩 척(44)으로부터 본딩 핀(46)이 연장된다. 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선 접촉하고, 제1 웨이퍼(50)는 다중 곡률 본딩면(42)에 고정되고(secured) 따른다(conform). 또한, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선 접촉하고, 제2 웨이퍼(52)는 상부 본딩 척(44)에 고정되고(secured) 본딩 핀(46)으로부터의 힘의 신장(extension)에 의해 변형된다. 따라서, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선적으로 접촉되고, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 탄성 변형 등에 의해 변형된다. 약 5초와 약 10초 사이의 시간의 기간동안 이 위치에서 제1 웨이퍼(50)와 제2 웨이퍼(52)가 유지될(hold) 수 있다. 이러한 방식으로, 제1 웨이퍼(50)와 제2 웨이퍼(52)의 접촉 부분[예컨대, 일반적으로 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면의 각각의 중심]이 화학 반응(예컨대, 공유결합 및/또는 이온 결합을 형성하기 위함) 및/또는 전자 인력(atomic attractive force)[예컨대, 극 힘(polar force) 및/또는 수소 결합 등] 등을 통해 우선 본딩될 수 있다. 본딩이 개시되면, 본드 웨이브(bond wave)가 본딩면 사이로 외측으로 전파(propagate)될 수 있다.
도 2c에서, 하부 본딩 척(40)으로부터 제1 웨이퍼(50)가 해제되고(released), 상부 본딩 척(44)으로부터 제2 웨이퍼(52)가 해제된다. 예컨대, 개별 진공 시스템에 의해 야기되는 흡입 또는 차동압력이 제거될 수 있다. 제1 웨이퍼(50)와 제2 웨이퍼(52)가 해제되면, 제1 웨이퍼(50)와 제2 웨이퍼(52) 각각은 평면 웨이퍼와 같은 원래 형태로 복귀될 수 있다. 또한, 도 2b에 관하여 논의한 바와 같이 개시된 본드 웨이브는, 외측으로의 전파가 계속되어, 반응 및/또는 전자 인력이 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면의 나머지 부분들 사이에서 발생하게 한다. 일반적으로 중심 영역에서 본딩면을 접촉시키는 것과 본드 웨이브가 외측으로 전파되게 하는 것에 의해, 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면 사이에서의 본딩 인터페이스에서 통상적으로 보이드(void) 및/또는 기공(gas pocket)이 회피될 수 있다.
도 3은 일부 실시형태에 따른 예시적 본딩 툴을 나타낸다. 도 3의 본딩 툴은 제1 로드 포트(load port)(82), 제2 로드 포트(84), 제1 모듈(86), 제2 모듈(88), 제3 모듈(90), 제4 모듈(92), 본딩 모듈(94), 로봇 어셈블리(robot assembly)(96), 및 제어 모듈(98)을 포함한다. 제1 로드 포트(81)와 제2 로드 포트(84) 각각은 FOUP(front opening unified pod)가 될 수 있고, 로봇 어셈블리(96)가 다양한 웨이퍼를 FOUP로부터 수용하고, 그리고/또는 로봇 어셈블리(96)가 다양한 웨이퍼를 FOUP로 로드할 수 있다. 로봇 어셈블리(96)는 제1 모듈(86), 제2 모듈(88), 제3 모듈(90), 제4 모듈(92) 및 본딩 모듈(94) 중 임의의 모듈 중에서 웨이퍼를 이송하도록 구성된다. 제1 모듈(86), 제2 모듈(88), 제3 모듈(90), 및 제4 모듈(92)은 본딩을 위한 웨이퍼를 준비하도록 구성되는 모듈과 같은 임의의 적용가능 모듈이 될 수 있다. 예컨대, 제어 모듈(98)은 각 모듈을 포함하는 본딩 툴의 동작을 제어하기 위한 방안(recipe)을 구현할 수 있는 워크스테이션 컴퓨터가 될 수 있다. 제어 모듈(98)은, 제어 모듈(98) 내에 있거나 본딩 툴로부터 떨어진(remote) 메모리에 의해 공급되는 방안 등에 따라, 본딩 툴의 자동화된 프로세스를 제어하는 하나 이상의 전자 제어기 및/또는 프로세서를 포함할 수 있다.
도 4a, 도 4b, 및 도 5 내지 도 9는 일부 실시형태에 따른 본딩 모듈(94)의 콤포넌트와 동작을 나타낸다. 도 4a는 X 방향으로부터 본 하부 본딩 척(40) 및 상부 본딩 척(44)을 나타낸다. 하부 본딩 척(40)은 도 1 및 도 2a 내지 도 2c에서 논의된 바와 같은 다중 곡률 본딩면(42)을 갖는다. 명확하게 도시되어 있지 않지만, 상부 본딩 척(44)은 도 1 및 도 2a 내지 도 2c에서 논의된 바와 같은 본딩 핀(46)을 갖는다. 도 4b에서 더 상세히 논의될 광학식 정렬 측정 시스템(100)이 하부 본딩 척(40)과 상부 본딩 척(44)에 가장 가깝게 배치된다. 제1 진공 시스템(102)은 하부 본딩 척(40)의 후면측[예컨대, 제1 웨이퍼(50)가 로딩되는 측으로부터 반대편]에 배치된다. 제2 진공 시스템(104)은 상부 본딩 척(44)의 후면측[예컨대, 제2 웨이퍼(52)가 로딩되는 측으로부터 반대편]에 배치된다. 제1 진공 시스템(102)과 제2 진공 시스템(104)은 하부 본딩 척(40)과 상부 본딩 척(44) 각각에 대하여 진공 펌프를 연결하기 위한 다양한 호스(hose) 등을 포함할 수 있다. 하부 본딩 척(40)의 다중 곡률 본딩면(42)과 같이 웨이퍼가 로딩될 하부 본딩 척(40) 및 상부 본딩 척(44) 각각의 표면으로 연장되는 개구들을 호스가 연결할 수 있다.
도 4b는 하부 본딩 척(40), 상부 본딩 척(44), 및 광학식 정렬 측정 시스템(100)의 추가 피처(feature)들을 나타낸다. 광학식 정렬 측정 시스템(100)은 현미경(microscope)(106, 108, 110, 및 112)을 포함한다. 하부 현미경(106 및 108)은 하부 본딩 척(40)의 후면측으로부터 배치된다. 상부 현미경(110 및 112)은 상부 본딩 척(44)의 후면측으로부터 배치된다. 광학식 정렬 측정 시스템(100)은 Austria에 본사가 있는 EV Group으로부터 입수가능한 SmartView alignment system이 될 수 있다.
도 5에서, 제1 웨이퍼(50)는 하부 본딩 척(40) 상에 로딩된다. 제1 웨이퍼(50)의 로딩을 용이하게 하기 위해, 우선 하부 본딩 척(40)은 예시된 바와 같이 예컨대 Y 방향으로 상부 본딩 척(44)으로부터 이동된다(translated away). 상기 이동은, 모터에 의해 전력공급되는 트랙(track)에 의해, 모터에 의해 구동되는 스크류 샤프트(screw shaft) 등에 의해 이루어질 수 있다. 이어서, 로봇 어셈블리(96)는, 하부 본딩 척(40)의 상향 대향면(upward facing surface) 예컨대 다중 곡률 본딩면(42) 상에 제1 웨이퍼(50)를 배치할 수 있다. 이어서, 도 2a에 관하여 논의된 바와 같이, 제1 웨이퍼(50)가 하부 본딩 척(40)에 고정되고 다중 곡률 본딩면(42)에 따르게 하기 위해, 제1 진공 시스템(102)이 턴 온된다. 하부 본딩 척(40) 상에 제1 웨이퍼(50)가 로딩되기 전에, 본딩을 위한 준비에서, 제1 모듈(86), 제2 모듈(88), 제3 모듈(90), 및 제4 모듈(92) 중 하나 이상으로 및/또는 하나 이상으로부터 제1 웨이퍼(50)가 이송될 수 있다. 도 6에서, 광학식 정렬 측정 시스템(100)의 관점에서 후방으로, 모터 등에 의해 구동되는 스크류 샤프트에 의해, 모터에 의해 전력공급되는 트랙 등에 의해, 제1 웨이퍼(50)가 있는 하부 본딩 척(40)이 이송된다.
도 7에서, 제2 웨이퍼(52)는 상부 본딩 척(44) 상에 로딩된다. 제2 웨이퍼(52)의 로딩을 용이하게 하기 위해, 우선 상부 본딩 척(44)은 예시된 바와 같이 예컨대 Y 방향으로 하부 본딩 척(40)으로부터 이동된다(translated away). 상기 이동은, 모터에 의해 전력공급되는 트랙(track)에 의해, 모터에 의해 구동되는 스크류 샤프트(screw shaft) 등에 의해 이루어질 수 있다. 이어서, 제2 진공 시스템(104)이 턴 온된다. 이어서, 로봇 어셈블리(96)는, 상부 본딩 척(44)의 하향 대향면(downward facing surface) 상에 제2 웨이퍼(52)를 배치할 수 있다. 도 2a에 관하여 논의된 바와 같이, 제2 진공 시스템(104)은 제2 웨이퍼(52)를 상부 본딩 척(44)에 고정한다. 상부 본딩 척(44) 상에 제2 웨이퍼(52)가 로딩되기 전에, 본딩을 위한 준비에서, 제1 모듈(86), 제2 모듈(88), 제3 모듈(90), 및 제4 모듈(92) 중 하나 이상으로 및/또는 하나 이상으로부터 제2 웨이퍼(52)가 이송될 수 있다. 도 8에서, 광학식 정렬 측정 시스템(100)의 관점에서 후방으로, 모터 등에 의해 구동되는 스크류 샤프트에 의해, 모터에 의해 전력공급되는 트랙 등에 의해, 제2 웨이퍼(52)가 있는 상부 본딩 척(44)이 이송된다.
이어서, 본딩을 위해 제1 웨이퍼(50)와 제2 웨이퍼(52)를 정렬하는데 광학식 정렬 측정 시스템(100)이 사용될 수 있다. 본딩을 위한 제1 웨이퍼(50)와 제2 웨이퍼(52)의 정렬의 미세 조정(fine tuning)을 위해, X 방향 및 Y 방향으로 하부 본딩 척(40)과 상부 본딩 척(44)의 각각을 스테이지 모터(stage motor) 등의 다양한 모터가 구동할 수 있다. 또한, 본딩을 위한 제1 웨이퍼(50)와의 정렬로 제2 웨이퍼(52)를 회전시키기 위해, 소프트웨어 보상 스핀들 모터(software compensated spindle motor) 등의 다른 모터가, Z 축 주위로 상부 본딩 척(44)을 구동할 수 있다.
제1 웨이퍼(50)와 제2 웨이퍼(52)를 정렬하기 위해 정렬 프로세스는 SmartView alignment system을 사용할 수 있다. 우선, 광학식 정렬 측정 시스템(100)에 의해 보여지도록 하부 본딩 척(40) 상에 제1 웨이퍼(50)가 배치되고, 광학식 정렬 측정 시스템(100)의 시야(view)를 방해하지 않도록 상부 본딩 척(44)이 후퇴된다(retracted). 이어서, 하부 본딩 척(40) 상의 제1 웨이퍼(50)가 상부 현미경(110 및 112)에 의해 관찰된다. 제1 웨이퍼(50) 상의 정렬 마크가 발견되고, 정렬 마크의 이미지가 디지털화되어 전자적으로 저장된다. 이어서, 하부 본딩 척(40) 상의 제1 웨이퍼(50)가 후퇴되어, 상부 본딩 척(44) 상의 제2 웨이퍼(52)가 위치(position)로 이동되게 한다. 이어서, 광학식 정렬 측정 시스템(100)에 의해 보여지도록 상부 본딩 척(44) 상의 제2 웨이퍼(52)가 배치된다. 이어서, 상부 본딩 척(44) 상의 제2 웨이퍼(52)는, 하부 현미경(106 및 108)에 의해 관찰되고 제1 웨이퍼(50)의 정렬 마크의 기존의 디지털화된 이미지에 정렬된다. 상기 정렬은, 상부 본딩 척(44)의 X 방향 및/또는 Y 방향으로의 미세 조정된 이동(translation)에 의해 그리고/또는 상부 본딩 척(44)의 Z 축 주위로의 미세 조정된 회전에 의해 수행될 수 있다. 이어서, 제1 웨이퍼(50)가 있는 하부 본딩 척(40) 상의 제1 웨이퍼(50)가 측정된 위치로 다시 이동된다. 적절한 정렬을 돕기 위해 정렬 이전에 광학식 정렬 측정 시스템(100)이 조정될(calibrated) 수 있다.
도 9에서, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 본딩된다. 본딩 프로세스는 도 2b 및 도 2c에서 설명한 바와 같이 이루어질 수 있다. 예컨대, 상부 본딩 척(44)으로부터 본딩 핀(46)이 연장되어, 제2 웨이퍼(52)가 변형되게 하고, 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면이 접촉하게 한다. 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선 접촉하고, 제1 진공 시스템(102)을 사용하여 제1 웨이퍼(50)는 다중 곡률 본딩면(42)에 고정되고(secured) 따른다(conform). 또한, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선 접촉하고, 제2 진공 시스템(104)을 사용하여 제2 웨이퍼(52)가 상부 본딩 척(44)에 고정되고(secured) 본딩 핀(46)으로부터의 힘의 신장(extension)에 의해 변형된다. 따라서, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 우선적으로 접촉되고, 제1 웨이퍼(50)와 제2 웨이퍼(52)가 탄성 변형 등에 의해 변형된다. 제1 웨이퍼(50)와 제2 웨이퍼(52)는 시간의 기간동안 이 위치에서 접촉이 유지될 수 있다. 화학 반응 및/또는 전자 인력 등을 통해 제1 웨이퍼(50)와 제2 웨이퍼(52)의 접촉 부분이 우선 본딩될 수 있다. 본딩이 개시되면, 본드 웨이브(bond wave)가 본딩면 사이로 외측으로 전파(propagate)될 수 있다.
이어서, 하부 본딩 척(40)으로부터 제1 웨이퍼(50) 해제되도록 제1 진공 시스템(102)이 턴 오프되고, 상부 본딩 척(44)으로부터 제2 웨이퍼(52)가 해제되도록 제2 진공 시스템(104)이 턴 오프된다. 제1 웨이퍼(50)와 제2 웨이퍼(52)가 해제되면, 제1 웨이퍼(50)와 제2 웨이퍼(52) 각각은 평면 웨이퍼와 같은 원래 형태로 복귀될 수 있다. 또한, 개시된 본드 웨이브는, 외측으로의 전파가 계속되어, 반응 및/또는 전자 인력이 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면의 나머지 부분들 사이에서 발생하게 한다. 일반적으로 중심 영역에서 본딩면을 접촉시키는 것과 본드 웨이브가 외측으로 전파되게 하는 것에 의해, 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본딩면 사이에서의 본딩 인터페이스에서 통상적으로 보이드(void) 및/또는 기공(gas pocket)이 회피될 수 있다.
이어서, 이송을 위해 제1 웨이퍼(50)와 제2 웨이퍼(52)를 고정시키도록, 본딩된 제1 웨이퍼(50)와 제2 웨이퍼(52)가 함께 클램핑될(clamped) 수 있다.
로봇 어셈블리(96)는 본딩된 제1 웨이퍼(50)와 제2 웨이퍼(52)를 본딩 모듈(94)로부터 제거할 수 있고, 제1 로드 포트(82) 또는 제2 로드 포트(84) 중 하나로 본딩된 제1 웨이퍼(50)와 제2 웨이퍼(52)를 이송할 수 있다. 이어서, 예컨대 제1 웨이퍼(50)와 제2 웨이퍼(52)의 본드 강도를 증가시키도록 본딩된 제1 웨이퍼(50)와 제2 웨이퍼(52)가 어닐링 될 수 있게 하는 어닐링 툴과 같은 다른 툴로 본딩된 제1 웨이퍼(50)와 제2 웨이퍼(52)가 이송될 수 있다.
일부 실시형태들은 장점을 성취할 수 있다. 본딩 프로세스에서의 초기 접촉 중에, 상기 제1 웨이퍼(50)와 같은 하부 웨이퍼를 변형시킴으로써, 본딩된 웨이퍼들의 정렬이 증가될 수 있다. 본딩 핀이 상부 웨이퍼의 변형을 야기할 때, 하부 웨이퍼의 변형은, 상부 웨이퍼의 확장 또는 확대에 더 대응하도록, 하부 웨이퍼의 본딩면을 확장 또는 확대시킬 수 있다. 따라서, 본딩된 웨이퍼의 피처들은 더 정확하게 예컨대 0.3 ?m보다 작게 정렬될 수 있다. 향상된 본딩 정확도는 수율을 증가시킬 수 있고, 이에 따라 전체 제품 가격을 감소시킬 수 있다. 또한, 추가적인 툴, 물질, 또는 요구되는 프로세스 없이 용이하게 본딩 정확도를 향상시키기 위해 임의의 본딩 툴에 다중 곡률 본딩면이 적용될 수 있다.
실시형태는 방법이다. 이 방법은, 제1 본딩 척의 제1 표면 상에 제1 웨이퍼를 로딩하는 단계, 제2 본딩 척 상에 제2 웨이퍼를 로딩하는 단계, 및 제2 웨이퍼에 제1 웨이퍼를 본딩하는 단계를 포함한다. 제1 구면(spherical surface)의 제1 부분 및 제2 구면의 제2 부분에 의해 적어도 부분적으로 제1 표면이 규정된다. 제1 구면은 제1 반경을 갖고, 제2 구면은 제2 반경을 갖는다. 제1 반경은 제2 반경보다 작다.
다른 실시형태는 방법이다. 이 방법은, 제1 본딩 척의 다중 곡률 본딩면에 제1 웨이퍼를 고정하는 단계를 포함한다. 제1 웨이퍼를 고정하는 것은 제1 웨이퍼를 변형시킨다. 상기 방법은 제2 본딩 척에 제2 웨이퍼를 고정하는 단계, 및 제2 본딩 척에 제2 웨이퍼를 고정하면서, 제2 웨이퍼를 변형시키는 단계를 포함한다. 다중 곡률 본딩면에 고정함으로써 제2 웨이퍼가 변형되고 제1 웨이퍼가 변형되면서 제2 웨이퍼가 제1 웨이퍼와 접촉된다. 제2 웨이퍼와 제1 웨이퍼의 접촉 이후에, 제1 웨이퍼를 다중 곡률 본딩면으로부터 해제되고, 제2 웨이퍼는 제2 본딩 척으로부터 해제된다.
추가 실시형태는 툴(tool)이다. 툴은 본딩 모듈을 포함한다. 본딩 모듈은 제1 웨이퍼 본딩 척 및 제2 웨이퍼 본딩 척을 포함한다. 제1 웨이퍼 본딩 척은 제1 웨이퍼가 로딩되는 다중 곡률 표면을 갖는다. 제1 구면(spherical surface)의 제1 부분 및 제2 구면의 제2 부분에 의해 적어도 부분적으로 다중 곡률 표면이 규정된다. 제1 구면은 제1 반경을 갖고, 제2 구면은 제2 반경을 갖는다. 제1 반경은 제2 반경과 상이하다. 제2 웨이퍼 본딩 척은 제2 웨이퍼가 로딩되는 제2 표면을 갖는다.
상기 내용은 당업자가 본 발명의 상세한 내용을 더 잘 이해할 수 있도록 몇가지 실시형태의 특징의 개요를 설명한 것이다. 여기 개시된 실시형태의 동일 목적을 수행하는 것 및/또는 동일 장점을 달성하는 것을 위해 다른 프로세스 및 구조를 디자인 또는 수정하기 위한 기초로서 본 발명을 용이하게 사용할 수 있다는 것을 통상의 기술자는 인식해야 한다. 또한, 이러한 동등물은 본 발명의 사상 및 범위로부터 벗어나지 않는다는 것과 본 발명의 사상 및 범위로부터 벗어나지 않는 다양한 변경, 대체, 및 개조가 이루어질 수 있다는 것을 통상의 기술자는 인식해야 한다.

Claims (10)

  1. 방법에 있어서,
    제1 본딩 척(bonding chuck)의 제1 표면 상에 제1 웨이퍼를 로딩하는 단계로서, 상기 제1 표면은 제1 구면의 제1 부분과 제2 구면의 제2 부분에 의해 적어도 부분적으로 규정되고, 상기 제1 구면은 제1 반경을 갖고, 상기 제2 구면은 제2 반경을 갖고, 상기 제1 반경은 상기 제2 반경보다 작은 것인, 상기 제1 웨이퍼를 로딩하는 단계;
    제2 본딩 척 상에 제2 웨이퍼를 로딩하는 단계; 및
    상기 제2 웨이퍼에 상기 제1 웨이퍼를 본딩하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제2 구면의 제2 부분은 상기 제1 표면의 중심 영역에서 상기 제1 구면의 제1 부분으로부터 돌출되는 것인, 방법.
  3. 제1항에 있어서, 상기 제1 표면 상에 상기 제1 웨이퍼를 로딩하는 단계는 상기 제1 웨어퍼를 상기 제1 표면에 따르게 하는(conform) 것인, 방법.
  4. 제1항에 있어서, 상기 제1 본딩 척은 진공 시스템을 포함하고, 상기 진공 시스템은 상기 제1 웨이퍼가 상기 제1 표면 상에 있을 때 상기 제1 웨이퍼를 상기 제1 표면에 고정시키고 상기 제1 표면에 따르게 하는 것인, 방법.
  5. 제1항에 있어서, 상기 제2 본딩 척은 본딩 핀(bonding pin)을 포함하고, 상기 제1 웨이퍼를 상기 제2 웨이퍼에 본딩하는 단계는 상기 제2 본딩 척으로부터 상기 본딩 핀을 연장시키는 단계를 포함하는 것인, 방법.
  6. 제1항에 있어서, 상기 제2 본딩 척은 진공 시스템을 포함하고, 상기 진공 시스템은 상기 제2 웨이퍼가 상기 제2 본딩 척 상에 있을 때 상기 제2 웨이퍼를 상기 제2 본딩 척에 고정시키는 것인, 방법.
  7. 제1항에 있어서, 상기 제1 웨이퍼를 상기 제2 웨이퍼에 본딩하는 동안, 상기 제1 웨이퍼와 상기 제2 웨이퍼 각각은 적어도 초기 접촉시에 변형되는 것인, 방법.
  8. 제1항에 있어서,
    상기 제1 웨이퍼를 로딩하는 단계는 상기 제1 웨이퍼를 상기 제1 본딩 척에 고정시키는 단계를 포함하고, 상기 제1 웨이퍼는 상기 고정에 의해 상기 제1 표면에 따르고,
    상기 제2 웨이퍼를 로딩하는 단계는 상기 제2 웨이퍼를 상기 제2 본딩 척에 고정시키는 단계를 포함하고,
    상기 제1 웨이퍼를 상기 제2 웨이퍼에 본딩하는 단계는,
    상기 제2 웨이퍼가 상기 제2 본딩 척에 고정되는 동안 상기 제2 웨이퍼를 변형시키는 단계;
    상기 제2 웨이퍼가 변형되고, 상기 제1 웨이퍼를 상기 제1 본딩 척에 고정시키는 것에 의해 상기 제1 웨이퍼가 상기 제1 표면을 따르면서, 상기 제2 웨이퍼가 상기 제1 웨이퍼에 접촉하는 단계; 및
    상기 제2 웨이퍼가 상기 제1 웨이퍼와 접촉한 이후에, 상기 제1 웨이퍼를 상기 제1 본딩 척으로부터 해제하고(releasing), 상기 제2 웨이퍼를 상기 제2 본딩 척으로부터 해제하는 단계
    를 포함하는 것인, 방법.
  9. 방법에 있어서,
    제1 웨이퍼를 제1 본딩 척(bonding chuck)의 다중 곡률 본딩면(multi-curvature bonding surface)에 고정시키는 단계로서, 상기 제1 웨이퍼를 고정시키는 것은 상기 제1 웨이퍼가 변형되도록 하는 것인, 상기 제1 웨이퍼를 고정시키는 단계;
    제2 웨이퍼를 제2 본딩 척에 고정시키는 단계;
    상기 제2 웨이퍼가 상기 제2 본딩 척에 고정되는 동안 상기 제2 웨이퍼를 변형시키는 단계;
    상기 다중 곡률 본딩면에 고정시키는 것에 의해 상기 제1 웨이퍼가 변형되고 상기 제2 웨이퍼가 변형되는 동안, 상기 제2 웨이퍼와 상기 제1 웨이퍼를 접촉시키는 단계; 및
    상기 제2 웨이퍼와 상기 제1 웨이퍼를 접촉시킨 후에, 상기 제1 웨이퍼를 상기 다중 곡률 본딩면으로부터 해제시키고(releasing), 상기 제2 웨이퍼를 상기 제2 본딩 척으로부터 해제시키는 단계를 포함하는, 방법.
  10. 툴(tool)에 있어서,
    웨이퍼 본딩 모듈을 포함하고, 상기 웨이퍼 본딩 모듈은,
    제1 웨이퍼가 로딩되는 다중 곡률 표면(multi-curvature surface)을 갖는 제1 웨이퍼 본딩 척(bonding chuck); 및
    제2 웨이퍼가 로딩되는 제2 표면을 갖는 제2 웨이퍼 본딩 척을 포함하고,
    상기 다중 곡률 표면은 제1 구면의 제1 부분 및 제2 구면의 제2 부분에 의해 적어도 부분적으로 규정되고, 상기 제1 구면은 제1 반경을 갖고, 상기 제2 구면은 제2 반경을 갖고, 상기 제1 반경은 상기 제2 반경과 상이한 것인, 툴.
KR1020150089117A 2015-01-08 2015-06-23 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴 KR101833101B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/592,788 US9490158B2 (en) 2015-01-08 2015-01-08 Bond chuck, methods of bonding, and tool including bond chuck
US14/592,788 2015-01-08

Publications (2)

Publication Number Publication Date
KR20160085685A true KR20160085685A (ko) 2016-07-18
KR101833101B1 KR101833101B1 (ko) 2018-02-27

Family

ID=56233812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089117A KR101833101B1 (ko) 2015-01-08 2015-06-23 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴

Country Status (5)

Country Link
US (2) US9490158B2 (ko)
KR (1) KR101833101B1 (ko)
CN (1) CN105789073B (ko)
DE (1) DE102015107698B4 (ko)
TW (1) TWI544595B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9522521B2 (en) * 2012-04-23 2016-12-20 Nanyang Technological University Apparatus and method for separating a stacked arrangement
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
KR102507283B1 (ko) * 2015-12-22 2023-03-07 삼성전자주식회사 기판 척 및 이를 포함하는 기판 접합 시스템
TW202305871A (zh) * 2016-11-16 2023-02-01 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
JP6671518B2 (ja) * 2017-02-02 2020-03-25 三菱電機株式会社 半導体製造方法および半導体製造装置
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
US10707186B1 (en) * 2017-09-15 2020-07-07 Intel Corporation Compliant layer for wafer to wafer bonding
US10497667B2 (en) 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
US10804197B1 (en) * 2019-03-28 2020-10-13 Sandisk Technologies Llc Memory die containing stress reducing backside contact via structures and method of making the same
KR20200133634A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
KR20210023298A (ko) 2019-08-22 2021-03-04 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
JP7488062B2 (ja) * 2020-03-02 2024-05-21 東京エレクトロン株式会社 接合装置、接合システム、接合方法および記憶媒体
US11491735B2 (en) * 2020-04-02 2022-11-08 Corning Incorporated Apparatus and methods for cold-shaping glass sheets
US11594431B2 (en) 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2035610B (en) 1978-10-20 1983-03-23 Hitachi Ltd Wafer projection aligner
JPH0744135B2 (ja) 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5273553A (en) 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
JPH0794675A (ja) 1993-09-24 1995-04-07 Hitachi Ltd 半導体製造装置
US5500540A (en) 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US6032997A (en) 1998-04-16 2000-03-07 Excimer Laser Systems Vacuum chuck
US6764385B2 (en) 2002-07-29 2004-07-20 Nanoclean Technologies, Inc. Methods for resist stripping and cleaning surfaces substantially free of contaminants
US6892769B2 (en) 2003-06-30 2005-05-17 Lg.Philips Lcd Co., Ltd. Substrate bonding apparatus for liquid crystal display device panel
US7262112B2 (en) 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7435311B1 (en) 2005-08-30 2008-10-14 Rockwell Collins, Inc. Panel-to-panel lamination method for improved uniformity
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
CN101779270B (zh) 2007-08-10 2013-06-12 株式会社尼康 基板贴合装置及基板贴合方法
KR100855461B1 (ko) 2007-09-12 2008-09-01 주식회사 에이디피엔지니어링 점착척 및 이를 가진 기판합착장치
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
KR20100043478A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 정전 척 및 이를 구비한 기판 접합 장치
US8851133B2 (en) 2009-03-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device
KR101562021B1 (ko) 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
US9299594B2 (en) 2010-07-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bonding system and method of modifying the same
JP2012049266A (ja) 2010-08-25 2012-03-08 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
US20120186741A1 (en) 2011-01-26 2012-07-26 Aptina Imaging Corporation Apparatus for wafer-to-wafer bonding
JP2012160628A (ja) * 2011-02-02 2012-08-23 Sony Corp 基板の接合方法及び基板接合装置
US20130101372A1 (en) * 2011-10-19 2013-04-25 Lam Research Ag Method and apparatus for processing wafer-shaped articles
TWI480961B (zh) 2011-12-05 2015-04-11 Himax Tech Ltd 晶圓對晶圓接合結構
JP2013258377A (ja) 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
CN104364882B (zh) 2013-05-29 2018-11-16 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus

Also Published As

Publication number Publication date
CN105789073B (zh) 2018-08-31
TWI544595B (zh) 2016-08-01
US9754813B2 (en) 2017-09-05
US20160204020A1 (en) 2016-07-14
US9490158B2 (en) 2016-11-08
DE102015107698A1 (de) 2016-07-14
TW201626524A (zh) 2016-07-16
KR101833101B1 (ko) 2018-02-27
CN105789073A (zh) 2016-07-20
US20170053823A1 (en) 2017-02-23
DE102015107698B4 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
KR101833101B1 (ko) 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴
CN102124562B (zh) 使用接口晶片作为永久载板制造三维集成电路装置的方法和设备
US7863092B1 (en) Low cost bumping and bonding method for stacked die
TWI627682B (zh) 用於控制層疊晶片的位置之技術
US8927320B2 (en) Method of bonding by molecular bonding
TWI733542B (zh) 封裝結構及其製造方法
WO2012030469A2 (en) Manufacturing fixture for a ramp-stack chip package
JP2012500504A (ja) ３次元集積回路、これの製造方法及び記録媒体（基板の一部を正確に制御可能に除去することができる３次元集積回路デバイスの製造方法）
TW201324730A (zh) 半導體堆疊封裝體及其製造方法
Gao et al. Die to wafer hybrid bonding for chiplet and heterogeneous integration: Die size effects evaluation-small die applications
US7722446B2 (en) System and device for thinning wafers that have contact bumps
CN116454030A (zh) 半导体封装与其制作方法
Li et al. 21-layer 3-D chip stacking based on Cu-Sn bump bonding
CN112018097B (zh) 半导体结构及其制造方法
Chong et al. Finite element stress analysis of thin die detachment process
KR101649073B1 (ko) 반도체 패키지 제조를 위한 본딩 장치
US20230092903A1 (en) Methods and apparatus to embed host dies in a substrate
CN212907664U (zh) 一种晶圆低温键合系统
CN111430297B (zh) 半导体结构及其形成方法
CN212461602U (zh) 一种埋入基板芯片系统三维封装结构
US20230197664A1 (en) Solid component coupled to dies in multi-chip package using dielectric-to-dielectric bonding
CN117912966A (zh) 封装方法
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
Naghibi et al. Thin Substrate Bonding
Abdilla et al. Die-to-Wafer Hybrid Bonding for Direct Copper Interconnections

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant