CN110896025A - 晶圆键合方法以及键合后晶圆 - Google Patents

晶圆键合方法以及键合后晶圆 Download PDF

Info

Publication number
CN110896025A
CN110896025A CN201911030646.3A CN201911030646A CN110896025A CN 110896025 A CN110896025 A CN 110896025A CN 201911030646 A CN201911030646 A CN 201911030646A CN 110896025 A CN110896025 A CN 110896025A
Authority
CN
China
Prior art keywords
wafer
bonding
protrusions
alignment
depressions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911030646.3A
Other languages
English (en)
Inventor
蒋维楠
余兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Original Assignee
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Delta Region Institute of Tsinghua University Zhejiang, ICLeague Technology Co Ltd filed Critical Yangtze Delta Region Institute of Tsinghua University Zhejiang
Priority to CN201911030646.3A priority Critical patent/CN110896025A/zh
Publication of CN110896025A publication Critical patent/CN110896025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种晶圆键合方法，包括如下步骤：提供第一晶圆，所述第一晶圆表面设置有作为键合对准的凸起；提供第二晶圆，所述第二晶圆表面设置有作为键合对准的凹陷；将第一晶圆和第二晶圆键合，键合后所述凸起和所述凹陷相互嵌套以增加键合精确度。

Description

晶圆键合方法以及键合后晶圆
技术领域
本发明涉及半导体工艺领域，尤其涉及一种晶圆键合方法以及键合后晶圆。
背景技术
键合是半导体工艺中的重要环节。对于有图形结构的键合，需要键合表面的图形能够完美对准。一种常见的对准方法是采用两个键合表面制作对准标记，并用双面对准机对两个标记进行对准操作。但是这样的工艺误差大约为1.5微米，最精良的设备可以做到0.5um左右。因此，如何进一步提高对准精度，仍然是现有技术需要解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种晶圆键合方法以及键合后晶圆，可以提高键合精度。
为了解决上述问题，本发明提供了一种晶圆键合方法，包括如下步骤：提供第一晶圆，所述第一晶圆表面设置有作为键合对准的凸起；提供第二晶圆，所述第二晶圆表面设置有作为键合对准的凹陷；将第一晶圆和第二晶圆键合，键合后所述凸起和所述凹陷相互嵌套以增加键合精确度。
可选的，所述凸起和凹陷设置在晶圆的晶粒中。
可选的，所述凸起和凹陷设置在晶圆的切割道中。
可选的，所述凸起的头部内收，所述凹陷对应为敞口形状。
可选的，所述凹陷的横向宽度比所述凸起的横向宽度大5-500纳米。
本发明还提供了一种键合后晶圆，包括相对设置的第一晶圆和第二晶圆，所述第一晶圆表面设置有作为键合对准的凸起，所述第二晶圆表面设置有作为键合对准的凹陷，所述凸起和所述凹陷相互嵌套以增加键合精确度。
本发明通过在两个晶圆上设置凸起和凹陷，通过彼此之间的相互嵌套以增加键合精确度。
附图说明
附图1所示是本发明一具体实施方式的实施步骤示意图。
附图2A至附图2C所示是本发明一具体实施方式的工艺流程图。
附图3A与附图3B所示是本发明一具体实施方式中附图2A所示晶圆的俯视图。
具体实施方式
下面结合附图对本发明提供的晶圆键合方法以及键合后晶圆的具体实施方式做详细说明。
首先结合附图给出本发明所述晶圆键合方法的具体实施方式。附图1所示是本具体实施方式的实施步骤示意图，包括如下步骤：步骤S11，提供第一晶圆，所述第一晶圆表面设置有作为键合对准的凸起；步骤S12，提供第二晶圆，所述第二晶圆表面设置有作为键合对准的凹陷；步骤S13，将第一晶圆和第二晶圆键合，键合后所述凸起和所述凹陷相互嵌套以增加键合精确度。
附图2A所示，参考步骤S11，提供第一晶圆21，所述第一晶圆21表面设置有作为键合对准的凸起210。所述第一晶圆21可以是半导体工艺中常见的任何材料的晶圆，包括但不限于是单晶硅、多晶硅、氮化硅、氮化镓、砷化镓、以及蓝宝石等。其表面可以是不具有任何器件结构的裸片，也可以是具有晶粒(DIE)的晶圆。附图3A所示是在一个具体实施方式中，对于具有晶粒的晶圆的凸起设置方式，其凸起设置在晶圆的晶粒310中，可以提高对准精度。可以选择在每一个晶粒310中都设置所述凸起210，也可以选在一部分晶粒中进行设置。附图3B所示是在另一个具体实施方式中，凸起210设置方式也可以设置在晶圆的的晶粒310之间的切割道中，其优点在于不占用晶粒面积。所述凸起210的设置密度可以根据需要任意设定。所述凸起210的高度范围优选是2-20微米。
附图2B所示，参考步骤S12，提供第二晶圆22，所述第二晶圆22表面设置有作为键合对准的凹陷220。与前一个步骤类似的，所述第二晶圆22可以是半导体工艺中常见的任何材料的晶圆，包括但不限于是单晶硅、多晶硅、氮化硅、氮化镓、砷化镓、以及蓝宝石等。其表面可以是不具有任何器件结构的裸片，也可以是具有晶粒(DIE)的晶圆。与上述具体实施方式对应的，对于具有晶粒的晶圆的凹陷设置方式，其凹陷设置在晶圆的晶粒中，可以提高对准精度。可以选择在每一个晶粒中都设置所述凹陷，也可以选在一部分晶粒中进行设置。凹陷设置方式也可以设置在晶圆的的晶粒之间的切割道中，其优点在于不占用晶粒面积。凹陷的设置密度可以根据需要任意设定。凹陷的位置应当与凸起对应。所述凹陷的深度范围优选是2-20微米。
附图2C所示，参考步骤S13，将第一晶圆21和第二晶圆22键合，键合后所述凸起和所述凹陷相互嵌套以增加键合精确度。所述键合可以依赖所述凸起和凹陷之间的图形对准来实施，也可以依靠另外的光刻对准标记来实施。键合后，所述凸起和凹陷相互嵌套，通过物理接触的方式，让键合对准更为精确。此处优选所述凹陷的横向宽度比所述凸起的横向宽度大5-500纳米，以使凹陷和凸起之间的嵌套更为容易。并且，优选所述凸起的头部内收，所述凹陷对应为敞口形状，这样在键合时即使略有误差，由于所述凸起的头部尺寸小于所述凹陷的开口，因此也可以保证凸起和凹陷可以彼此嵌套，并在彼此靠近的过程中利用倾斜的侧壁彼此贴合，逐渐修正相互之间的位置误差，做到精确键合。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括如下步骤：
提供第一晶圆，所述第一晶圆表面设置有作为键合对准的凸起；
提供第二晶圆，所述第二晶圆表面设置有作为键合对准的凹陷；
将第一晶圆和第二晶圆键合，键合后所述凸起和所述凹陷相互嵌套以增加键合精确度。
2.根据权利要求1所述的方法，其特征在于，所述凸起和凹陷设置在晶圆的晶粒中。
3.根据权利要求1所述的方法，其特征在于，所述凸起和凹陷设置在晶圆的切割道中。
4.根据权利要求1所述的方法，其特征在于，所述凸起的头部内收，所述凹陷对应为敞口形状。
5.根据权利要求1所述的方法，其特征在于，所述凹陷的横向宽度比所述凸起的横向宽度大5-500纳米。
6.一种键合后晶圆，包括相对设置的第一晶圆和第二晶圆，其特征在于，所述第一晶圆表面设置有作为键合对准的凸起，所述第二晶圆表面设置有作为键合对准的凹陷，所述凸起和所述凹陷相互嵌套以增加键合精确度。
7.根据权利要求6所述的方法，其特征在于，所述凸起和凹陷设置在晶圆的晶粒中。
8.根据权利要求6所述的方法，其特征在于，所述凸起和凹陷设置在晶圆的切割道中。
9.根据权利要求6所述的方法，其特征在于所述凸起的头部内收，所述凹陷对应为敞口形状。
10.根据权利要求6所述的方法，其特征在于，所述凹陷的横向宽度比所述凸起的横向宽度大5-500纳米。
CN201911030646.3A 2019-10-28 2019-10-28 晶圆键合方法以及键合后晶圆 Pending CN110896025A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911030646.3A CN110896025A (zh) 2019-10-28 2019-10-28 晶圆键合方法以及键合后晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911030646.3A CN110896025A (zh) 2019-10-28 2019-10-28 晶圆键合方法以及键合后晶圆

Publications (1)

Publication Number Publication Date
CN110896025A true CN110896025A (zh) 2020-03-20

Family

ID=69786316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911030646.3A Pending CN110896025A (zh) 2019-10-28 2019-10-28 晶圆键合方法以及键合后晶圆

Country Status (1)

Country Link
CN (1) CN110896025A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111580265A (zh) * 2020-04-28 2020-08-25 无锡微奥科技有限公司 微机电系统微镜及其制作方法
CN111799186A (zh) * 2020-07-15 2020-10-20 芯盟科技有限公司 芯片与晶圆间的贴合方法以及贴有芯片的晶圆
CN111863643A (zh) * 2020-07-31 2020-10-30 武汉新芯集成电路制造有限公司 晶圆键合结构、晶圆键合方法及芯片键合结构
CN112509928A (zh) * 2020-11-30 2021-03-16 复旦大学 临时键合方法
CN112530877A (zh) * 2020-11-30 2021-03-19 复旦大学 临时键合结构
CN112530813A (zh) * 2020-11-30 2021-03-19 复旦大学 临时键合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200938968A (en) * 2008-03-07 2009-09-16 Visera Technologies Co Ltd Alignment device and applications thereof
US20110007251A1 (en) * 2009-07-08 2011-01-13 Hitachi Displays, Ltd. Liquid crystal display device
TW201324629A (zh) * 2011-12-05 2013-06-16 Himax Tech Ltd 晶圓對晶圓接合結構
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN105374741A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法以及晶圆的键合部件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200938968A (en) * 2008-03-07 2009-09-16 Visera Technologies Co Ltd Alignment device and applications thereof
US20110007251A1 (en) * 2009-07-08 2011-01-13 Hitachi Displays, Ltd. Liquid crystal display device
TW201324629A (zh) * 2011-12-05 2013-06-16 Himax Tech Ltd 晶圓對晶圓接合結構
CN105374741A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法以及晶圆的键合部件
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111580265A (zh) * 2020-04-28 2020-08-25 无锡微奥科技有限公司 微机电系统微镜及其制作方法
CN111799186A (zh) * 2020-07-15 2020-10-20 芯盟科技有限公司 芯片与晶圆间的贴合方法以及贴有芯片的晶圆
CN111863643A (zh) * 2020-07-31 2020-10-30 武汉新芯集成电路制造有限公司 晶圆键合结构、晶圆键合方法及芯片键合结构
CN112509928A (zh) * 2020-11-30 2021-03-16 复旦大学 临时键合方法
CN112530877A (zh) * 2020-11-30 2021-03-19 复旦大学 临时键合结构
CN112530813A (zh) * 2020-11-30 2021-03-19 复旦大学 临时键合方法

Similar Documents

Publication Publication Date Title
CN110896025A (zh) 晶圆键合方法以及键合后晶圆
US7622813B2 (en) Oriented self-location of microstructures with alignment structures
US10553489B2 (en) Partitioned wafer and semiconductor die
EP1220336A3 (en) Separation method for Gallium Nitride devices on lattice-mismatch substrates
JPH0210716A (ja) アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ
CN103964368A (zh) Mems器件和制造mems器件的方法
WO2003010086A3 (en) Microelectromechanical system devices integrated with semiconductor structures
CN110349912B (zh) 一种用于通过转印将半导体组件耦合到目标衬底的方法
JPS6127631A (ja) 半導体装置
US10833021B2 (en) Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
CN101958237A (zh) 形成光刻对准标记的方法
US6713843B2 (en) Scribe lines for increasing wafer utilizable area
CN104882436B (zh) 两次外延工艺中光刻对准标记的制作方法
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
US6790717B2 (en) Method for producing a semiconductor component comprising a t-shaped contact electrode
JP2008130919A (ja) 半導体装置の製造方法
JP3813128B2 (ja) 微細構造の製造方法
CN112838072A (zh) 用于背面光刻工艺的对准方法
JP2018501636A (ja) 転写印刷方法
US20140166615A1 (en) Mold structure and method of imprint lithography using the same
CN114284243A (zh) 键合用晶圆、键合结构以及键合方法
US10910342B2 (en) Method for transferring and placing a semiconductor device on a substrate
US20180068872A1 (en) Carrier Substrate For Semiconductor Structures Suitable For A Transfer By Transfer Print And Manufacturing Of The Semiconductor Structures On The Carrier Substrate
EP0961320A3 (en) Semiconductor wafer comprising an epitaxial layer and an alignment mark
JP3913300B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200320

RJ01 Rejection of invention patent application after publication