CN112509928A - 临时键合方法 - Google Patents
临时键合方法 Download PDFInfo
- Publication number
- CN112509928A CN112509928A CN202011383304.2A CN202011383304A CN112509928A CN 112509928 A CN112509928 A CN 112509928A CN 202011383304 A CN202011383304 A CN 202011383304A CN 112509928 A CN112509928 A CN 112509928A
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- carrier plate
- layer
- temporary bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000001179 sorption measurement Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Abstract
本公开涉及一种临时键合方法，属于半导体技术领域，能够节省材料成本，降低解键合时间，而且不存在热应力。一种临时键合方法，包括：在制备了正面器件层的衬底的正面上形成保护层；利用再布线的方式在所述保护层上形成嵌套结构的凸起结构；在用于临时键合的载板上形成所述嵌套结构的凹槽结构；以及将所述凹槽结构与所述凸起结构进行嵌套互锁。
Description
技术领域
本公开涉及半导体技术领域，具体地，涉及一种临时键合方法。
背景技术
为了提高集成电路的性能和集成度，已经开始在三维方向上对芯片进行集成。目前，多采用临时键合胶等聚合物材料进行临时键合，方法多为加热、激光、化学反应等。这种临时键合方法的缺点在于，材料成本高，应力大、以及解键合时间长等。
发明内容
本公开的目的是提供一种临时键合方法，能够节省材料成本，降低解键合时间，而且不存在热应力。
根据本公开的第一实施例，提供一种临时键合方法，包括：在制备了正面器件层的衬底的正面上形成保护层；利用再布线的方式在所述保护层上形成嵌套结构的凸起结构；在用于临时键合的载板上形成所述嵌套结构的凹槽结构；以及将所述凹槽结构与所述凸起结构进行嵌套互锁。
可选地，所述在制备了正面器件层的衬底的正面上形成保护层，包括：在所述保护层上形成粘附层；在所述粘附层上进行负性光刻胶光刻，形成凹槽图形；在所述凹槽图形中沉积金属凸点层；去除所述光刻胶，并刻蚀所述粘附层，得到所述凸起结构。
可选地，所述方法还包括：反复执行所述形成粘附层、所述负性光刻胶光刻和所述沉积金属凸点层的步骤，直至所述金属凸点层的厚度到达预设凸起结构厚度。
可选地，所述预设凸起结构厚度大于20微米。
可选地，所述粘附层的材料为TiW/Cu、Ti/Cu、Cr/Cu中的至少一者。
可选地，所述凹槽结构的截面为倒梯形、三角形或直角形，所述凹槽结构的开口形状为六边形、五边形、正方形、三角形或圆形。
可选地，所述在用于临时键合的载板上形成所述嵌套结构的凹槽结构，包括：在所述载板上形成硬掩模；对形成了所述硬掩模的所述载板进行光刻和湿法刻蚀，得到所述凹槽结构。
可选地，所述方法还包括：在嵌套互锁后的所述衬底的背面上制备完成背部结构或背部器件之后，将所述衬底与所述载板解键合。
可选地，所述将所述衬底与所述载板解键合，包括：利用吸附方式分别吸附所述衬底与所述载板，在吸附外力作用下将所述衬底与所述载板解键合。
可选地，所述吸附方式为真空吸附、磁力吸附、毛细力吸附中的至少一者。
本公开的技术方案具备如下优点：(1)由于是在衬底和载板上形成能够相互嵌套的结构来实现衬底与载板的临时键合，因此其不需要额外使用聚合物或者金属作为临时键合胶材料，从而节省了材料成本；(2)由于进行相互嵌套的结构的材料(也即衬底和载板的材料)相同，因此其不存在材料的热膨胀系数不匹配导致的热应力问题，提高了集成的可靠性；(3)由于临时键合时没有使用临时键合胶材料，所以在解键合时不需要进行加热、曝光、化学反应等等操作，大大降低了解键合时间。总体而言，根据本公开实施例的临时键合方法适合于晶圆级/芯片对晶圆/芯片对芯片的临时键合，而且键合芯片的类型不受限制，另外还能够大大促进三维集成的发展，特别是存在多种材料和界面的异构集成的发展。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据本公开一种实施例的临时键合方法的流程图。
图2a-2j示出了根据本公开实施例的临时键合方法的剖面示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1是根据本公开一种实施例的临时键合方法的流程图。如图1所示，该方法包括以下步骤S11至S14。
在步骤S11中，在制备了正面器件层的衬底的正面上形成保护层。
保护层主要是用于在后续的步骤中对正面器件层进行保护，避免正面器件层受到损坏。
保护层的材料可以是二氧化硅、氮化硅、聚酰亚胺、苯丙环丁烯等等。保护层的厚度可以大于100纳米，例如可以为200纳米，以便于能够更好地起到保护作用。
在步骤S12中，利用再布线的方式在保护层上形成嵌套结构的凸起结构。
嵌套结构指的是构成嵌套结构的两个部分中的一个部分为凹槽结构、另一个部分为凸起结构，这样，当凸起结构嵌入凹槽结构中时两者能够相互嵌套并互锁，从而达到临时键合的目的。
在衬底上形成凸起结构而不是凹槽结构，主要原因是为了减小应力。
凸起结构的总厚度可以大于20微米，例如可以为30微米，以便于能够形成稳固的嵌套互锁。
通常，凸起结构位于衬底的四周，而且其尺寸较大，这样便于利用对准的方式进行嵌套互锁。
在步骤S13中，在用于临时键合的载板上形成嵌套结构的凹槽结构。
凹槽结构的截面可以为倒梯形、三角形或直角形，凹槽结构的开口形状可以为六边形、五边形、正方形、三角形或圆形。但是本领域技术人员应当理解的是，凹槽结构的截面形状和开口形状实际上可以为任意形状，只要能够实现嵌套即可。
另外，凹槽结构的深度可以大于20微米，例如可以为30微米，以便于能够形成稳固的嵌套互锁。
在步骤S14中，将凹槽结构与凸起结构进行嵌套互锁。
本领域技术人员应当理解的是，步骤S13可以在步骤S11之前、或者S12之前执行。也即，只要在步骤S14之前能够形成凹槽结构就行。
本公开的技术方案具备如下优点：(1)由于是在衬底和载板上形成能够相互嵌套的结构来实现衬底与载板的临时键合，因此其不需要额外使用聚合物或者金属作为临时键合胶材料，从而节省了材料成本；(2)由于进行相互嵌套的结构的材料(也即衬底和载板的材料)相同，因此其不存在材料的热膨胀系数不匹配导致的热应力问题，提高了集成的可靠性；(3)由于临时键合时没有使用临时键合胶材料，所以在解键合时不需要进行加热、曝光、化学反应等等操作，大大降低了解键合时间。总体而言，根据本公开实施例的临时键合方法适合于晶圆级/芯片对晶圆/芯片对芯片的临时键合，而且键合芯片的类型不受限制，另外还能够大大促进三维集成的发展，特别是存在多种材料和界面的异构集成的发展。
图2a-2j示出了根据本公开实施例的临时键合方法的剖面示意图。
首先，在图2a中，在衬底1上形成正面器件层2，并然后在正面器件层2上形成保护层3。其中，可以采用沉积(例如，化学气相沉积、物理气相沉积等)的方法形成保护层3。
衬底1的材料可以是硅、玻璃等。保护层3的材料可以是二氧化硅、氮化硅、聚酰亚胺、苯丙环丁烯等等。
然后，如图2b所示，在保护层3上形成粘附层4，并然后在粘附层4上进行负性光刻胶5光刻，形成凹槽图形6，例如可以制备厚度为例如7微米的倒梯形图形，倒梯形的角度可以达到30度。
其中，粘附层4可以采用溅射蒸发等方法形成，其材料可以为TiW/Cu、Ti/Cu、Cr/Cu等。
然后，如图2c所示，在凹槽图形6中沉积金属凸点层7。其中，金属凸点层7的高度可以小于倒梯形图形的厚度，例如倒梯形图形的厚度为7微米，则金属凸点层7的高度可以为6微米。
通过重复图2b和2c中的操作，并使得再次制备的倒梯形图形的开口尺寸小于先前操作时制备的倒梯形图形的开口尺寸，就能够形成满足预设凸起结构厚度要求的凸起结构，如图2d所示。
然后，如图2e所示，去掉光刻胶5，刻蚀粘附层4，得到了最终的凸起结构。
然后，如图2f所示，在用于临时键合的载板8上形成硬掩模9，例如，可以采用沉积(例如，化学气相沉积、物理气相沉积等)的方法形成硬掩模9。载板8的材料可以是硅、玻璃等。硬掩模9的材料可以是绝缘材料，例如二氧化硅、氮化硅等，也可以是金属材料，例如Al等。然后，进行光刻和刻蚀，从而形成凹槽10。
然后，如图2g所示，去除载板8上剩余的硬掩模9，得到最终的凹槽结构10。凹槽结构10的截面可以为倒梯形、三角形、直角形等，开口形状可以为六边形、五边形、正方形、三角形、圆形等。
然后，如图2h所示，将凸起结构7与凹槽结构10进行嵌套互锁，实现临时键合。
在进行嵌套互锁的过程中，可以在键合机上将凸起结构7与凹槽结构10进行对准，然后施加较小的力使得凸起结构7与凹槽结构10进行匹配嵌套，从而形成机械互锁结构，这样就完成了临时键合。
之所以能够在键合机上根据嵌套结构的图形进行对准，是因为临时键合的图形在晶圆周围，尺寸较大，可以用作对准图形。
然后，如图2i所示，在嵌套互锁后的衬底1的背面上制备背部结构或背部器件11。
然后，如图2j所示，在在嵌套互锁后的衬底1的背面上制备完成背部结构或背部器件11之后，将衬底1与载板8解键合。
其中，可以利用吸附方式分别吸附衬底1与载板8，在吸附外力作用下将衬底1与载板8解键合。吸附方式可以为真空吸附、磁力吸附、毛细力吸附中的至少一者。在一种实施例中，可以采用真空吸附、磁力吸附、毛细力吸附等吸附方式吸附衬底1和载板8，然后慢慢向上向下分开衬底1和载板8，实现两者的解键合。而且，在解键合的过程中，要保证衬底1和载板8的位置不要左右移动。
通过采用上述技术方案，就能够利用机械嵌套结构实现晶圆与载板的临时键合，利用机械脱模实现晶圆与载板的解键合，节省了材料成本，而且不存在材料的热膨胀系数不匹配导致的热应力问题，提高了集成的可靠性，另外，由于在解键合时不需要进行加热、曝光、化学反应等等操作，大大降低了解键合时间。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (10)
1.一种临时键合方法，其特征在于，包括：
在制备了正面器件层的衬底的正面上形成保护层；
利用再布线的方式在所述保护层上形成嵌套结构的凸起结构；
在用于临时键合的载板上形成所述嵌套结构的凹槽结构；以及
将所述凹槽结构与所述凸起结构进行嵌套互锁。
2.根据权利要求1所述的方法，其特征在于，所述在制备了正面器件层的衬底的正面上形成保护层，包括：
在所述保护层上形成粘附层；
在所述粘附层上进行负性光刻胶光刻，形成凹槽图形；
在所述凹槽图形中沉积金属凸点层；
去除所述光刻胶，并刻蚀所述粘附层，得到所述凸起结构。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：反复执行所述形成粘附层、所述负性光刻胶光刻和所述沉积金属凸点层的步骤，直至所述金属凸点层的厚度到达预设凸起结构厚度。
4.根据权利要求3所述的方法，其特征在于，所述预设凸起结构厚度大于20微米。
5.根据权利要求2至4中任一权利要求所述的方法，其特征在于，所述粘附层的材料为TiW/Cu、Ti/Cu、Cr/Cu中的至少一者。
6.根据权利要求1所述的方法，其特征在于，所述凹槽结构的截面为倒梯形、三角形或直角形，所述凹槽结构的开口形状为六边形、五边形、正方形、三角形或圆形。
7.根据权利要求1所述的方法，其特征在于，所述在用于临时键合的载板上形成所述嵌套结构的凹槽结构，包括：
在所述载板上形成硬掩模；
对形成了所述硬掩模的所述载板进行光刻和湿法刻蚀，得到所述凹槽结构。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在在嵌套互锁后的所述衬底的背面上制备完成背部结构或背部器件之后，将所述衬底与所述载板解键合。
9.根据权利要求8所述的方法，其特征在于，所述将所述衬底与所述载板解键合，包括：
利用吸附方式分别吸附所述衬底与所述载板，在吸附外力作用下将所述衬底与所述载板解键合。
10.根据权利要求9所述的方法，其特征在于，所述吸附方式为真空吸附、磁力吸附、毛细力吸附中的至少一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011383304.2A CN112509928A (zh) | 2020-11-30 | 2020-11-30 | 临时键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011383304.2A CN112509928A (zh) | 2020-11-30 | 2020-11-30 | 临时键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112509928A true CN112509928A (zh) | 2021-03-16 |
Family
ID=74969069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011383304.2A Pending CN112509928A (zh) | 2020-11-30 | 2020-11-30 | 临时键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112509928A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406636B1 (en) * | 1999-06-02 | 2002-06-18 | Megasense, Inc. | Methods for wafer to wafer bonding using microstructures |
| US20110027967A1 (en) * | 2009-07-08 | 2011-02-03 | Imec | Method for insertion bonding and device thus obtained |
| CN105244308A (zh) * | 2015-11-16 | 2016-01-13 | 华天科技（昆山）电子有限公司 | 多孔载片临时键合拿持薄晶片的方法 |
| CN110021547A (zh) * | 2018-12-25 | 2019-07-16 | 浙江集迈科微电子有限公司 | 一种表面大凸点晶圆临时键合方法 |
| CN110896025A (zh) * | 2019-10-28 | 2020-03-20 | 芯盟科技有限公司 | 晶圆键合方法以及键合后晶圆 |
-
2020
- 2020-11-30 CN CN202011383304.2A patent/CN112509928A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406636B1 (en) * | 1999-06-02 | 2002-06-18 | Megasense, Inc. | Methods for wafer to wafer bonding using microstructures |
| US20110027967A1 (en) * | 2009-07-08 | 2011-02-03 | Imec | Method for insertion bonding and device thus obtained |
| CN105244308A (zh) * | 2015-11-16 | 2016-01-13 | 华天科技（昆山）电子有限公司 | 多孔载片临时键合拿持薄晶片的方法 |
| CN110021547A (zh) * | 2018-12-25 | 2019-07-16 | 浙江集迈科微电子有限公司 | 一种表面大凸点晶圆临时键合方法 |
| CN110896025A (zh) * | 2019-10-28 | 2020-03-20 | 芯盟科技有限公司 | 晶圆键合方法以及键合后晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4559993B2 (ja) | 半導体装置の製造方法 | |
| US8012785B2 (en) | Method of fabricating an integrated CMOS-MEMS device | |
| US8846499B2 (en) | Composite carrier structure | |
| KR102263433B1 (ko) | 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법 | |
| TWI473183B (zh) | 可堆疊的積體電路晶片的晶圓水平表面鈍化 | |
| US7244663B2 (en) | Wafer reinforcement structure and methods of fabrication | |
| US9129981B2 (en) | Methods for the production of microelectronic packages having radiofrequency stand-off layers | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| US7635606B2 (en) | Wafer level package with cavities for active devices | |
| US20130174417A1 (en) | Interposer-on-Glass Package Structure | |
| CN105789062A (zh) | 封装件结构及其形成方法 | |
| KR102338029B1 (ko) | 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법 | |
| TWI427691B (zh) | Manufacturing method of semiconductor device | |
| US20140117469A1 (en) | Tsv-mems combination | |
| TW201118937A (en) | Panelized backside processing for thin semiconductors | |
| WO2011112818A1 (en) | Processing to reduce wafer level warpage on moulding | |
| US8409927B1 (en) | Methods for fabricating integrated circuit systems including high reliability die under-fill | |
| KR101665302B1 (ko) | 칩 스택 제조 방법, 및 본 방법을 실시하기 위한 캐리어 | |
| US20170062277A1 (en) | Dicing method | |
| CN112509928A (zh) | 临时键合方法 | |
| CN104051287A (zh) | 扇出互连结构及其形成方法 | |
| CN112530813A (zh) | 临时键合方法 | |
| CN112530877A (zh) | 临时键合结构 | |
| JP5223215B2 (ja) | ウェハー構造体及びその製造方法 | |
| US20190252575A1 (en) | Method and apparatus for processing semiconductor device structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210316 |