CN112530877A - 临时键合结构 - Google Patents
临时键合结构 Download PDFInfo
- Publication number
- CN112530877A CN112530877A CN202011379817.6A CN202011379817A CN112530877A CN 112530877 A CN112530877 A CN 112530877A CN 202011379817 A CN202011379817 A CN 202011379817A CN 112530877 A CN112530877 A CN 112530877A
- Authority
- CN
- China
- Prior art keywords
- temporary bonding
- sub
- type
- nesting
- front side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011241 protective layer Substances 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
Abstract
本公开涉及一种临时键合结构，属于半导体技术领域，能够节省材料成本，降低解键合时间，而且不存在热应力。一种临时键合结构，包括：在衬底的正面上形成的第一类型子嵌套结构，其中，所述衬底的正面上形成有正面器件；在用于临时键合的载板上形成的第二类型子嵌套结构，其中，所述第一类型子嵌套结构和所述第二类型子嵌套结构能够相互嵌套并互锁。
Description
技术领域
本公开涉及半导体技术领域，具体地，涉及一种临时键合结构。
背景技术
为了提高集成电路的性能和集成度，已经开始在三维方向上对芯片进行集成。目前，多采用临时键合胶等聚合物材料进行临时键合，方法多为加热、激光、化学反应等。这种临时键合方法的缺点在于，材料成本高，应力大、以及解键合时间长等。
发明内容
本公开的目的是提供一种临时键合结构，能够节省材料成本，降低解键合时间，而且不存在热应力。
根据本公开的第一实施例，提供一种临时键合结构，包括：在衬底的正面上形成的第一类型子嵌套结构，其中，所述衬底的正面上形成有正面器件；在用于临时键合的载板上形成的第二类型子嵌套结构，其中，所述第一类型子嵌套结构和所述第二类型子嵌套结构能够相互嵌套并互锁。
可选地，所述第一类型子嵌套结构位于所述衬底的周围。
可选地，在所述第一类型子嵌套结构或者所述第二类型子嵌套结构为凹槽结构的情况下，所述凹槽结构的截面为倒梯形、三角形或直角形，所述凹槽结构的开口形状为六边形、五边形、正方形、三角形或圆形。
可选地，在所述第一类型子嵌套结构或者所述第二类型子嵌套结构为凹槽结构的情况下，所述凹槽结构的深度大于20微米。
可选地，所述临时键合结构还包括：位于所述正面器件上的保护层。
可选地，所述保护层的厚度大于100纳米。
可选地，所述保护层的材料为二氧化硅、氮化硅、聚酰亚胺或苯丙环丁烯。
可选地，在所述第一类型子嵌套结构是通过再布线方式形成的情况下，所述临时键合结构还包括位于所述保护层与所述第一类型子嵌套结构之间的粘附层。
可选地，所述粘附层的材料为TiW/Cu、Ti/Cu或者Cr/Cu。
可选地，所述第一类型子嵌套结构为凸起结构，所述第二类型子嵌套结构为凹槽结构。
本公开的技术方案具备如下优点：(1)由于是在衬底和载板上形成能够相互嵌套的结构来实现衬底与载板的临时键合，因此其不需要额外使用聚合物或者金属作为临时键合胶材料，从而节省了材料成本；(2)由于进行相互嵌套的结构的材料(也即衬底和载板的材料)相同，因此其不存在材料的热膨胀系数不匹配导致的热应力问题，提高了集成的可靠性；(3)由于临时键合时没有使用临时键合胶材料，所以在解键合时不需要进行加热、曝光、化学反应等等操作，大大降低了解键合时间。总体而言，根据本公开实施例的临时键合方法适合于晶圆级/芯片对晶圆/芯片对芯片的临时键合，而且键合芯片的类型不受限制，另外还能够大大促进三维集成的发展，特别是存在多种材料和界面的异构集成的发展。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据本公开一种实施例的临时键合结构的剖面示意图。
图2是根据本公开一种实施例的临时键合结构的又一剖面示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1是根据本公开一种实施例的临时键合结构的示意剖面图。如图1所示，该临时键合结构包括：在衬底1的正面上形成的第一类型子嵌套结构3，其中，衬底1的正面上形成有正面器件4；在用于临时键合的载板6上形成的第二类型子嵌套结构8，其中，第一类型子嵌套结构3和第二类型子嵌套结构8能够相互嵌套并互锁。
嵌套指的是构成嵌套结构的两个部分中的一个部分为凹槽结构、另一个部分为凸起结构，这样，当凸起结构嵌入凹槽结构中时两者能够相互嵌套并互锁。
在本公开中，当第一类型子嵌套结构3为凹槽结构时，第二类型子嵌套结构8就为凸起结构，当第一类型子嵌套结构3为凸起结构时，第二类型子嵌套结构8就为凹槽结构。
第一类型子嵌套结构3位于衬底1的四周，而且其尺寸较大，这样便于利用对准的方式进行嵌套互锁。
在第一类型子嵌套结构3或者第二类型子嵌套结构8为凹槽结构的情况下，凹槽结构的截面可以为倒梯形、三角形或直角形，凹槽结构的开口形状可以为六边形、五边形、正方形、三角形或圆形。但是本领域技术人员应当理解的是，凹槽结构的截面形状和开口形状实际上可以为任意形状，只要能够实现嵌套并互锁即可。另外，凹槽结构的深度大于20微米，例如可以为30微米，以便于能够形成稳固的嵌套互锁。
在一个实施例中，该临时键合结构还包括位于正面器件4上的保护层5。该保护层5用于在后续的临时键合过程中对正面器件4进行保护，以使得正面器件4不受到损坏。
保护层5的材料可以是氧化硅、氮化硅、聚酰亚胺、苯丙环丁烯等等。保护层5的厚度可以大于100纳米，例如可以为200纳米，以便于能够更好地起到保护作用。
本公开的技术方案具备如下优点：(1)由于是在衬底和载板上形成能够相互嵌套的结构来实现衬底与载板的临时键合，因此其不需要额外使用聚合物或者金属作为临时键合胶材料，从而节省了材料成本；(2)由于进行相互嵌套的结构的材料(也即衬底和载板的材料)相同，因此其不存在材料的热膨胀系数不匹配导致的热应力问题，提高了集成的可靠性；(3)由于临时键合时没有使用临时键合胶材料，所以在解键合时不需要进行加热、曝光、化学反应等等操作，大大降低了解键合时间。总体而言，根据本公开实施例的临时键合结构适合于晶圆级/芯片对晶圆/芯片对芯片的临时键合，而且键合芯片的类型不受限制，另外还能够大大促进三维集成的发展，特别是存在多种材料和界面的异构集成的发展。
在一个实施例中，在第一类型子嵌套结构3是通过再布线方式形成的情况下，临时键合结构还包括位于保护层5与第一类型子嵌套结构3之间的粘附层9，如图2的剖面示意图所示。
粘附层9的材料可以为TiW/Cu、Ti/Cu或者Cr/Cu，可以通过溅射蒸发等方法形成。
另外，在第一类型子嵌套结构3是通过再布线方式形成的情况下，第一类型子嵌套结构3为凸起结构，第二类型子嵌套结构8为凹槽结构。这样，就能够减小应力，提供集成的可靠性。
另外，在第一类型子嵌套结构3是通过再布线方式形成的情况下，在第一类型子嵌套结构3是倒梯形图形的情况下，其倒梯形的角度可以达到30度。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (10)
1.一种临时键合结构，其特征在于，包括：
在衬底的正面上形成的第一类型子嵌套结构，其中，所述衬底的正面上形成有正面器件；
在用于临时键合的载板上形成的第二类型子嵌套结构，其中，所述第一类型子嵌套结构和所述第二类型子嵌套结构能够相互嵌套并互锁。
2.根据权利要求1所述的临时键合结构，其特征在于，所述第一类型子嵌套结构位于所述衬底的周围。
3.根据权利要求1所述的临时键合结构，其特征在于，在所述第一类型子嵌套结构或者所述第二类型子嵌套结构为凹槽结构的情况下，所述凹槽结构的截面为倒梯形、三角形或直角形，所述凹槽结构的开口形状为六边形、五边形、正方形、三角形或圆形。
4.根据权利要求1所述的临时键合结构，其特征在于，在所述第一类型子嵌套结构或者所述第二类型子嵌套结构为凹槽结构的情况下，所述凹槽结构的深度大于20微米。
5.根据权利要求1所述的临时键合结构，其特征在于，所述临时键合结构还包括：
位于所述正面器件上的保护层。
6.根据权利要求5所述的临时键合结构，其特征在于，所述保护层的厚度大于100纳米。
7.根据权利要求5所述的临时键合结构，其特征在于，所述保护层的材料为二氧化硅、氮化硅、聚酰亚胺或苯丙环丁烯。
8.根据权利要求7所述的临时键合结构，其特征在于，在所述第一类型子嵌套结构是通过再布线方式形成的情况下，所述临时键合结构还包括位于所述保护层与所述第一类型子嵌套结构之间的粘附层。
9.根据权利要求8所述的临时键合结构，其特征在于，所述粘附层的材料为TiW/Cu、Ti/Cu或者Cr/Cu。
10.根据权利要求8所述的临时键合结构，其特征在于，所述第一类型子嵌套结构为凸起结构，所述第二类型子嵌套结构为凹槽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011379817.6A CN112530877A (zh) | 2020-11-30 | 2020-11-30 | 临时键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011379817.6A CN112530877A (zh) | 2020-11-30 | 2020-11-30 | 临时键合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112530877A true CN112530877A (zh) | 2021-03-19 |
Family
ID=74995537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011379817.6A Pending CN112530877A (zh) | 2020-11-30 | 2020-11-30 | 临时键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112530877A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113972900A (zh) * | 2021-12-22 | 2022-01-25 | 深圳新声半导体有限公司 | 一种声表面滤波器的键合方法及其键合结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110027967A1 (en) * | 2009-07-08 | 2011-02-03 | Imec | Method for insertion bonding and device thus obtained |
| CN109346419A (zh) * | 2018-12-05 | 2019-02-15 | 德淮半导体有限公司 | 半导体器件及其制造方法 |
| CN110896025A (zh) * | 2019-10-28 | 2020-03-20 | 芯盟科技有限公司 | 晶圆键合方法以及键合后晶圆 |
| CN111415901A (zh) * | 2020-04-01 | 2020-07-14 | 苏州研材微纳科技有限公司 | 用于半导体器件的临时键合工艺 |
-
2020
- 2020-11-30 CN CN202011379817.6A patent/CN112530877A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110027967A1 (en) * | 2009-07-08 | 2011-02-03 | Imec | Method for insertion bonding and device thus obtained |
| CN109346419A (zh) * | 2018-12-05 | 2019-02-15 | 德淮半导体有限公司 | 半导体器件及其制造方法 |
| CN110896025A (zh) * | 2019-10-28 | 2020-03-20 | 芯盟科技有限公司 | 晶圆键合方法以及键合后晶圆 |
| CN111415901A (zh) * | 2020-04-01 | 2020-07-14 | 苏州研材微纳科技有限公司 | 用于半导体器件的临时键合工艺 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113972900A (zh) * | 2021-12-22 | 2022-01-25 | 深圳新声半导体有限公司 | 一种声表面滤波器的键合方法及其键合结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8502380B2 (en) | Chip package and fabrication method thereof | |
| US7244663B2 (en) | Wafer reinforcement structure and methods of fabrication | |
| US7897428B2 (en) | Three-dimensional integrated circuits and techniques for fabrication thereof | |
| US8247895B2 (en) | 4D device process and structure | |
| EP1028463A1 (en) | Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same | |
| JP3229248B2 (ja) | エネルギー解放クラック・ストッパ、集積回路チップ及び電子装置 | |
| CN103887260A (zh) | 芯片接合结构及其制作方法 | |
| US20020037631A1 (en) | Method for manufacturing semiconductor devices | |
| US9159861B2 (en) | Method for singulating hybrid integrated photonic chips | |
| CN107579032B (zh) | 一种化合物半导体器件的背面制程方法 | |
| US20060128061A1 (en) | Fabrication of stacked die and structures formed thereby | |
| CN108511327B (zh) | 一种无需临时键合的超薄硅转接板的制作方法 | |
| CN112530877A (zh) | 临时键合结构 | |
| US20080070382A1 (en) | Fixing apparatus for semiconductor wafer | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| US9236359B2 (en) | System and method for 3D integrated circuit stacking | |
| JP5409084B2 (ja) | 半導体装置の製造方法 | |
| CN105513943A (zh) | 一种半导体器件的制作方法 | |
| CN110071083B (zh) | 用于形成晶圆密封环的方法 | |
| JP2001060658A (ja) | 半導体装置およびその製造方法 | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| US20070290377A1 (en) | Three Dimensional Six Surface Conformal Die Coating | |
| US11145572B2 (en) | Semiconductor structure having through-substrate via (TSV) in porous semiconductor region | |
| CN112509928A (zh) | 临时键合方法 | |
| US20090155981A1 (en) | Method and apparatus for singulating integrated circuit chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210319 |
|
| RJ01 | Rejection of invention patent application after publication |