CN112331666B - 三维存储器及其形成方法 - Google Patents
三维存储器及其形成方法 Download PDFInfo
- Publication number
- CN112331666B CN112331666B CN202011180194.XA CN202011180194A CN112331666B CN 112331666 B CN112331666 B CN 112331666B CN 202011180194 A CN202011180194 A CN 202011180194A CN 112331666 B CN112331666 B CN 112331666B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- mark
- forming
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤:提供一衬底,在所述衬底上形成堆叠层,所述堆叠层包括核心部分以及位于所述核心部分外围的台阶部分;刻蚀所述堆叠层,于所述核心部分形成贯穿所述堆叠层的沟道孔,于所述台阶部分形成贯穿所述堆叠层的标记孔;填充所述标记孔,形成标记结构;刻蚀所述台阶部分形成台阶,所述标记结构用于对所述台阶的特征尺寸进行监控。本发明使得在形成台阶的过程中标记结构不易发生漂移,提高了对台阶特征尺寸的监控准确度,改善了三维存储器的制造良率,提高了三维存储器的电性能。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
3D NAND存储器是一种从二维到三维通过堆叠技术而形成的存储器。随着集成电路生成工艺的成熟化,3D NAND存储器对各层生成工艺的成本和工艺性能要求越来越高。随着对3D NAND存储器更高的存储功能的需求,其堆叠的层数在不断的增加。
3D NAND存储器通常包括核心部分以为位于核心部分外围的台阶部分。然而,由于台阶部分的图案尺寸通常比较大,每层台阶的尺寸相对又比较小,例如为毫米级或是纳米级,台阶的关键尺寸偏移会导致导电插塞着落偏差,从而影响三维存储器的电性能,因此,在刻蚀形成台阶部分的过程中,实时监控每层台阶的关键尺寸至关重要。但是,当前并没有有效的方法对台阶部分形成过程中的关键尺寸进行准确监控,从而限制了三维存储器性能的提高。
因此,如何在三维存储器的制造过程中准确的对台阶部分的图案进行监控,改善三维存储器的制造良率,提高三维存储器的电性能,是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其形成方法,用于解决现有技术在制程工艺中不能对三维存储器台阶部分的图案进行准确监控的问题,以改善三维存储器的制造良率,提高三维存储器的电性能。
为了解决上述问题,本发明提供了一种三维存储器的形成方法,包括如下步骤:
提供一衬底,在所述衬底上形成堆叠层,所述堆叠层包括核心部分以及位于所述核心部分外围的台阶部分;
刻蚀所述堆叠层,于所述核心部分形成贯穿所述堆叠层的沟道孔,于所述台阶部分形成贯穿所述堆叠层的标记孔;
填充所述标记孔,形成标记结构;
刻蚀所述台阶部分形成台阶,所述标记结构用于对所述台阶的特征尺寸进行监控。
可选的,形成标记结构的具体步骤还包括:
同时填充所述沟道孔和所述标记孔,同时形成沟道结构和标记结构。
可选的,还包括如下步骤:
填充标记层于所述标记孔内,形成所述标记结构;
填充过道层于所述沟道孔内,形成所述沟道结构。
可选的,所述标记孔的内径与所述沟道孔的内径相同;或者
所述标记孔的内径与所述沟道孔的内径不同。
可选的,所述台阶部分用于形成沿所述衬底指向所述堆叠层的方向依次叠置的多层台阶;于所述台阶部分形成贯穿所述堆叠层的标记孔的具体步骤包括:
于所述台阶部分形成沿所述核心部分指向所述台阶部分的方向排列、且贯穿所述堆叠层的多个标记孔,多个所述标记孔与多层所述台阶分别对应。
可选的,每层所述台阶均至少设置有一个与其对应的标记孔;或者
每间隔若干层台阶设置一个所述标记孔。
可选的,所述台阶部分环绕所述核心部分的四周分布;于所述台阶部分形成贯穿所述堆叠层的标记孔的具体步骤还包括:
形成与一层所述台阶对应、且关于该台阶的中心对称分布的多个所述标记孔。
为了解决上述问题,本发明还提供了一种三维存储器,包括:
衬底,所述衬底上具有堆叠层,所述堆叠层包括核心部分以及位于所述核心部分外围的台阶部分;
标记结构,位于所述台阶部分,所述标记结构贯穿所述堆叠层,所述标记结构用于在所述台阶部分形成台阶时对所述台阶的特征尺寸进行监控。
可选的,所述标记结构包括
标记孔,位于所述台阶部分且贯穿所述堆叠层;
填充层,填充于所述标记孔内。
可选的,还包括沟道结构;所述沟道结构包括:
沟道孔,位于所述核心部分且贯穿所述堆叠层,所述标记孔与所述沟道孔同步形成;
沟道层,填充于所述沟道孔内。
可选的,所述填充层的材料与所述沟道层的材料相同;或者
所述填充层的材料与所述沟道层不同。
可选的,所述标记孔的内径与所述沟道孔的内径相同;或者
所述标记孔的内径与所述沟道孔的内径不同。
可选的,所述台阶部分用于形成沿所述衬底指向所述堆叠层的方向依次叠置的多层台阶;
多个所述标记结构沿所述核心部分指向所述台阶部分的方向排列,且多个所述标记结构与多层所述台阶分别对应。
可选的,每层所述台阶均至少设置有一个与其对应的标记结构;或者
每间隔若干层台阶设置一个所述标记结构。
可选的,所述台阶部分环绕所述核心部分的四周分布;
与一层所述台阶对应的多个所述标记结构关于该台阶的中心对称分布。
本发明提供的三维存储器及其形成方法,在刻蚀沟道孔的同时形成标记孔,从而形成用于在刻蚀台阶时监控台阶的特征尺寸的标记结构,后续刻蚀形成台阶的过程中标记结构不易发生漂移,提高了台阶特征尺寸的监控准确度,改善了三维存储器的制造良率,提高了三维存储器的电性能。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图;
附图2A-2D是本发明具体实施方式在形成三维存储器的过程中主要的工艺示意图;
附图3是本发明具体实施方式中三维存储器的截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其形成方法的具体实施方式做详细说明。
在三维存储器的制造工艺中,台阶部分的图案尺寸通常较大。当前主要采用两种方式来确保台阶部分所形成图案的尺寸的准确性:一种是,在台阶部分的外围形成特征条(Critical Dimension Bar,CD Bar)来对台阶的形成进行监测;另一种是,在堆叠层顶面的台阶部分中形成一标记。采用特征条进行监测的方法中,由于特征条自身的尺寸与台阶部分所要形成的图案的特征尺寸差异较大,因此,并不能对台阶部分的图案进行准确的监测。在堆叠层顶面的台阶部分中形成一标记的方法,由于标记仅仅形成于堆叠层的顶面,深度较小,因此,在对台阶部分进行刻蚀以形成台阶图案的过程中,由于光刻载入(loading)的问题,标记的位置极易发生漂移,从而影响监测的准确性。
为了提高对台阶部分图案的特征尺寸监测的准确性,本具体实施方式提供了一种三维存储器的形成方法,附图1是本发明具体实施方式中三维存储器的形成方法流程图,附图2A-2D是本发明具体实施方式在形成三维存储器的过程中主要的工艺示意图。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2D所示,本具体实施方式提供的三维存储器的形成方法,包括如下步骤:
步骤S11,提供一衬底20,在所述衬底20上形成堆叠层21,所述堆叠层21包括核心部分CA以及位于所述核心部分CA外围的台阶部分SS,如图2A所示。
具体来说,所述衬底20可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator,绝缘体上硅)衬底或GOI(Germanium On Insulator,绝缘体上锗)衬底等。在本具体实施方式中,所述衬底20优选为Si衬底,用于支撑在其上的器件结构。所述堆叠层21包括交替堆叠的层间绝缘层211和栅层212,一种实施方式中,层间绝缘层211和栅层212沿垂直于所述衬底20的方向交替堆叠。所述层间绝缘层211的材料可以是但不限于氧化物材料,例如二氧化硅。所述栅层212可以为伪栅层(其材料可以是氮化物材料,例如氮化硅),也可以为栅极层(其材料可以是导电材料,例如钨)。所述台阶部分SS可以仅位于所述核心部分CA的一侧,也可以位于所述核心部分CA的多侧,例如相对两侧或者四周。本具体实施方式以所述台阶部分SS位于所述核心部分CA的四周为例进行说明。
步骤S12,刻蚀所述堆叠层21,于所述核心部分CA形成贯穿所述堆叠层21的沟道孔23,于所述台阶部分SS形成贯穿所述堆叠层的标记孔22。一种实施方式中,所述沟道孔沿垂直于所述衬底20的方向(例如图2B中的Z轴方向)贯穿所述堆叠层21,所述标记孔22沿垂直于所述衬底20的方向贯穿所述堆叠层21,如图2B所示。
步骤S13,填充所述标记孔22,形成标记结构24,如图2C所示。
步骤S14,刻蚀所述台阶部分SS形成台阶,所述标记结构24用于对所述台阶的特征尺寸进行监控,如图2D所示。
本具体实施方式中的所述标记结构24的截面具体形状,本领域技术人员可以根据实际需要进行设置,例如可以是圆形、椭圆形或者任意多边形。在实际的工艺过程中,以所述标记结构24与所形成的台阶的边界之间距离作为所述台阶的实际特征尺寸,通过所述实际特征尺寸与预设特征尺寸进行对比,来实现对所述台阶部分的图案的特征尺寸监控。本具体实施方式通过形成沿垂直于所述衬底20的方向(即图2A-图2D中的Z轴方向)贯穿所述堆叠层21的标记结构,通过所述标记结构24深度的增大来增强后续所形成的所述标记结构24整体的稳定性,使得在台阶部分SS刻蚀形成台阶的过程中所述标记结构24不易发生漂移,从而增强了所述标记结构24对所述台阶部分SS的台阶的特征尺寸监测的准确性。
具体来说,对所述堆叠层21的所述核心部分CA和所述台阶部分SS同步进行刻蚀,使得在形成所述沟道孔23的同时,形成所述标记孔22。采用此种方法,无需增加额外的工序来形成所述标记孔22,降低了三维存储器的制造成本,也提高了三维存储器的产率。
可选的,形成所述标记结构24的具体步骤还包括:
同时填充所述沟道孔23和所述标记孔22,同时形成沟道结构25和标记结构24。
具体来说,可以同步填充所述沟道孔23和所述标记孔22,即在所述沟道孔23内沿所述沟道孔23的径向方向依次沉积阻挡层(例如氧化硅材料)、电荷捕获层(例如氮化硅材料)、隧穿层(例如氧化硅材料)和沟道层(例如多晶硅材料)的同时,在所述标记孔22内沿所述标记孔22的径向方向依次沉积所述阻挡层、所述电荷捕获层、所述隧穿层和所述沟道层,使得所述沟道孔23内填充的沟道层的结构和材料与所述标记孔22内填充的标记层的结构和材料完全相同。采用此种方式,一方面,由于对所述标记孔22进行了填充,进一步增强了所述标记结构的整体稳定性;另一方面,由于所述标记孔22的填充与所述沟道孔23的填充是同步进行的,因此,不会增加额外的制程步骤,从而进一步有助于三维存储器产率的提高。
在其他具体实施方式中,所述三维存储器的形成方法还包括如下步骤:
填充标记层于所述标记孔22内,形成所述标记结构24;
填充过道层于所述沟道孔23内,形成所述沟道结构25。
在其他具体实施方式中,本领域技术人员可以根据实际需要于所述沟道孔23内和所述标记孔22内填充不同的材料,即所述标记层的材料和/或结构与所述沟道层的材料和/或结构不同。例如,所述沟道层包括沿所述沟道孔23的径向方向依次叠置的阻挡层、电荷捕获层、隧穿层和沟道层,所述标记层仅仅为采用绝缘材料填充的单层结构,以降低填充成本。所述标记层和所述沟道层形成的先后顺序,本领域技术人员可以根据实际需要进行调整,本具体实施方式对此不作限定。
可选的,所述标记孔22的内径与所述沟道孔23的内径相同;或者
所述标记孔22的内径与所述沟道孔23的内径不同。
本领域技术人员可以根据实际需要调整所述标记孔22和所述沟道孔23的相对尺寸大小,例如所述标记孔22的内径可以大于、小于或者等于所述沟道孔的内径。
可选的,所述台阶部分SS用于形成沿所述衬底20指向所述堆叠层21的方向依次叠置的多层台阶;于所述台阶部分SS形成贯穿所述堆叠层的标记孔的具体步骤包括:
于所述台阶部分SS形成沿所述核心部分CA指向所述台阶部分SS的方向排列、且贯穿所述堆叠层21的多个标记孔22,多个所述标记孔22与多层所述台阶分别对应。
可选的,每层所述台阶均至少设置有一个与其对应的标记孔22;或者
每间隔若干层台阶设置一个所述标记孔22。
可选的,所述台阶部分SS环绕所述核心部分CA的四周分布;于所述台阶部分SS形成标记结构24的具体步骤还包括:
形成与一层所述台阶对应、且关于该台阶的中心对称分布的多个所述标记孔22。
由于所述台阶部分SS通常会在所述衬底20上形成依次叠置的多层台阶,一种实施方式中,多层所述台阶沿垂直于所述衬底20的方向(即所述衬底20指向所述堆叠层21的方向)依次叠置,为了进一步提高对所述台阶特征尺寸监测的准确度,可以于所述台阶部分SS形成多个所述标记孔22,例如可以针对每一层台阶均设置一个或者多个所述标记孔22;也可以将多层所述台阶划分为一组,针对每一组台阶设置一个或者多个所述标记孔22。在本具体实施方式中,多个所述标记孔22的形状和/或尺寸可以相同,也可以不同。本具体实施方式中所述的多个是指两个及两个以上。后续对所有的所述标记孔22同时进行填充,形成所述标记结构24。
举例来说,如图2C所示,预在所述台阶部分SS形成第一子台阶261、第二子台阶262、第三子台阶263和第四子台阶264,图2C中的虚线框表示预形成的各个子台阶的预设边界。在所述第一子台阶261的边界的四角处各形成一个所述标记结构24,并在所述第四子台阶264的边界的四角处各形成一个所述标记结构24。在形成所述标记结构24之后,对所述台阶部分SS进行刻蚀,形成所述第一子台阶261、所述第二子台阶262、第三子台阶263和第四子台阶264。图2D中的实线框表示实际形成的各个子台阶的实际边界。
不仅如此,本具体实施方式还提供了一种三维存储器。本具体实施方式提供的三维存储器可以采用本申请实施例提供的三维存储器的形成方法形成。附图3是本发明具体实施方式中三维存储器的截面示意图。如图3所示,本具体实施方式提供的三维存储器,包括:
衬底20,所述衬底20上具有堆叠层21,所述堆叠层21包括核心部分CA以及位于所述核心部分CA外围的台阶部分SS;
标记结构24,位于所述台阶部分SS,所述标记结构24贯穿所述堆叠层21,一种实施方式中,所述标记结构24沿垂直于所述衬底20的方向(例如图3中的Z轴方向)贯穿所述堆叠层21,所述标记结构24用于在所述台阶部分SS形成台阶时对所述台阶的特征尺寸进行监控。
本具体实施方式所述的三维存储器在所述台阶部分SS未形成所述台阶时的俯视结构示意图可参见图2C,所述三维存储器在所述台阶部分SS形成所述台阶后的俯视结构示意图可参见图2D。
可选的,所述标记结构24包括
标记孔22,位于所述台阶部分SS且贯穿所述堆叠层21;
填充层,填充于所述标记孔22内。
可选的,所述三维存储器还包括沟道结构25;所述沟道结构25包括:
沟道孔23,位于所述核心部分CA且贯穿所述堆叠层21,所述标记孔22与所述沟道孔23同步形成;
沟道层,填充于所述沟道孔23内。
可选的,所述填充层的材料与所述沟道层的材料相同;或者
所述填充层的材料与所述沟道层不同。
可选的,所述标记孔22的内径与所述沟道孔23的内径相同;或者
所述标记孔22的内径与所述沟道孔23的内径不同。
可选的,所述台阶部分SS用于形成沿所述衬底20指向所述堆叠层21的方向依次叠置的多层台阶;
多个所述标记结构24沿所述核心部分CA指向所述台阶部分SS的方向排列,且多个所述标记结构24与多层所述台阶分别对应。
可选的,每层所述台阶均至少设置有一个与其对应的标记结构24;或者
每间隔若干层台阶设置一个所述标记结构24。
可选的,所述台阶部分SS环绕所述核心部分CA的四周分布;
与一层所述台阶对应的多个所述标记结构24关于该台阶的中心对称分布。
本具体实施方式提供的三维存储器及其形成方法,在刻蚀沟道孔的同时形成标记孔,从而形成用于在刻蚀台阶时监控台阶的特征尺寸的标记结构,后续刻蚀形成台阶的过程中标记结构不易发生漂移,提高了对台阶特征尺寸的监控准确度,改善了三维存储器的制造良率,提高了三维存储器的电性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种三维存储器的形成方法,其特征在于,包括如下步骤:
提供一衬底,在所述衬底上形成堆叠层,所述堆叠层包括核心部分以及位于所述核心部分外围的台阶部分;
刻蚀所述堆叠层,于所述核心部分形成贯穿所述堆叠层的沟道孔,于所述台阶部分形成贯穿所述堆叠层的标记孔;
填充所述标记孔,形成标记结构;
刻蚀所述台阶部分形成台阶,所述标记结构用于对所述台阶的特征尺寸进行监控。
2.根据权利要求1所述的三维存储器的形成方法,其特征在于,形成标记结构的具体步骤还包括:
同时填充所述沟道孔和所述标记孔,同时形成沟道结构和标记结构。
3.根据权利要求1所述的三维存储器的形成方法,其特征在于,还包括如下步骤:
填充标记层于所述标记孔内,形成所述标记结构;
填充沟 道层于所述沟道孔内,形成沟道结构。
4.根据权利要求1所述的三维存储器的形成方法,其特征在于,所述标记孔的内径与所述沟道孔的内径相同;或者
所述标记孔的内径与所述沟道孔的内径不同。
5.根据权利要求1所述的三维存储器的形成方法,其特征在于,所述台阶部分用于形成沿所述衬底指向所述堆叠层的方向依次叠置的多层台阶;于所述台阶部分形成贯穿所述堆叠层的标记孔的具体步骤包括:
于所述台阶部分形成沿所述核心部分指向所述台阶部分的方向排列、且贯穿所述堆叠层的多个标记孔,多个所述标记孔与多层所述台阶分别对应。
6.根据权利要求5所述的三维存储器的形成方法,其特征在于,每层所述台阶均至少设置有一个与其对应的标记孔;或者
每间隔若干层台阶设置一个所述标记孔。
7.根据权利要求5所述的三维存储器的形成方法,其特征在于,所述台阶部分环绕所述核心部分的四周分布;于所述台阶部分形成贯穿所述堆叠层的标记孔的具体步骤还包括:
形成与一层所述台阶对应、且关于该台阶的中心对称分布的多个所述标记孔。
8.一种三维存储器,其特征在于,包括:
衬底,所述衬底上具有堆叠层,所述堆叠层包括核心部分以及位于所述核心部分外围的台阶部分;
标记结构,位于所述台阶部分,所述标记结构贯穿所述堆叠层,所述标记结构用于在所述台阶部分形成台阶时对所述台阶的特征尺寸进行监控。
9.根据权利要求8所述的三维存储器,其特征在于,所述标记结构包括:
标记孔,位于所述台阶部分且贯穿所述堆叠层;
填充层,填充于所述标记孔内。
10.根据权利要求9所述的三维存储器,其特征在于,还包括沟道结构;所述沟道结构包括:
沟道孔,位于所述核心部分且贯穿所述堆叠层,所述标记孔与所述沟道孔同步形成;
沟道层,填充于所述沟道孔内。
11.根据权利要求10所述的三维存储器,其特征在于,所述填充层的材料与所述沟道层的材料相同;或者
所述填充层的材料与所述沟道层不同。
12.根据权利要求10所述的三维存储器,其特征在于,所述标记孔的内径与所述沟道孔的内径相同;或者
所述标记孔的内径与所述沟道孔的内径不同。
13.根据权利要求8所述的三维存储器,其特征在于,所述台阶部分用于形成沿所述衬底指向所述堆叠层的方向依次叠置的多层台阶;
多个所述标记结构沿所述核心部分指向所述台阶部分的方向排列,且多个所述标记结构与多层所述台阶分别对应。
14.根据权利要求13所述的三维存储器,其特征在于,每层所述台阶均至少设置有一个与其对应的标记结构;或者
每间隔若干层台阶设置一个所述标记结构。
15.根据权利要求13所述的三维存储器,其特征在于,所述台阶部分环绕所述核心部分的四周分布;
与一层所述台阶对应的多个所述标记结构关于该台阶的中心对称分布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011180194.XA CN112331666B (zh) | 2020-10-29 | 2020-10-29 | 三维存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011180194.XA CN112331666B (zh) | 2020-10-29 | 2020-10-29 | 三维存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112331666A CN112331666A (zh) | 2021-02-05 |
CN112331666B true CN112331666B (zh) | 2021-08-31 |
Family
ID=74297392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011180194.XA Active CN112331666B (zh) | 2020-10-29 | 2020-10-29 | 三维存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112331666B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951805B (zh) * | 2021-02-19 | 2023-08-08 | 长江存储科技有限责任公司 | 具有标记结构的三维存储器、其制备方法及位移监测方法 |
CN113161367B (zh) * | 2021-03-04 | 2022-08-19 | 长江存储科技有限责任公司 | 半导体结构及其制作方法 |
CN112909008B (zh) * | 2021-03-16 | 2023-06-30 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107818983A (zh) * | 2017-08-25 | 2018-03-20 | 长江存储科技有限责任公司 | 一种标记图形及其形成方法 |
CN109860201A (zh) * | 2019-04-09 | 2019-06-07 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9985046B2 (en) * | 2016-06-13 | 2018-05-29 | Sandisk Technologies Llc | Method of forming a staircase in a semiconductor device using a linear alignment control feature |
-
2020
- 2020-10-29 CN CN202011180194.XA patent/CN112331666B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107818983A (zh) * | 2017-08-25 | 2018-03-20 | 长江存储科技有限责任公司 | 一种标记图形及其形成方法 |
CN109860201A (zh) * | 2019-04-09 | 2019-06-07 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
Also Published As
Publication number | Publication date |
---|---|
CN112331666A (zh) | 2021-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112331666B (zh) | 三维存储器及其形成方法 | |
US20230292515A1 (en) | Vertical memory devices and methods of manufacturing the same | |
US7851293B2 (en) | Method for forming vertical channel transistor of semiconductor device | |
KR102344862B1 (ko) | 수직형 반도체 소자 | |
US10971516B2 (en) | Three-dimensional semiconductor memory devices and methods of fabricating the same | |
US11778826B2 (en) | Vertical memory devices | |
CN108091655B (zh) | 半导体存储装置 | |
US11637120B2 (en) | Vertical semiconductor devices | |
CN109326605B (zh) | 垂直半导体器件 | |
US10672789B2 (en) | Methods of manufacturing vertical semiconductor devices | |
KR20140018541A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
CN108269805A (zh) | 半导体存储装置以及其制作方法 | |
KR102624519B1 (ko) | 수직형 메모리 | |
US20170236834A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9997525B2 (en) | Semiconductor devices and methods of fabricating the same | |
CN110620116B (zh) | 半导体存储装置及其制造方法 | |
JP2021027333A (ja) | 垂直型メモリ装置 | |
CN112397522A (zh) | 存储器装置 | |
TW201316457A (zh) | 記憶體及其製作方法 | |
CN113540040B (zh) | 一种半导体结构的制造方法及其测试方法 | |
US20150145012A1 (en) | Semiconductor structure and manufacturing method of the same | |
US20190378850A1 (en) | Vertical memory devices | |
CN112530957A (zh) | 半导体存储装置 | |
CN111048519A (zh) | 竖直存储器件 | |
US11417677B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |