CN111048519A - 竖直存储器件 - Google Patents

竖直存储器件 Download PDF

Info

Publication number
CN111048519A
CN111048519A CN201910890603.6A CN201910890603A CN111048519A CN 111048519 A CN111048519 A CN 111048519A CN 201910890603 A CN201910890603 A CN 201910890603A CN 111048519 A CN111048519 A CN 111048519A
Authority
CN
China
Prior art keywords
substrate
steps
gate electrodes
region
stepped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910890603.6A
Other languages
English (en)
Inventor
辛承俊
崔凤贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111048519A publication Critical patent/CN111048519A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种竖直存储器件包括具有单元阵列区和阶梯区的衬底。栅电极在第一方向和第三方向上彼此间隔开。沟道在单元阵列区上沿第一方向延伸穿过栅电极。每一个栅电极沿第二方向延伸。一个或多个栅电极在第二方向上的端部在衬底的阶梯区上形成第一阶梯结构。第一阶梯结构包括在第三方向上顺序设置的第一台阶、第二台阶和第三台阶。每一个第一台阶具有第一长度，第二台阶具有大于第一长度的第二长度，并且第三台阶具有大于第二长度的第三长度。

Description

竖直存储器件
相关申请的交叉引用
本申请要求于2018年10月12日在韩国知识产权局(KIPO)提交的第10-2018-0121516号韩国专利申请的优先权，其内容通过全文引用一并于此。
技术领域
本公开涉及存储器，更具体地，涉及竖直存储器件。
背景技术
在制造VNAND闪存器件时，交替重复堆叠牺牲层和绝缘层。图案化一些牺牲层以在其中形成连接到上布线的接触插塞的阶梯区中形成台阶，并且可以使用部分覆盖台阶的光刻胶图案来执行蚀刻工艺以形成具有阶梯结构的模具。随着模具中包括的台阶数量增加，模具的面积可能增加，使得VNAND闪存器件的集成度可能降低。
发明内容
一种竖直存储器件包括具有单元阵列区和至少部分地围绕单元阵列区的阶梯区的衬底。多个栅电极在衬底的单元阵列区和阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开。多个栅电极中的每一个沿第二方向延伸。第一方向基本垂直于衬底的上表面。第三方向基本平行于衬底的上表面。第二方向基本平行于衬底的上表面并与第三方向相交。沟道在衬底的单元阵列区内沿第一方向延伸。沟道延伸穿过多个栅电极中的至少一个。多个栅电极在第二方向上的端部在衬底的阶梯区上形成第一阶梯结构。第一阶梯结构包括在第三方向上顺序设置的多个第一台阶、第二台阶和第三台阶。多个第一台阶中的每一个在第三方向上具有第一长度。第二台阶在第三方向上具有大于第一长度的第二长度。第三台阶在第三方向上具有大于第二长度的第三长度。
一种竖直存储器件包括具有单元阵列区和至少部分地围绕单元阵列区的阶梯区的衬底。多个栅电极在衬底的单元阵列区和阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开。多个栅电极中的每一个沿第二方向延伸。第一方向基本垂直于衬底的上表面。第三方向基本平行于衬底的上表面。第二方向基本平行于衬底的上表面并与第三方向相交。沟道在衬底的单元阵列区内沿第一方向延伸。沟道延伸穿过多个栅电极中的至少一个。多个栅电极在第二方向上的端部在衬底的阶梯区上形成第一阶梯结构和第二阶梯结构。第一阶梯结构和第二阶梯结构中的每一个具有台阶。第一阶梯结构和第二阶梯结构在第三方向上彼此对称。模具设置在第一阶梯结构和第二阶梯结构之间。模具接触第一阶梯结构和第二阶梯结构的侧壁并包括绝缘材料。
一种竖直存储器件包括具有单元阵列区和至少部分地围绕单元阵列区的阶梯区的衬底。多个栅电极在衬底的单元阵列区和阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开。多个栅电极中的每一个沿第二方向延伸。第一方向基本垂直于衬底的上表面。第三方向基本平行于衬底的上表面。第二方向基本平行于衬底的上表面并与第三方向相交。沟道在衬底的单元阵列区内沿第一方向延伸。沟道延伸穿过多个栅电极中的至少一个。多个栅电极在第二方向上的端部在衬底的阶梯区上形成阶梯结构。阶梯结构包括在第一方向上顺序堆叠的第一至第六台阶层。第一至第六台阶层在第三方向上的长度从最下面的一个朝向最上面的一个逐渐减小。第一和第二台阶层中的每一个包括多个栅电极中在第三方向上设置的四个栅电极的端部。第三和第四台阶层中的每一个包括多个栅电极中在第三方向上设置的三个栅电极的端部。第五台阶层包括多个栅电极中在第三方向上设置的两个栅电极的端部。第六台阶层包括多个栅电极中的一个栅电极的端部。
附图说明
结合附图，参考以下详细描述，将更好地理解并因此更完整地认识本公开及其许多附带方面，附图中：
图1至图42是示出根据本发明构思的示例性实施例的制造竖直存储器件的方法的平面图、截面图和透视图；
图43和图44是示出根据本发明构思的示例性实施例的竖直存储器件的截面图；以及
图45是沿图39的E-E′线截取的截面图，示出了根据本发明构思的示例性实施例的竖直存储器件。
具体实施方式
通过下面参考附图的详细描述将容易理解根据本发明构思的示例性实施例的竖直存储器件及其制造方法的上述和其他方面和特征。
图1至图42是示出根据本发明构思的示例性实施例的制造竖直存储器件的方法的平面图、截面图和透视图。图1、图13、图20、图24、图29、图31、图33、图36至图37和图39是平面图，图2、图4、图6、图21至图23、图25至28、图30、图32、图34至图35、图38和图40至图42是截面图，而图3、图5、图7至图12和图14至图19是透视图。
图13、图20、图24和图36是示出图1的X区的平面图，图29、图31、图33、图37和图39是示出图1的Y区的平面图，而图3、图5、图7至图12和图14至图19是示出图1的X区的透视图。
图4和图21是沿图1中的A-A′线截取的截面图，图6、图22至图23、图28、图30和图40是沿图1中的B-B′线截取的截面图，图25至图27和图41是沿图1中的C-C′线截取的截面图，图32、图34至图35和图38是沿图1中的D-D′线截取的截面图，而图2和图42是沿图1中E-E′线截取的截面图。
在下文中，基本垂直于衬底上表面平面的方向可以被定义为第一方向，并且沿着衬底上表面平面、彼此相交的两个方向可以分别被定义为第二方向和第三方向。在本发明构思的示例性实施例中，第二方向和第三方向可以彼此基本垂直。
参考图1，衬底500可以包括第一区I和至少部分地围绕第一区I的第二区II。
衬底500可以包括硅、锗、硅锗或III-V族化合物如GaP、GaAs、GaSb等。在本发明构思的一些示例性实施例中，衬底500可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。在本发明构思的示例性实施例中，衬底500的第一区I可以是其中可以形成存储单元的单元阵列区，并且衬底500的第二区II可以是其中形成连接到存储单元的接触插塞的阶梯区。
在本发明构思的示例性实施例中，竖直存储器件可以具有单元覆外围(COP)结构。例如，用于驱动存储单元的电路图案可以不形成在存储单元的外围，而是可以形成在存储单元下方。因此，电路图案区和单元阵列区可以竖直堆叠在衬底500上，并且电路图案也可以称为下电路图案。然而，本发明构思不限于此，并且即使竖直存储器件具有COP结构，衬底500还可以包括至少部分地围绕第二区II的外围电路区，其中可以形成一些电路图案。
图1中所示的X区是衬底500的第二区II的一部分，并且Y区包括X区的一部分和在第二方向上与之相邻的衬底500的第一区I的一部分。在本发明构思的示例性实施例中，可以在第三方向上设置多个X区，并且Y区可以设置在X区在第三方向上的相对侧中的每一侧。衬底500在X区和Y区彼此重叠之处的部分可以分别称为第三区III和第四区IV。X区在第三区III和第四区IV之间的部分可以称为第五区V。
参考图2，可以在衬底500上形成电路图案，并且可以在衬底500上形成第一下层间绝缘层570和第二下层间绝缘层630以覆盖电路图案。
衬底500可以包括其上形成有隔离图案510的场区以及其上并未形成隔离图案510的有源区。隔离图案510可以通过例如浅沟槽隔离(STI)工艺形成。
电路图案可以包括晶体管、下接触插塞、下布线、下过孔等。例如，可以形成晶体管，晶体管包括衬底500上的下栅极结构550和与之相邻的衬底500的有源区上部的第一杂质区505。下栅极结构550可以包括顺序堆叠的下栅极绝缘图案520、下栅电极530和下栅极掩模540。
可以在衬底500上形成第一下层间绝缘层570以覆盖晶体管，下接触插塞560可以延伸穿过第一下层间绝缘层570以接触第一杂质区505。可以在第一下层间绝缘层570上形成第一下布线580以接触下接触插塞560的上表面。可以在第一下布线580上顺序堆叠第一下过孔590、第二下布线600、第二下过孔610和第三下布线620。在本发明构思的示例性实施例中，可以在第三方向上形成多条第三下布线620。第一至第三下布线580、600和620中的每一个以及第一下过孔590和第二下过孔610中的每一个可以通过大马士革工艺或图案化工艺形成。
可以在第一下层间绝缘层570上形成第二下层间绝缘层630以覆盖第一至第三下布线580、600和620以及第一下过孔590和第二下过孔610。
可以在衬底500上形成各种电路图案，然而，这些电路图案未在图中示出以降低附图的复杂性。
参考图3和图4，可以在第二下层间绝缘层630上形成基底图案100，并且可以在基底图案100上顺序形成绝缘层110和牺牲层120。
基底图案100可以包括半导体材料，例如硅。绝缘层110可以包括氧化物，例如氧化硅。牺牲层120可以包括相对于绝缘层110具有蚀刻选择性的材料，例如氮化物如氮化硅。
可以去除衬底500的第二区II上的牺牲层120的一部分以形成暴露绝缘层110的第一开口，并且可以形成第一划分图案130以填充第一开口。
在本发明构思的示例性实施例中，可以在衬底500的第三区III和第四区IV中的每一个上在第三方向上形成多个第一划分图案130。在图中，在第三区III和第四区IV中的每一个中示出了三个第一划分图案130。第一划分图案130可以包括氧化物，例如氧化硅。
参考图5和图6，可以在牺牲层120和第一划分图案130上进一步交替重复形成绝缘层110和牺牲层120，使得绝缘层110和牺牲层120可以在第一方向上交替堆叠。
在包括图5在内的透视图中可能看不到绝缘层110，但会示出牺牲层120，并且应当理解，绝缘层110设置在其下方。对牺牲层120的蚀刻工艺不仅可以对牺牲层120执行而且可以对绝缘层110执行，其中每个绝缘层110可以与其下面紧接的一个牺牲层120形成一对，并且为了便于说明，当参考透视图描述蚀刻工艺时，将不再说明绝缘层110。
参考图7，可以在最上面的牺牲层120上形成第一光刻胶以覆盖第一区I和与之相邻的第二区II的边缘部分，并且可以使用第一光刻胶作为蚀刻掩模来蚀刻最上面的牺牲层120，以形成具有矩形环形状的第一牺牲图案122，该第一牺牲图案122至少部分地围绕衬底500的第一区I上的最上面的牺牲层120。
然而，图7仅示出了衬底500的第二区II的一部分，即X区，并且因此仅示出了具有矩形环形状的第一牺牲图案122的一部分，例如，沿第三方向延伸的条形部分。在下文中，代替可以通过蚀刻牺牲层120而在衬底500的第二区II上形成的各种牺牲图案的完整形状，将仅描述各种牺牲图案在X区中的形状。在参考透视图示出的模具的形成期间，可以始终覆盖牺牲层120在衬底500的第一区I上的部分以便不被蚀刻。
在形成第一牺牲图案122之后，可以通过例如灰化工艺和/或剥离工艺去除第一光刻胶图案。
参考图8，可以在牺牲层120中从最上层级开始的第二层级(下文中，从最上层级开始的第n层级将简称为第n层级)的牺牲层120上形成第二光刻胶图案132和第三光刻胶图案134，第二光刻胶图案132覆盖第一牺牲图案122并且在第二方向上的长度大于第一牺牲图案122的长度，第三光刻胶图案134覆盖X区中的牺牲层120的一部分并且在平面图中具有矩形形状，其可以在第二方向上与第二光刻胶图案132间隔开，并且可以使用第二光刻胶图案和第三光刻胶图案作为蚀刻掩模来蚀刻第二层级的牺牲层120。
因此，可以进一步在第二层级形成第一牺牲图案122，并且第二层级的第一牺牲图案122的长度可以大于第一层级的第一牺牲图案122的长度。可以在第二层级形成与第二层级的第一牺牲图案122间隔开、在平面图中可以具有矩形形状的第二牺牲图案124。
参考图9，可以执行第一修整工艺，在第一修整工艺中减小第二光刻胶图案132和第三光刻胶图案134的面积，并且可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第三层级的牺牲层120。
因此，可以减小第二层级的第一牺牲图案122在第二方向上的长度，并且可以进一步在第三层级形成第一牺牲图案122。可以减小第二层级的第二牺牲图案124的面积，并且可以进一步在第三层级形成第二牺牲图案124。
在本发明构思的示例性实施例中，可以通过对第二光刻胶图案132和第三光刻胶图案134的曝光工艺以及对第二光刻胶图案132和第三光刻胶图案134的未曝光部分的显影工艺来执行第一修整工艺。
参考图10，可以执行第二修整工艺。例如，在减小第二光刻胶图案132和第三光刻胶图案134的面积之后，可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第四层级的牺牲层120。
因此，可以减小第二层级和第三层级的第一牺牲图案122在第二方向上的长度，并且可以进一步在第四层级形成第一牺牲图案122。另外，可以减小第二层级和第三层级的第二牺牲图案124的面积，并且可以进一步在第四层级形成第二牺牲图案124。
参考图11，可以执行第三修整工艺。例如，在减小第二光刻胶图案132和第三光刻胶图案134的面积之后，可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第五层级的牺牲层120。
因此，可以减小第二层级至第四层级的第一牺牲图案122在第二方向上的长度，并且可以进一步在第五层级形成第一牺牲图案122。另外，可以减小第二层级至第四层级的第二牺牲图案124的面积，并且可以进一步在第五层级形成第二牺牲图案124。
参考图12和图13，可以执行第四修整工艺。例如，在减小第二光刻胶图案132和第三光刻胶图案134的面积之后，可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第六层级的牺牲层120。
因此，可以减小第二层级至第五层级的第一牺牲图案122在第二方向上的长度，并且可以进一步在第六层级形成第一牺牲图案122。另外，可以减小第二层级至第五层级的第二牺牲图案124的面积，并且可以进一步在第六层级形成第二牺牲图案124。
可以去除第二光刻胶图案132和第三光刻胶图案134。
因此，第一牺牲图案122可以在第七层级的牺牲层120上以阶梯形状分别堆叠在六个层级，并且第二牺牲图案124可以在第七层级的牺牲层120上以阶梯形状分别堆叠在五个层级，与第一牺牲层122间隔开。
诸如在第一方向上以阶梯形状堆叠的第一牺牲图案122或第二牺牲图案124这样的结构可以被称为“阶梯结构”。形成阶梯结构的每层可以被称为“台阶层”，并且每个台阶层未被上部台阶层覆盖而是被暴露的部分可被称为“台阶”。
在本发明构思的示例性实施例中，由衬底500的第三区III上的第七层级的牺牲层120和之上分别堆叠在五个层级的第二牺牲图案124组成的第一阶梯结构可以包括第一、第二、第三、第四、第五和第六台阶，它们在第三方向上可以分别具有第一长度L1、第二长度L2、第三长度L3、第四长度L4、第五长度L5和第六长度L6。在本发明构思的示例性实施例中，第五长度L5可以大于第四长度L4和第六长度L6，第四长度L4和第六长度L6可以大于第一至第三长度L1、L2和L3。另外，第四长度L4和第六长度L6可以彼此基本相同，并且第一至第三长度L1、L2和L3可以彼此基本相同。
可以通过在修整工艺期间控制第三光刻胶图案134的减小率来实现第一至第六台阶各自在第三方向上的第一至第六长度L1至L6。例如，随着对光刻胶图案的修整工艺的重复次数增加，光刻胶图案的期望减小率与实际减小率之间的差异可能增加。因此，在第四修整工艺之后，可以通过使用第三光刻胶图案134的蚀刻工艺形成的第二牺牲图案124中最上面的一个的面积可能与期望面积具有较大差异，因此，第六台阶在第三方向上的长度可能太大，使得第五台阶在第三方向上的长度可能太小。
在本发明构思中，考虑到在第四修整工艺期间可能产生的误差，第三光刻胶图案134的减小率可以增加，使得第五台阶的长度可以不小于其他台阶的长度。另外，考虑到在第三修整工艺期间可能产生的误差，第三光刻胶图案134的减小率可以增加，使得第四台阶的长度可以不小于之下的第一至第三台阶的长度。因此，第四台阶的第四长度L4可以大于下面的第一至第三台阶的第一至第三长度L1、L2和L3，第五台阶的第五长度L5可以大于第四台阶的第四长度L4，并且第六台阶的第六长度L6可以与第四长度L4基本相同或相似。
可以在衬底500的第四区IV上形成第二阶梯结构，并且第一阶梯结构和第二阶梯结构可以关于它们之间沿第二方向延伸的直线对称。例如，第二阶梯结构可以由衬底500的第四区IV上的第七层级的牺牲层120和之上分别堆叠在五个层级的第二牺牲图案124组成，并且可以包括第七、第八、第九、第十、第十一和第十二台阶，它们在第三方向上可以分别具有第一长度L1、第二长度L2、第三长度L3、第四长度L4、第五长度L5和第六长度L6。
参考图14，可以在第七层级的牺牲层120上形成第四光刻胶图案140，以覆盖第一牺牲图案122和与之相邻的第二牺牲图案124的一部分。
参考图15，可以使用第四光刻胶图案140作为蚀刻掩模来蚀刻第二牺牲图案124和牺牲层120中分别在第七至第十二层级的一个或多个牺牲层120。
因此，第二方向上的长度大于第一牺牲图案122的长度的第三牺牲图案126可以分别形成在第七至第十二层级，并且第二牺牲图案124未被第四光刻胶图案140覆盖的部分可以分别移动到第八至第十二层级。第二牺牲图案124被第四光刻胶图案140覆盖的其余部分可以分别转变为第七层级的第三牺牲图案126上的第四牺牲图案128。
参考图16，可以执行减小第四光刻胶图案140的面积的第五修整工艺，以暴露部分第四牺牲图案128。
参考图17，可以使用第四光刻胶图案140作为蚀刻掩模来蚀刻暴露的第四牺牲图案128、第二牺牲图案124和第三牺牲图案126以及牺牲层120中分别在第十三至第十八层级的一个或多个牺牲层120。
因此，分别在第七至第十二层级的第三牺牲图案126可以减小为长度小于先前的长度，并且第三牺牲图案126可以进一步分别形成在第十三至第十八层级，其长度大于第七至第十二层级的第三牺牲图案126的长度。第四牺牲图案128的暴露部分可以从第二至第六层级分别移动到第八至第十二层级，在下文中可以分别称为第五牺牲图案129。第二牺牲图案124未被第四光刻胶图案140覆盖的部分可以从第八至第十二层级分别移动到第十四至第十八层级。
可以重复执行与参考图16和图17所示的工艺基本相同或相似的工艺。
参考图18，在去除第四光刻胶图案140之后，可以执行与参考图14所示的工艺基本相同或相似的工艺。
例如，可以在给定层级的牺牲层120上形成第五光刻胶图案142，以覆盖第一牺牲图案122、第三至第五牺牲图案126、128和129以及与之相邻的第二牺牲图案124的一部分。
参考图19至图22，可以重复执行与参考图15至图17所示的工艺基本相同或相似的工艺，使得可以进一步在期望的层级形成第五牺牲图案129，并且各自可以包括第一至第五牺牲图案122、124、126、128和129的阶梯结构可以形成在衬底500的第二区II上。阶梯结构与留在衬底500的第一区I上的牺牲层120一起可以形成模具。
在本发明构思的示例性实施例中，第一牺牲图案122可以形成第三阶梯结构，其中台阶层在第二方向上的长度从最下面的层级朝向最上面的层级逐渐减小，并且第三牺牲图案126可以形成第四阶梯结构，其中台阶层在第二方向上的长度从最下面的层级朝向最上面的层级以若干层级(例如，六个层级)为单位减小。
第二牺牲图案124可以形成第五阶梯结构，其中台阶层在第二方向和第三方向中的每一个方向上的长度从最下面的层级朝向最上面的层级逐渐减小，并且第四牺牲图案128可以形成第六阶梯结构，其中台阶层在第二方向和第三方向中的每一个方向上的长度从最下面的层级朝向最上面的层级逐渐减小。
在本发明构思的示例性实施例中，衬底500的第三区III和第四区IV上的第五牺牲图案129可分别形成第七和第八阶梯结构，其中台阶层在第三方向上的长度从最下面的层级朝向最上面的层级逐渐减少。
第七阶梯结构可以包括在第一方向上顺序堆叠的第一至第六台阶层，并且第一至第六台阶层各自的第一至第六台阶可以按此顺序在第三方向上顺序设置。第一至第六台阶在第三方向上可以分别具有第一至第六长度L1、L2、L3、L4、L5和L6。在本发明构思的示例性实施例中，第五长度L5可以大于第四长度L4和第六长度L6，第四长度L4和第六长度L6可以大于第一至第三长度L1、L2和L3。另外，第四长度L4和第六长度L6可以彼此基本相同，并且第一至第三长度L1、L2和L3可以彼此基本相同。
第七阶梯结构和第八阶梯结构可以在第三方向上彼此间隔开，并且可以相对于它们之间沿第二方向延伸的直线对称。因此，第八阶梯结构可以包括在第一方向上从最下面的层级朝向最上面的层级顺序堆叠的第七、第八、第九、第十、第十一和第十二台阶层，并且第七至第十二台阶层的第七至第十二台阶可以按此顺序在第三方向上顺序设置。
参考图23，可以增加衬底500的第二区II上的第一至第五牺牲图案122、124、126、128和129中的一个或多个在第二方向或第三方向上的端部的厚度。
在本发明构思的示例性实施例中，可以去除绝缘层110在第三至第八阶梯结构的台阶上的部分以暴露这些台阶的第一至第五牺牲图案122、124、126、128和129的端部，并且可以在第一至第五牺牲图案122、124、126、128和129的暴露的端部上沉积与牺牲层120的材料基本相同的材料，使得可以增加第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部的厚度。因此，第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部的顶表面可以高于各自其他部分的顶表面，并且厚度可以大于各自其他部分的厚度。
参考图24和图25，可以在衬底500的第一区I和第二区II上形成第一蚀刻掩模170，其具有暴露衬底500的第五区V和最下面的牺牲层120的第二开口180。可以减小衬底500的第五区V和最下面的牺牲层120上的第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部的厚度。
在本发明构思的示例性实施例中，参考图23所示的第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部的增加厚度可以减小到衬底500的第五区V和最下面的牺牲层120上的原始厚度。
参考图26，可以通过参考图24和图25所示的蚀刻工艺将参考图23所示的第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部的增加厚度减小到小于原始厚度的厚度。
此外，参考图27，可以通过参考图24和图25所示的蚀刻工艺完全去除参考图23所示的第一至第五牺牲图案122、124、126、128和129中的一个或多个的端部。因此，可以在衬底500的第五区V上去除第三阶梯结构中最上面的第一牺牲图案122、第四阶梯结构中最上面的第二牺牲图案124、第六阶梯结构中最上面的第四牺牲图案128以及第七和第八阶梯结构之间最上面的第五牺牲图案129。
参考图28，可以在衬底500上形成第一层间绝缘层200以覆盖可以交替重复堆叠在衬底500的第一区I的牺牲层120和绝缘层110以及衬底500的第二区II上包括第三至第八阶梯结构的模具，并且可以平坦化第一层间绝缘层200，直到暴露出最上面的绝缘层110的上表面。平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。
可以在模具和第一层间绝缘层200上形成第二层间绝缘层210。第一层间绝缘层200和第二层间绝缘层210可以各自包括氧化物，例如氧化硅。在本发明构思的示例性实施例中，第一层间绝缘层200和第二层间绝缘层210可以形成为绝缘层110的一部分。
参考图29和图30，可以在第二层间绝缘层210上形成第二蚀刻掩模。第二层间绝缘层210、绝缘层110和牺牲层120均可以使用第二蚀刻掩模来蚀刻，以形成穿过其中的沟道孔，从而暴露衬底500的第一区I上的基底图案100的上表面。可以如下形成填充沟道孔的第二结构。
在去除第二蚀刻掩模之后，可以形成半导体图案230以部分地填充沟道孔。例如，可以使用基底图案100的暴露的上部作为种子来执行选择性外延生长(SEG)工艺，以形成填充沟道孔的下部的半导体图案230。半导体图案230的上表面的高度可以在从基底图案100的上表面向上的第二层级的绝缘层110的下表面和上表面的高度之间。
可以在沟道孔的侧壁、半导体图案230的上表面和第二层间绝缘层210的上表面上顺序形成第一阻挡层、电荷存储层、隧道绝缘层和第一间隔物层。可以各向异性蚀刻第一间隔物层，以在沟道孔的侧壁上形成第一间隔物。可以使用第一间隔物作为蚀刻掩模来蚀刻隧道绝缘层、电荷存储层和第一阻挡层，以在半导体图案230上和沟道孔的侧壁上分别形成各自均具有底部开口的杯形的隧道绝缘图案260、电荷存储图案250和第一阻挡图案240。在蚀刻工艺期间，也可以部分地去除半导体图案230的上部。隧道绝缘图案260、电荷存储图案250和第一阻挡图案240可以一起形成电荷存储结构270。
第一间隔物和电荷存储图案250均可以包括氮化物，例如氮化硅。隧道绝缘图案260和第一阻挡图案240均可以包括氧化物，例如氧化硅。
在去除第一间隔物之后，可以在暴露的半导体图案230、隧道绝缘图案260和第二层间绝缘层210上形成沟道层。可以在沟道层上形成填充层以填充沟道孔的其余部分。可以平坦化填充层和沟道层，直到可以暴露第二层间绝缘层210的上表面以形成填充图案290。由此沟道层可以转变为沟道280。填充图案290可以包括氧化物，例如氧化硅。
可以去除包括填充图案290、沟道280和电荷存储结构270的第一结构的上部以形成沟槽。可以形成覆盖图案300以填充沟槽。沟道280和覆盖图案300均可以包括未掺杂或轻掺杂有杂质的多晶硅或单晶硅。
在本发明构思的示例性实施例中，可以在第二方向和第三方向中的每一个方向上形成多个沟道280以形成沟道阵列。
在本发明构思的示例性实施例中，沟道阵列可以包括第一沟道列280a和第二沟道列280b，第一沟道列280a包括在第二方向上设置的第一沟道，第二沟道列280b包括在第二方向上设置的第二沟道并在第三方向上与第一沟道列280a间隔开。第一沟道列280a中包括的第一沟道可以设置成相对于第二沟道列280b中包括的第二沟道与第二方向或第三方向成锐角。因此，第一沟道和第二沟道可以以Z字形图案布置。
第一沟道列280a和第二沟道列280b可以在第三方向上交替重复设置。在本发明构思的示例性实施例中，五个第一沟道列280a和四个第二沟道列280b可以在第三方向上交替设置以形成沟道块。在下文中，一个沟道块中在第三方向上设置的四个沟道列可以分别称为第一沟道列280a、第二沟道列280b、第三沟道列280c和第四沟道列280d。该沟道块中在第三方向上的中心位置处的一个沟道列可以被称为第五沟道列280e，而该沟道块中在第三方向上设置的其他四个沟道列可以分别被称为第一沟道列280a、第二沟道列280b、第三沟道列280c和第四沟道列280d。
在第三方向上布置的第一至第四沟道列280a、280b、280c和280d可以形成沟道组。例如，图29示出了包括在第三方向上彼此间隔开的四个沟道块的沟道阵列，并且每个沟道块包括在第三方向上布置的两个沟道组，并且第五沟道列280e设置在两个沟道组之间。然而，每个沟道块中包括的沟道列的数量或每个沟道组中包括的沟道的数量可以不限于上述数量。第五沟道列280e的沟道280可以是虚设沟道。
参考图31和图32，可以穿过衬底500的第一区I以及与之相邻的衬底500的第二区II的一部分上的牺牲层120和绝缘层110中的一个或多个形成第二划分图案310。
可以通过在第二层间绝缘层210上形成第三蚀刻掩模，使用第三蚀刻掩模蚀刻第二层间绝缘层210，蚀刻绝缘层110和牺牲层120中的一个或多个来形成穿过其中的第三开口并填充绝缘材料，从而形成第二划分图案310。
在本发明构思的示例性实施例中，第二划分图案310可以在沟道块中的两个沟道组之间沿第二方向延伸。因此，第二划分图案310可以延伸穿过第五沟道列280e中包括的沟道280的上部。
在本发明构思的示例性实施例中，第二划分图案310可以不仅延伸穿过沟道280的上部，而且还穿过第二层间绝缘层210、上两个层级的牺牲层120中的一个或多个以及上两个层级的绝缘层110中的一个或多个，并且还可以延伸穿过从上往下第三层级的绝缘层110的一部分。第二划分图案310可以不仅在衬底500的第一区I上，而且在衬底500的第二区II上沿第二方向延伸，以便穿透第三阶梯结构的上部台阶层。因此，上两个层级的牺牲层120和第一牺牲图案122可以通过第二划分图案310在第三方向上划分。
参考图33和图34，可以在第二层间绝缘层210、覆盖图案300和第二划分图案310上形成第三层间绝缘层320，可以在第三层间绝缘层320上形成第四蚀刻掩模，并且可以使用第四蚀刻掩模蚀刻第二层间绝缘层210和第三层间绝缘层320、绝缘层110和牺牲层120，以形成穿过其中的第四开口330和第五开口340，从而暴露基底图案100的上表面。
在本发明构思的示例性实施例中，第四开口330和第五开口340中的每一个可以在衬底500的第一区I和第二区II上在沟道块之间沿第二方向延伸。可以在第三方向上形成多个第四开口330和多个第五开口340。例如，一个沟道块可以设置在第四开口330和第五开口340中的相邻开口之间，并且沟道块可以设置在第五沟道列280e的相对侧中的每一侧，从而包括两个沟道组，每个沟道组包括四个沟道列。
由于形成第四开口330和第五开口340，牺牲层120可以被分成多片，每片可以沿第二方向延伸，并且绝缘层110可以变换为绝缘图案115，每个绝缘图案115可以沿第二方向延伸。
在本发明构思的示例性实施例中，第四开口330可以在衬底500的第一区I和第二区II上连续延伸，然而，第五开口340可以在衬底500的第二区II上被阻断。因此，在第五开口340在第三方向上的相对侧中的每一侧沿第二方向延伸的牺牲层120可以在衬底500的第二区II上彼此连接。在本发明构思的示例性实施例中，可以将牺牲层120彼此连接的连接部分可以在第一方向上与第三阶梯结构中包括的第三层级的第一牺牲图案122和第一划分图案130重叠。
在本发明构思的示例性实施例中，第四开口330可以与X区的相对边缘中的每一边缘重叠，因此四个沟道块可以设置在第三方向上相邻的第四开口330之间。另外，第五开口340可以形成在X区中的沟道块之间，因此一个沟道块可以形成在第三方向上相邻的第五开口340之间。因此，X区中沿第二方向延伸的四个牺牲层120可以通过连接部分彼此连接。然而，最下面层级的牺牲层120中的一个或多个可以通过第一划分图案130彼此分开。
在本发明构思的示例性实施例中，在形成第四开口330和第五开口340时，还可以形成第六开口350以延伸穿过第二层间绝缘层210和第三层间绝缘层320、绝缘层110以及第一至第五牺牲图案122、124、126、128和129以暴露基底图案100的上表面。
第六开口350可以在衬底500的第二区II上沿第二方向延伸，以在第三方向上划分第一至第五牺牲图案122、124、126、128和129中的每一个。在平面图中，第六开口350可以从第三阶梯结构中包括的第一牺牲图案122之一延伸到衬底500的第二区II的一端。
参考图35和图36，在去除第四蚀刻掩模之后，可以去除由第四至第六开口330、340和350暴露的牺牲层120以及第一至第五牺牲图案122、124、126、128和129，以在第一方向上相邻的绝缘图案115之间形成间隙。因此，可以暴露第二划分图案310的侧壁的一部分、第一阻挡图案240的外侧壁的一部分和半导体图案230的侧壁的一部分。
可以在第二划分图案310的侧壁的暴露部分、第一阻挡图案240的外侧壁的暴露部分、半导体图案230的侧壁的暴露部分、间隙的内壁、绝缘图案115的表面、基底图案100的上表面和第三层间绝缘层320的上表面上形成第二阻挡层370。可以在第二阻挡层370上形成栅极导电层以填充间隙的其余部分。可以在第二阻挡层370和栅极导电层之间进一步形成栅极阻挡层。
第二阻挡层370可以包括金属氧化物例如氧化铝，栅极导电层可以包括金属例如钨，并且栅极阻挡层可以包括金属氮化物例如氮化钛、氮化钽等。
可以部分地去除栅极导电层以在间隙中形成栅极导电图案，并且在形成栅极阻挡层时，可以部分地去除栅极阻挡层以形成栅极阻挡图案。栅极导电图案和栅极阻挡图案可以形成栅电极。
在本发明构思的示例性实施例中，栅电极可以沿第二方向延伸，并且可以在第一方向上形成多个栅电极。另外，还可以在第三方向上形成多个栅电极。例如，栅电极可以通过第四开口330在第三方向上彼此间隔开。另外，每个栅电极可以通过第五开口340在第三方向上分成片，这些片可以通过连接部分彼此连接，连接部分可以形成在衬底500的第二区II上与第一划分图案130重叠。在衬底500的第二区II上沿第二方向延伸的每个栅电极(除了上两个层级的栅电极)也可以在第三方向上通过第六开口350划分。
栅电极可以包括在第一方向上顺序堆叠的第一至第三栅电极382、384和386。在本发明构思的示例性实施例中，第一栅电极382可以形成在最下面的层级，第三栅电极386可以形成在上面两个层级，而第二栅电极384可以形成在第一栅电极382和第三栅电极386之间的多个层级。
可以通过替换衬底500的第二区II上的第三至第八阶梯结构的第一至第五牺牲图案122、124、126、128和129来形成栅电极，并且因此第三至第八阶梯结构可以包括栅电极。
如上所述，衬底500的第五区V上的第一至第五牺牲图案122、124、126、128和129的端部的厚度可以小于衬底500的第三区III和第四区IV上的第一至第五牺牲图案122、124、126、128和129的端部的厚度。因此，当通过去除由第四至第六开口330、340和350暴露的牺牲层120以及第一至第五牺牲图案122、124、126、128和129形成间隙时，衬底500的第五区V上的第一至第五牺牲图案122、124、126、128和129的去除率可以小于衬底500的第三区III和第四区IV上的第一至第五牺牲图案122、124、126、128和129的去除率，其可以未被完全去除而是可以至少部分地保留。如图36中所示，衬底500的第五区V上的第一至第五牺牲图案122、124、126、128和129的两个边缘部分可以被去除以替换为栅电极，然而，其中心部分可能未被去除并且可以至少部分地保留作为模具。
参考图37和图38，可以将杂质注入到由第四开口330和第五开口340暴露的基底图案100的上部，以形成第二杂质区105。
可以在由第四至第六开口330、340和350暴露的基底图案100的上表面、第四至第六开口330、340和350的侧壁以及第三层间绝缘层320的上表面上形成第二间隔物层，并且可以各向异性蚀刻第二间隔物层以在第四至第六开口330、340和350的每个侧壁上形成第二间隔物390。
可以在第二杂质区105上分别在第四开口330和第五开口340中形成第一公共源极线(CSL)400和第二公共源极线(CSL)410，并且可以在基底图案100上在第六开口350中形成第三划分图案420。
在本发明构思的示例性实施例中，可以在基底图案100的暴露的上表面、第二间隔物390和第三层间绝缘层320上形成导电层，以填充第四至第六开口330、340和350，并且可以平坦化该导电层直到可以暴露第三层间绝缘层320的上表面，以形成第一CSL 400和第二CSL410以及第三划分图案420。在平坦化工艺期间，也可以去除第二阻挡层370在第三层间绝缘层320上的部分。可以分别在第四开口330和第五开口340中形成第一CSL 400和第二CSL 410，以接触第二杂质区105的上表面。
参考图39至图42，在第三层间绝缘层320、第一CSL 400和第二CSL 410、第三划分图案420、第二间隔物390和第二阻挡层370上形成第四层间绝缘层430之后，可以在衬底500的第三区III和第四区IV上穿过第一至第四层间绝缘层200、210、320和430、绝缘图案115和第二阻挡层370形成接触插塞440，以接触第一至第三栅电极382、384和386的上表面。可以穿过第一至第四层间绝缘层200、210、320和430、绝缘图案115、牺牲层120、基底图案100和第二下层间绝缘层630形成贯通过孔450以接触衬底500的第五区V上的第三布线620的上表面。
每一个接触插塞440可以接触第三至第八阶梯结构中包括的至少一个台阶的上表面。例如，接触插塞440可以接触第七阶梯结构的台阶的上表面，从而在第三方向上布置。另外，接触插塞440可以接触可以在第二方向上布置的第七阶梯结构的台阶的上表面，从而在第二方向上布置。
可以在第七阶梯结构和第八阶梯结构之间在第三方向上形成贯通过孔450。例如，可以在第七和第八阶梯结构之间形成六个贯通过孔450。
接触插塞440和贯通过孔450可以包括金属和/或金属氮化物。可以进一步形成上布线和更多过孔以完成竖直存储器件的制造。
通过上述工艺制造的竖直存储器件可以包括在包括第一区I和第二区II的衬底500上在第一方向和第三方向中的每一个方向上彼此间隔开的栅电极382、384和386，以及在衬底500的第一区I上沿第一方向延伸穿过栅电极382、384和386中的一个或多个的沟道280。衬底500的第二区II上的栅电极382、384和386中的一个或多个在第二方向上的端部可以形成第七阶梯结构和第八阶梯结构。第七阶梯结构可以包括在第一方向上从最下面的台阶朝向最上面的台阶顺序堆叠并且也在第三方向上布置的第一至第六台阶，并且第八阶梯结构可以包括与之对应的第七至第十二台阶。第七阶梯结构和第八阶梯结构可以分别形成在衬底500的第三区III和第四区IV上。在本发明构思的示例性实施例中，第一至第六台阶可以分别具有第一至第六长度L1、L2、L3、L4、L5和L6，并且第五长度L5可以大于第四长度L4和第六长度L6，第四长度L4和第六长度L6可以大于第一至第三长度L1、L2和L3。在本发明构思的示例性实施例中，第四长度L4和第六长度L6可以彼此基本相同，并且第一至第三长度L1、L2和L3可以彼此基本相同。然而，栅电极382、384和386的一部分可以留在衬底500的第五区V上，因此如果包括它们的这些部分，则第六台阶可以具有大于第五长度L5的第七长度L7。
在本发明构思的示例性实施例中，可以在第二方向上在不同的高度形成多个第七阶梯结构，并且可以在第二方向上在不同的高度形成多个第八阶梯结构。在本发明构思的示例性实施例中，包括在第一方向上交替重复堆叠的绝缘图案115和第五牺牲图案129的模具可以留在第七阶梯结构和第八阶梯结构之间并且接触第七阶梯结构和第八阶梯结构的侧壁。第五牺牲图案129的下表面可以与第七阶梯结构和第八阶梯结构中的每一个的对应台阶的下表面基本共面，并且第五牺牲图案129的上表面可以低于对应台阶的上表面。在本发明构思的示例性实施例中，第七阶梯结构和第八阶梯结构可以相对于模具对称。
在本发明构思的示例性实施例中，可以在第七阶梯结构的第一至第六台阶中的每一个上形成接触插塞440。第一至第六台阶上的接触插塞440之间在第三方向上的距离可以是第一距离D1、第二距离D2、第三距离D3、第四距离D4和第五距离D5，并且第四距离D4和第五距离D5可以大于第一至第三距离D1、D2和D3。在本发明构思的示例性实施例中，第四距离D4和第五距离D5可以彼此基本相同，并且第一至第三距离D1至D3可以彼此基本相同。
在本发明构思的示例性实施例中，竖直存储器件可以包括衬底500上的电路图案以及电路图案上方的基底图案100。可以在基底图案100上形成栅电极382、384和386、沟道280和模具。贯通过孔450可以延伸穿过模具和基底图案100以电连接到电路图案。因此，可以形成多个贯通过孔450。
在本发明构思的示例性实施例中，第一CSL 400和第二CSL 410中的每一个可以沿第二方向延伸，以在第三方向上划分栅电极382、384和386中的每一个。第一CSL 400可以在衬底500的第一区I和第二区II上沿第二方向连续延伸。第二CSL 410可以在衬底500的第一区I和第二区II上沿第二方向延伸，然而可以在衬底500的第二区II上断开。
在本发明构思的示例性实施例中，第一CSL 400可以接触第一台阶的侧壁或者穿透第六台阶。第二CSL 410可以形成在第一CSL 400之间以接触第三台阶的侧壁，穿透第四台阶，或者穿透第五台阶。
在本发明构思的示例性实施例中，竖直存储器件还可以包括第三划分图案420，每个第三划分图案420在第一CSL 400和第二CSL 410中的相邻CSL之间沿第二方向延伸，以在第三方向上划分栅电极382、384和386中的每一个。第三划分图案420可以接触第二台阶的侧壁，接触第四台阶的侧壁，穿透第五台阶，或者穿透第六台阶。
在本发明构思的示例性实施例中，在第七阶梯结构的第一至第六台阶层中，第一台阶层和第二台阶层中的每一个可以由第三方向上的四个第二栅电极384的端部形成。第三台阶层和第四台阶层中的每一个可以由第三方向上的三个第二栅电极384的端部形成。第五台阶层可以由第三方向上的两个第二栅电极384的端部形成。第六台阶层可以由一个第二栅电极384形成。
在本发明构思的示例性实施例中，第一至第六台阶层可以包括第一至第六台阶，并且第一至第六台阶中的至少一个在第三方向上的长度可以不同于第一至第六台阶中其他台阶的长度。
竖直存储器件可以包括第七阶梯结构和第八阶梯结构，第七阶梯结构和第八阶梯结构中的每一个可以在第三方向上包括多个台阶，例如六个台阶，因此，即使在第一方向上堆叠许多栅电极，竖直存储器件在第二方向上的长度可能不会增加很多。另外，可以适当地调节台阶层的台阶在第三方向上的长度，使得可以在每个台阶上仅形成一个接触插塞440。
图43和图44是示出根据本发明构思的示例性实施例的竖直存储器件的截面图。图43是沿图1的C-C′线截取的截面图，而图44是沿图39的E-E′线截取的截面图。该竖直存储器件可以与图39至图42的竖直存储器件基本相同，除了衬底的第五区之外。因此，相同的附图标记可以指代相同的元件，并且如果省略了细节，则可以认为这些细节至少类似于已经描述的相应元件的细节。
参考图43和图44，第七阶梯结构和第八阶梯结构之间的模具可以不包括对应于第六台阶和第十二台阶的第五牺牲图案129，这可以通过在参考图27所示的工艺中完全去除每个阶梯结构中最上层级的台阶来实现。
图45是沿图39的E-E′线截取的截面图，示出了根据本发明构思的示例性实施例的竖直存储器件。图45是示出参考图39至图42所示的竖直存储器件中的接触插塞440和贯通过孔450之间的连接的示意图。
参考图45，一个或多个贯通过孔450可以电连接到第七阶梯结构的台阶上的一个或多个接触插塞440，并且一个或多个贯通过孔450可以电连接到第八阶梯结构的台阶上的一个或多个接触插塞440。在该图中，三个贯通过孔450分别电连接到第七阶梯结构的台阶上的三个接触插塞440，并且三个贯通过孔450分别电连接到第八阶梯结构的台阶上的三个接触插塞440，然而本发明构思不限于此。
贯通过孔450和接触插塞440可以通过相同层级的上布线480彼此电连接。
尽管已经具体示出并描述了本发明构思的示例性实施例，但是本领普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节的变化。

Claims (25)

1.一种竖直存储器件，包括：
衬底，包括单元阵列区和至少部分围绕所述单元阵列区的阶梯区；
多个栅电极，在所述衬底的所述单元阵列区和所述阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开，其中所述多个栅电极中的每一个沿第二方向延伸，其中所述第一方向基本垂直于所述衬底的上表面，其中所述第三方向基本平行于所述衬底的所述上表面，并且其中所述第二方向基本平行于所述衬底的所述上表面并与所述第三方向相交；以及
沟道，在所述衬底的所述单元阵列区内沿所述第一方向延伸，其中所述沟道延伸穿过所述多个栅电极中的至少一个，
其中所述多个栅电极在所述第二方向上的端部在所述衬底的所述阶梯区上形成第一阶梯结构，
其中所述第一阶梯结构包括在所述第三方向上顺序设置的多个第一台阶、第二台阶和第三台阶，并且
其中所述多个第一台阶中的每一个在所述第三方向上具有第一长度，其中所述第二台阶在所述第三方向上具有大于所述第一长度的第二长度，并且其中所述第三台阶在所述第三方向上具有大于所述第二长度的第三长度。
2.根据权利要求1所述的竖直存储器件，其中所述多个第一台阶、所述第二台阶和所述第三台阶中的每一个在所述第一方向上从最下面的层级到最上面的层级顺序布置。
3.根据权利要求1所述的竖直存储器件，其中所述第一阶梯结构包括在所述第三方向上顺序布置的所述多个第一台阶、所述第二台阶、所述第三台阶和第四台阶，并且
其中所述第四台阶在所述第三方向上的第四长度大于所述第三长度。
4.根据权利要求1所述的竖直存储器装置，其中所述第一阶梯结构包括三个第一台阶。
5.根据权利要求4所述的竖直存储器件，其中在所述第二方向上分别在不同的层级设置包括所述第一阶梯结构在内的多个第一阶梯结构。
6.根据权利要求1所述的竖直存储器件，还包括分别设置在所述第一台阶、所述第二台阶和所述第三台阶的上表面上的第一接触插塞、第二接触插塞和第三接触插塞。
7.根据权利要求6所述的竖直存储器件，其中所述第二接触插塞和所述第三接触插塞之间在所述第三方向上的距离大于所述第一接触插塞之间在所述第三方向上的距离。
8.根据权利要求7所述的竖直存储器件，其中所述第二接触插塞与所述第一接触插塞中与之相邻的第一接触插塞之间的距离与所述第一接触插塞之间的距离基本相同。
9.根据权利要求1所述的竖直存储器件，还包括在所述第三方向上与所述第一阶梯结构相邻设置的模具，所述模具接触所述第一阶梯结构的侧壁。
10.根据权利要求9所述的竖直存储器件，其中所述模具包括在所述第一方向上交替重复堆叠的第一绝缘图案和第二绝缘图案。
11.根据权利要求10所述的竖直存储器件，其中所述第一绝缘图案中的每一个包括氮化物，并且其下表面与所述第一台阶至第三台阶中的对应台阶的下表面基本共面。
12.根据权利要求11所述的竖直存储器件，其中所述第一绝缘图案中的每一个的上表面低于所述第一台阶至第三台阶中的所述对应台阶的上表面。
13.根据权利要求9所述的竖直存储器件，还包括第二阶梯结构，其中所述第一阶梯结构和所述第二阶梯结构在所述第三方向上相对于所述模具对称。
14.根据权利要求9所述的竖直存储器件，还包括设置在所述衬底上的基底图案，
其中所述多个栅电极、所述沟道和所述模具形成在所述基底图案上。
15.根据权利要求14所述的竖直存储器件，还包括：
电路图案，设置在所述衬底和所述基底图案之间；以及
贯通过孔，延伸穿过所述模具和所述基底图案以电连接到所述电路图案。
16.根据权利要求15所述的竖直存储器件，其中所述贯通过孔包括多个贯通过孔，并且
其中所述竖直存储器件还包括分别接触所述第一台阶、所述第二台阶和所述第三台阶的上表面的第一接触插塞、第二接触插塞和第三接触插塞。
17.根据权利要求16所述的竖直存储器件，还包括：
第二阶梯结构，其中所述第一阶梯结构和所述第二阶梯结构在所述第三方向上相对于所述模具对称，其中所述第二阶梯结构包括在所述第三方向上顺序设置的多个第一台阶、第二台阶和第三台阶；以及
第四接触插塞、第五接触插塞和第六接触插塞，分别接触所述第二阶梯结构的第一台阶、第二台阶和第三台阶的上表面，
其中所述多个贯通过孔中的一个或多个贯通过孔电连接到所述第一至第三接触插塞中的至少一个，并且所述多个贯通过孔中的其他贯通过孔电连接到所述第四至第六接触插塞中的至少一个。
18.根据权利要求1所述的竖直存储器件，还包括所述衬底上沿所述第二方向延伸的公共源极线，所述公共源极线在所述第三方向上划分所述多个栅电极中的每一个。
19.根据权利要求18所述的竖直存储器件，其中所述第一阶梯结构包括在所述第三方向上顺序布置的所述多个第一台阶、所述第二台阶、所述第三台阶和第四台阶中的每一个，并且
其中所述公共源极线包括第一公共源极线和第二公共源极线，所述第一公共源极线接触所述多个第一台阶中最下面的第一台阶的侧壁，所述第二公共源极线穿透所述第四台阶。
20.根据权利要求19所述的竖直存储器件，其中所述第一阶梯结构包括三个第一台阶，并且
其中所述公共源极线包括第三公共源极线、第四公共源极线和第五公共源极线，所述第三公共源极线接触所述多个第一台阶的最上面的第一台阶的侧壁，所述第四公共源极线穿透所述第二台阶，所述第五公共源极线穿透所述第三台阶。
21.一种竖直存储器件，包括：
衬底，包括单元阵列区和至少部分围绕所述单元阵列区的阶梯区；
多个栅电极，在所述衬底的所述单元阵列区和所述阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开，其中所述多个栅电极中的每一个沿第二方向延伸，其中所述第一方向基本垂直于所述衬底的上表面，其中所述第三方向基本平行于所述衬底的所述上表面，并且其中所述第二方向基本平行于所述衬底的所述上表面并与所述第三方向相交；以及
沟道，在所述衬底的所述单元阵列区内沿所述第一方向延伸，其中所述沟道延伸穿过所述多个栅电极中的至少一个，
其中所述多个栅电极在所述第二方向上的端部在所述衬底的所述阶梯区上形成第一阶梯结构和第二阶梯结构，其中所述第一阶梯结构和第二阶梯结构中的每一个具有台阶，并且其中所述第一阶梯结构和第二阶梯结构在所述第三方向上彼此对称，并且
其中模具设置在所述第一阶梯结构和第二阶梯结构之间，其中所述模具接触所述第一阶梯结构和第二阶梯结构的侧壁并包括绝缘材料。
22.根据权利要求21所述的竖直存储器件，其中所述模具在所述衬底的所述阶梯区上沿所述第二方向延伸，并且接触所述多个栅电极在所述第二方向上的侧壁。
23.根据权利要求21所述的竖直存储器件，其中所述模具包括在所述第一方向上交替重复堆叠的第一绝缘图案和第二绝缘图案，并且
其中所述第一绝缘图案中的每一个的下表面在所述第二方向上与所述多个栅电极中的对应栅电极的下表面基本共面，并且在第三方向上与所述台阶中的对应台阶的下表面基本共面。
24.一种竖直存储器件，包括：
衬底，包括单元阵列区和至少部分围绕所述单元阵列区的阶梯区；
多个栅电极，在所述衬底的所述单元阵列区和所述阶梯区内在第一方向和第三方向中的每一个方向上彼此间隔开，其中所述多个栅电极中的每一个沿第二方向延伸，其中所述第一方向基本垂直于所述衬底的上表面，其中所述第三方向基本平行于所述衬底的所述上表面，并且其中所述第二方向基本平行于所述衬底的所述上表面并与所述第三方向相交；以及
沟道，在所述衬底的所述单元阵列区内沿所述第一方向延伸，其中所述沟道延伸穿过所述多个栅电极中的至少一个，
其中所述多个栅电极在所述第二方向上的端部在所述衬底的所述阶梯区上形成阶梯结构，
其中所述阶梯结构包括在所述第一方向上顺序堆叠的第一至第六台阶层，其中所述第一至第六台阶层在所述第三方向上的长度从最下面的一个朝向最上面的一个逐渐减小，并且
其中所述第一台阶层和所述第二台阶层中的每一个包括所述多个栅电极中在所述第三方向上设置的四个栅电极的端部，其中所述第三台阶层和所述第四台阶层中的每一个包括所述多个栅电极中在所述第三方向上设置的三个栅电极的端部，其中所述第五台阶层包括所述多个栅电极中在所述第三方向上设置的两个栅电极的端部，并且其中所述第六台阶层包括所述多个栅电极中的一个栅电极的端部。
25.根据权利要求24所述的竖直存储器件，其中所述第一至第六台阶层分别包括未被上部台阶层覆盖的第一至第六台阶，并且
其中所述第一至第六台阶层中的至少一个在所述第三方向上的长度与所述第一至第六台阶层中的其他台阶层的长度不同。
CN201910890603.6A 2018-10-12 2019-09-19 竖直存储器件 Pending CN111048519A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0121516 2018-10-12
KR1020180121516A KR20200041460A (ko) 2018-10-12 2018-10-12 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN111048519A true CN111048519A (zh) 2020-04-21

Family

ID=70160196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910890603.6A Pending CN111048519A (zh) 2018-10-12 2019-09-19 竖直存储器件

Country Status (4)

Country Link
US (1) US10930671B2 (zh)
KR (1) KR20200041460A (zh)
CN (1) CN111048519A (zh)
SG (1) SG10201907756YA (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910596B2 (en) 2021-04-06 2024-02-20 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101787041B1 (ko) * 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR101843580B1 (ko) 2011-08-16 2018-03-30 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102282138B1 (ko) 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
KR20160138765A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 슬리밍 구조물을 포함하는 반도체 메모리 장치
US9818693B2 (en) 2015-12-22 2017-11-14 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102463023B1 (ko) * 2016-02-25 2022-11-03 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US10153296B2 (en) * 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same

Also Published As

Publication number Publication date
US20200119043A1 (en) 2020-04-16
SG10201907756YA (en) 2020-05-28
US10930671B2 (en) 2021-02-23
KR20200041460A (ko) 2020-04-22

Similar Documents

Publication Publication Date Title
EP3557622B1 (en) Vertical memory devices
KR102433893B1 (ko) 수직형 메모리 장치
US11778826B2 (en) Vertical memory devices
CN117042456A (zh) 垂直存储器件
KR102624519B1 (ko) 수직형 메모리
US11610908B2 (en) Vertical memory devices
US20230282600A1 (en) Vertical memory devices
US10950704B2 (en) Vertical memory devices
CN113764425A (zh) 垂直存储器装置
US20240064981A1 (en) Vertical memory devices and methods of manufacturing the same
CN111725220B (zh) 垂直存储器件
CN110610944B (zh) 垂直存储器装置及其制造方法
US10930671B2 (en) Vertical memory devices
KR20200017634A (ko) 수직형 메모리 장치
US20190378850A1 (en) Vertical memory devices
CN113823634A (zh) 垂直存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination