KR20200017634A - 수직형 메모리 장치 - Google Patents

수직형 메모리 장치 Download PDF

Info

Publication number
KR20200017634A
KR20200017634A KR1020180092748A KR20180092748A KR20200017634A KR 20200017634 A KR20200017634 A KR 20200017634A KR 1020180092748 A KR1020180092748 A KR 1020180092748A KR 20180092748 A KR20180092748 A KR 20180092748A KR 20200017634 A KR20200017634 A KR 20200017634A
Authority
KR
South Korea
Prior art keywords
substrate
pads
cell array
region
layers
Prior art date
Application number
KR1020180092748A
Other languages
English (en)
Other versions
KR102624633B1 (ko
Inventor
이해민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180092748A priority Critical patent/KR102624633B1/ko
Priority to US16/266,127 priority patent/US10756108B2/en
Priority to CN201910448953.7A priority patent/CN110828371A/zh
Publication of KR20200017634A publication Critical patent/KR20200017634A/ko
Application granted granted Critical
Publication of KR102624633B1 publication Critical patent/KR102624633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H01L27/11556—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L27/11524—
    • H01L27/1157—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

수직형 메모리 장치는 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판, 상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들, 상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널, 및 상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함하며, 상기 제1 방향을 따라 계단 형상으로 배열된 패드들 중에서 제1 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 가장자리를 갖고, 상기 패드들 중에서 상기 제1 패드보다 상층에 배치된 제2 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 오목한 가장자리를 갖는다.

Description

수직형 메모리 장치{VERTICAL MEMORY DEVICES}
본 발명은 수직형 메모리 장치에 관한 것이다. 보다 상세하게, 본 발명은 계단 형상으로 적층된 게이트 전극들을 포함하는 수직형 메모리 장치에 관한 것이다.
VNAND 플래시 메모리 장치의 제조 방법에서, 희생막 및 절연막을 교대로 반복적으로 적층한 후, 상부 배선에 연결되는 콘택 플러그들이 형성되는 계단 영역에서 상기 희생막들 및 절연막들을 식각하여 계단 형상의 몰드를 형성할 수 있다. 상기 식각 공정은 포토레지스트 패턴을 사용하여 수행될 수 있으며, 트림 공정을 통해 상기 포토레지스트 패턴의 면적을 점차 축소시켜 가면서 상기 식각 공정을 수행함으로써 상기 몰드가 계단 형상을 갖도록 할 수 있다.
이에, 상기 몰드가 원하는 형상 및 크기를 갖는 계단들을 포함하도록 형성하는 방법이 필요하다.
본 발명의 과제는 우수한 전기적 특성을 갖는 수직형 메모리 장치를 제공하는 것이다.
본 발명의 과제를 달성하기 위한 예시적인 실시예들에 따른 수직형 메모리 장치는 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판, 상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들, 상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널, 및 상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함할 수 있으며, 상기 제1 방향을 따라 계단 형상으로 배열된 패드들 중에서 제1 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 가장자리를 갖고, 상기 패드들 중에서 상기 제1 패드보다 상층에 배치된 제2 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 오목한 가장자리를 가질 수 있다.
본 발명의 과제를 달성하기 위한 다른 예시적인 실시예들에 따른 수직형 메모리 장치는 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판, 상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들, 상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널, 및 상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함할 수 있으며, 상기 패드들 중에서 상기 기판 상면에 평행하고 상기 제2 방향과 직교하는 제3 방향을 따라 배열된 제1 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록할 수 있다.
본 발명의 과제를 달성하기 위한 또 다른 예시적인 실시예들에 따른 수직형 메모리 장치는 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판, 상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들, 상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널, 및 상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함할 수 있으며, 상기 패드들 중에서 상기 기판 상면에 평행하고 상기 제2 방향과 직교하는 제3 방향을 따라 배열된 제1 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제1 곡선 형상을 갖고, 상기 패드들 중에서 상기 제1 패드들보다 상층에 형성되고 상기 제3 방향을 따라 배열된 제2 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제2 곡선 형상을 가지며, 상기 제2 곡선 형상의 기울기는 상기 제1 곡선 형상의 기울기보다 작을 수 있다.
예시적인 실시예들에 따른 수직형 메모리 장치에서, 각 콘택 플러그들은 계단 형상으로 적층된 복수의 게이트 전극들 중에서 대응하는 층에 형성된 것에만 접촉할 수 있으며, 이에 따라 서로 다른 층들에 형성된 게이트 전극들 사이의 전기적 쇼트가 방지될 수 있다.
도 1 내지 도 36은 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법을 설명하기 위한 평면도들, 단면도들 및 사시도들이다.
도 37은 비교예에 따른 수직형 메모리 장치를 설명하기 위한 평면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 수직형 메모리 장치 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1 내지 도 36은 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법을 설명하기 위한 평면도들, 단면도들 및 사시도들이다. 구체적으로, 도 1, 9, 11, 13, 15, 17, 19, 21, 23, 25 및 35-36은 평면도들이고, 도 2 및 26-34는 단면도들이며, 도 3-8, 10, 12, 14, 16, 18, 20, 22 및 24는 사시도들이다.
이때, 도 1을 제외한 평면도들 및 사시도들은 모두 도 1의 X 영역에 대한 도면들이고, 도 2, 26-29, 31 및 34는 도 1의 A-A'선을 따라 절단한 단면도들이며, 도 30 및 32-33은 도 1의 B-B'선을 따라 절단한 단면도들이다.
이하에서는, 기판 상면에 실질적으로 수직한 방향을 제1 방향으로 정의하고, 상기 기판 상면에 실질적으로 평행한 수평 방향들 중에서 서로 교차하는 두 방향들을 각각 제2 및 제3 방향들로 정의한다. 예시적인 실시예들에 있어서, 상기 제2 및 제3 방향들은 서로 직교할 수 있다.
도 1을 참조하면, 기판(100)은 제1 영역(I) 및 이를 둘러싸는 제2 영역(II)을 포함할 수 있다.
기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄과 같은 반도체 물질, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예들에 따르면, 기판(100)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수 있다.
예시적인 실시예들에 있어서, 기판(100)의 제1 영역(I)은 메모리 셀들이 형성되는 셀 어레이 영역일 수 있고, 기판(100)의 제2 영역(II)은 상기 메모리 셀들에 연결되는 콘택 플러그들이 형성되는 계단 영역일 수 있다. 도시하지는 않았으나, 기판(100)은 상기 메모리 셀들을 구동시키기 위한 주변 회로들이 형성되며 제2 영역(II)을 둘러싸는 주변 회로 영역을 더 포함할 수 있다.
한편, X 영역은 기판(100)의 제2 영역(II)의 일부이다.
도 2 및 도 3을 참조하면, 기판(100) 상에 절연막(110) 및 희생막(120)을 교대로 반복적으로 적층할 수 있다. 이에 따라, 복수의 절연막들(110) 및 복수의 희생막들(120)이 상기 제1 방향을 따라 교대로 적층될 수 있다.
도면의 복잡성을 피하기 위해서, 도 3을 포함한 모든 사시도들에는 절연막들(110)은 도시하지 있지 않고 희생막들(120)만 도시한다. 한편, 이하에서 설명되는 희생막들(120)에 대한 식각 공정은 각 희생막들(120) 및 그 바로 위에 형성되어 이와 한 쌍을 이루는 절연막(110)에 대해 함께 수행되며, 설명의 편의를 위해서, 상기 사시도들을 참조하여 상기 식각 공정을 설명할 때 절연막(110)에 대해서는 별도로 설명하지 않기로 한다.
절연막(110)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 희생막(120)은 절연막(110)에 대해 식각 선택비를 갖는 물질, 예를 들어 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 4를 참조하면, 기판(100)의 제1 영역(I) 및 이에 인접하는 제2 영역(II)의 가장자리 부분을 커버하는 제1 포토레지스트 패턴(도시하지 않음)을 최상층 희생막(120) 상에 형성하고, 이를 식각 마스크로 사용하는 식각 공정을 통해 최상층 희생막(120)을 식각함으로써, 상면에서 보았을 때 기판(100)의 제1 영역(I) 상에 형성된 최상층 희생막(120)을 둘러싸는 사각 링 형상의 제1 희생 패턴(122)을 형성할 수 있다.
다만, 도 4는 기판(100)의 제2 영역(II)의 일부 즉, X 영역만을 도시하므로, 제1 희생 패턴(122) 중에서 상기 사각 링 형상의 일부 즉, 상기 제3 방향으로 연장되는 바 형상만이 도시되어 있다. 이하에서는, 희생막들(120)을 식각하여 형성되는 각종 희생 패턴들의 기판(100)의 제2 영역(II) 상에서의 전체 형상 대신에, 상기 X 영역 내에서의 형상만을 기술하기로 한다. 또한, 상기 사시도들을 참조하여 설명되는 몰드 형성 공정 시, 기판(100)의 제1 영역(I) 상에서의 희생막(120) 부분은 포토레지스트 패턴에 의해 항상 커버되어 식각되지 않으므로, 기판(100)의 제1 영역(I)에 대해서도 기술하지 않기로 한다.
제1 희생 패턴(122)을 형성한 후, 상기 제1 포토레지스트 패턴은 예를 들어, 애싱(ashing) 및/또는 스트립(stripping) 공정을 통해 제거될 수 있다.
도 5를 참조하면, 제1 희생 패턴(122)을 커버하며 이보다 상기 제2 방향으로 더 큰 길이를 갖는 제2 포토레지스트 패턴(132), 및 상기 X 영역 상의 희생막(120)의 일부를 커버하며 제2 포토레지스트 패턴(132)과 이격되어 상면에서 보았을 때 직사각 형상을 갖는 제3 포토레지스트 패턴(134)을 상부로부터 두 번째 층(이하에서는, 상부로부터 n번 째 층을 단순히 제n 층과 같이 표시하기로 한다)에 형성된 희생막(120) 상에 형성하고, 이들을 식각 마스크로 사용하여 제2 층 희생막(120)을 식각할 수 있다.
이에 따라, 최상층 즉, 제1 층의 제1 희생 패턴(122)의 하부 즉, 제2 층에 이보다 상기 제2 방향으로 더 큰 길이를 갖는 제1 희생 패턴(122)이 더 형성될 수 있으며, 이와 이격되며 상부에서 보았을 때 직사각 형상을 갖는 제2 희생 패턴(124)이 역시 제2 층에 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 희생 패턴(124)은 상기 제3 방향을 따라 서로 이격되도록 복수 개로 형성될 수 있으며, 도 5에는 이들 중에서 하나의 제2 희생 패턴(124)이 도시되어 있다.
도 6을 참조하면, 제2 및 제3 포토레지스트 패턴들(132, 134)의 면적을 각각 축소시키는 제1 트림(trimming) 공정을 수행한 후, 이들을 식각 마스크로 사용하여 제1 및 제2 희생 패턴들(122, 124) 및 제3 층 희생막(120)을 식각할 수 있다.
이에 따라, 제2 층에 형성된 제1 희생 패턴(122)의 상기 제2 방향으로의 길이가 줄어들 수 있으며, 제3 층에는 제1 희생 패턴(122)이 더 형성될 수 있다. 또한, 제2 층에 형성된 제2 희생 패턴(124)의 면적이 줄어들 수 있으며, 제3 층에는 제2 희생 패턴(124)이 더 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 트림 공정은 제2 및 제3 포토레지스트 패턴들(132, 134)의 일부에 대해 노광 공정을 수행하고, 노광되지 않는 나머지 부분들을 현상 공정을 통해 제거함으로써 수행될 수 있다. 이와는 반대로, 상기 노광 공정 수행 후, 노광된 부분들을 현상 공정을 통해 제거할 수도 있다.
도 7을 참조하면, 제2 트림 공정 및 식각 공정을 수행할 수 있다.
즉, 제2 및 제3 포토레지스트 패턴들(132, 134)의 면적을 축소한 후, 이들을 식각 마스크로 사용하여 제1 및 제2 희생 패턴들(122, 124) 및 제4 층 희생막(120)을 식각할 수 있다.
이에 따라, 제2 및 제3 층들에 각각 형성된 제1 희생 패턴들(122)의 상기 제2 방향으로의 길이가 줄어들 수 있으며, 제4 층에 제1 희생 패턴(122)이 더 형성될 수 있다. 또한, 제2 및 제3 층들에 각각 형성된 제2 희생 패턴들(124)의 면적이 줄어들 수 있으며, 제4 층에 제2 희생 패턴(124)이 더 형성될 수 있다.
이후, 제2 및 제3 포토레지스트 패턴들(132, 134)은 제거될 수 있다.
이에 따라, 제5 층의 희생막(120) 상의 4개의 층들에 제1 희생 패턴들(122)이 계단 형상으로 적층될 수 있으며, 또한 이들과 이격되어 3개의 층들에 제2 희생 패턴들(124)이 계단 형상으로 적층될 수 있다. 다만, 본 발명의 개념은 반드시 이에 한정되지는 않으며, 각 제1 및 제2 희생 패턴들(122, 124)은 이보다 더 많거나 적은 개수의 층들에 형성될 수도 있다.
즉, 지금까지는 제2 및 제3 포토레지스트 패턴들(132, 134)을 식각 마스크로 사용하여 세 번의 식각 공정을 수행(이에 따라, 2번의 트림 공정을 수행)하여 상기 제1 및 제2 희생 패턴들(122, 124)이 각각 4개 층들 및 3개 층들에 형성되는 것을 설명하였으나, 본 발명의 개념은 반드시 이에 한정되지 않으며, 임의의 복수 회의 식각 공정(및 트림 공정)을 수행할 수 있다.
도 8 및 9를 참조하면, 제1 희생 패턴들(122), 및 이에 인접하는 각 제2 희생 패턴들(124)의 일부를 커버하는 제4 포토레지스트 패턴(140)을 제5 층 희생막(120) 상에 형성할 수 있다.
예시적인 실시예들에 있어서, 상면에서 보았을 때, 제4 포토레지스트 패턴(140)은 전체적으로 상기 제3 방향으로 연장되는 바 형상을 가질 수 있으나, 제2 희생 패턴들(124) 상에 형성된 부분의 상기 제2 방향으로의 가장자리는 상기 제3 방향으로 연장되는 직선이 아니라, 상기 제2 방향을 따라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 볼록한 곡선 형상을 가질 수 있다. 상면에서 보았을 때, 제4 포토레지스트 패턴(140)의 상기 볼록한 부분의 가장자리는 제2 희생 패턴들(124) 상에 형성되지 않은 부분들의 가장자리들을 서로 연결하는 가상의 직선으로부터 상기 제2 방향을 따라 최대 제1 거리(D1)만큼 이격될 수 있다.
도 10 및 11을 참조하면, 제4 포토레지스트 패턴(140)을 식각 마스크로 사용하여 제2 희생 패턴들(124) 및 제5 내지 제8 층의 희생막들(120)을 식각할 수 있다.
이에 따라, 제1 희생 패턴들(122)보다 상기 제2 방향으로 더 큰 길이를 갖는 제3 희생 패턴들(126)이 제5 내지 제8 층들에 각각 형성될 수 있으며, 제4 포토레지스트 패턴(140)에 의해 커버되지 않는 제2 희생 패턴들(124) 부분은 제2 내지 제4 층들에서 각각 제6 내지 제8 층들로 위치 이동할 수 있다. 한편, 제4 포토레지스트 패턴(140)에 의해 커버되어 제거되지 않은 제2 희생 패턴들(124)은 제4 희생 패턴들(128)로 변환되어 제5 층 제3 희생 패턴(126) 상에 잔류할 수 있다.
전술한 바와 같이, 제2 희생 패턴들(124) 상에 형성된 제4 포토레지스트 패턴(140) 부분의 가장자리가 상기 제2 방향으로 볼록한 곡선 형상을 가지므로, 이에 의해 식각되어 제5 층의 제3 희생 패턴(126) 상에 잔류하는 제4 희생 패턴들(128)의 가장자리 역시 상기 제2 방향으로 볼록한 곡선 형상을 가질 수 있다.
한편, 제4 포토레지스트 패턴(140)을 사용하는 상기 식각 공정에 의해 4개 층들에 각각 형성된 희생막들(120)이 식각되었으나, 본 발명의 개념은 반드시 이에 한정되지는 않으며, 이보다 많거나 적은 개수의 층들에 형성된 희생막들(120)이 식각될 수도 있다. 다만, 예시적인 실시예들에 있어서, 제2 희생 패턴들(124)이 형성된 층들 개수보다 1개 많은 층들에 형성된 희생막들(120)이 상기 식각 공정에 의해 식각될 수 있다. 즉, 제2 희생 패턴들(124)이 제2 내지 제4 층들에 각각 형성되어 총 3개의 층들에 형성되어 있으므로, 상기 식각 공정에 의해서 이들 아래의 4개의 층들 즉, 제5 내지 제8 층들에 각각 형성된 희생막들(120)이 식각될 수 있다.
도 12 및 13을 참조하면, 제4 포토레지스트 패턴(140)의 면적을 축소시키는 제3 트림 공정을 수행할 수 있으며, 이에 따라 제4 희생 패턴들(128)의 일부가 노출될 수 있다.
예시적인 실시예들에 있어서, 상면에서 보았을 때, 제4 포토레지스트 패턴(140)은 상기 제3 트림 공정을 수행한 이전과 유사하게, 상기 제3 방향으로 연장되는 바 형상을 가질 수 있으나, 제4 희생 패턴들(128) 상에 형성된 부분의 상기 제2 방향으로의 가장자리는 상기 제3 방향으로 연장되는 직선이 아니라, 상기 제2 방향을 따라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 볼록한 곡선 형상을 가질 수 있다. 즉 상면에서 보았을 때, 제4 포토레지스트 패턴(140)의 상기 볼록한 부분의 가장자리는 제4 희생 패턴들(128) 상에 형성되지 않은 부분들의 가장자리들을 연결하는 가상의 직선으로부터 상기 제2 방향으로 최대 제2 거리(D1)만큼 이격될 수 있다. 다만 예시적인 실시예들에 있어서, 제2 거리(D2)는 제1 거리(D1)보다 작을 수 있다.
즉, 노광 및 현상 공정을 통해 제4 포토레지스트 패턴(140)의 면적을 축소시키는 제3 트림 공정 시, 제4 포토레지스트 패턴(140)이 형성되는 제5 층의 제3 희생 패턴(126) 상의 일부에는 제4 희생 패턴들(128)이 계단 형상으로 적층되어 있으며, 이에 따라 제4 포토레지스트 패턴(140)의 두께는 제4 희생 패턴들(128)이 형성된 부분이 그렇지 않은 부분에 비해 상대적으로 작은 값을 가질 수 있고, 나아가 제4 희생 패턴들(128)이 계단 형상으로 적층되어 있으므로, 제4 포토레지스트 패턴(140)의 두께는 최상층 제4 희생 패턴(128)을 향해 점차 감소할 수 있다.
이에 따라 상기 제3 트림 공정을 수행할 때, 제4 포토레지스트 패턴(140)에서 상대적으로 작은 두께를 갖는 부분이 상대적으로 많은 면적만큼 제거될 수 있으며, 상기 볼록부가 상대적으로 많이 제거될 수 있다. 결국 제4 희생 패턴들(128)이 형성되지 않은 부분들의 가장자리를 서로 연결한 가상의 직선으로부터 제4 희생 패턴들(128) 상에 형성된 볼록부의 이격 거리가 이전에 비해 보다 작아질 수 있다.
도 14 및 15를 참조하면, 제4 포토레지스트 패턴(140)을 식각 마스크로 사용하여 노출된 제4 희생 패턴들(128), 제2 및 제3 희생 패턴들(124, 126) 및 제9 내지 제12 층의 희생막들(120)을 식각할 수 있다.
이에 따라, 제5 내지 제8 층들의 제3 희생 패턴들(126)은 이전보다 더 작으면서 상기 제2 방향으로 서로 동일한 길이를 갖도록 축소될 수 있으며, 이들보다 상기 제2 방향으로의 길이가 더 크면서 서로 동일한 길이를 갖는 제3 희생 패턴들(126)이 제9 내지 제12 층들에 각각 더 형성될 수 있다. 이때, 노출된 제4 희생 패턴들(128) 부분은 제2 내지 제4 층들에서 제6 내지 제8 층들로 위치 이동할 수 있으며, 이하에서는 이들을 제5 희생 패턴들(129)로 지칭하기로 한다. 한편, 제4 포토레지스트 패턴(140)에 의해 커버되지 않는 제2 희생 패턴들(124) 부분은 제6 내지 제8 층들에서 각각 제10 내지 제12 층들로 위치 이동할 수 있다.
전술한 바와 같이, 제4 희생 패턴들(128) 상에 형성된 제4 포토레지스트 패턴(140) 부분의 가장자리가 상기 제2 방향으로 볼록한 곡선 형상을 가지므로, 이에 의해 식각되어 제6 내지 제8 층들에 각각 형성되는 제5 희생 패턴들(129)의 제2 희생 패턴들(124) 상부의 가장자리 역시 상기 제2 방향으로 볼록한 곡선 형상을 가질 수 있다. 다만, 제6 내지 제8 층들에 각각 형성된 제5 희생 패턴들(129)의 기판(100)의 제1 영역(I)으로부터 먼 쪽에 형성된 가장자리의 볼록부가 갖는 곡선 형상보다 기판(100)의 제1 영역(I)으로부터 가까운 쪽에 형성된 가장자리의 볼록부가 갖는 곡선 형상이 좀더 완만할 수 있다.
도 16 및 17을 참조하면, 도 12 내지 도 15를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
즉, 제4 트림 공정을 통해 제4 포토레지스트 패턴(140)의 면적을 축소시켜 제4 희생 패턴들(128)의 일부를 노출시킨 후, 이를 식각 마스크로 사용하여 노출된 제4 희생 패턴들(128) 부분, 제5 희생 패턴들(129), 제2 및 제3 희생 패턴들(124, 126) 및 제13 내지 제16 층의 희생막들(120)을 식각할 수 있다.
이에 따라, 제5 내지 제8 층들의 제3 희생 패턴들(126) 및 제9 내지 제12 층들의 제3 희생 패턴들(126)은 상기 제2 방향으로의 길이가 각각 이전보다 더 작으면서 서로 동일하도록 축소될 수 있으며, 이들보다 더 크면서 서로 동일한 길이를 갖는 제3 희생 패턴들(126)이 제13 내지 제16 층들에 각각 더 형성될 수 있다. 이때, 노출된 제4 희생 패턴들(128) 부분은 제2 내지 제4 층들에서 제6내지 제8 층들로 위치 이동하여 제5 희생 패턴들(129)을 형성할 수 있으며, 제6 내지 제8 층들에 형성된 제5 희생 패턴들(129)은 제10 내지 제12 층들로 위치 이동할 수 있다. 한편, 제4 포토레지스트 패턴(140)에 의해 커버되지 않는 제2 희생 패턴들(124) 부분은 제10 내지 제12 층들에서 각각 제14 내지 제16 층들로 위치 이동할 수 있다.
예시적인 실시예들에 있어서, 제4 포토레지스트 패턴(140)의 상기 제2 방향으로의 가장자리는 상기 제3 방향을 따라 연장되는 직선에 가까운 형상을 가질 수 있다. 즉, 제4 포토레지스트 패턴(140)에서 제4 희생 패턴들(128) 상에 형성된 부분의 가장자리 역시 상기 제3 방향을 따라 연장되는 직선에 가까운 형상을 가질 수 있다. 이는, 상기 제3 트림 공정에서 설명한 바와 같이, 제4 포토레지스트 패턴(140)에서 상대적으로 작은 두께를 갖는 부분 즉, 최상층 제4 희생 패턴(128) 상에 형성된 부분이 상기 제4 트림 공정에 의해 상대적으로 많은 면적만큼 제거되며, 이에 따라 상기 제2 방향으로 볼록한 부분이 제거됨으로써 상기 제4 트림 공정 후 제4 포토레지스트 패턴(140)의 상기 가장자리는 전체적으로 거의 직선에 가까운 형상을 가질 수 있다.
이에 따라, 제4 포토레지스트 패턴(140)에 의해 식각되어 제6 내지 제8 층들에 각각 형성되는 제5 희생 패턴들(129)의 기판(100)의 제1 영역(I)으로부터 가까운 쪽에 형성된 가장자리는 기판(100)의 제1 영역(I)으로부터 먼 쪽에 형성된 가장자리와는 달리 상부에서 보았을 때 거의 직선 형상을 가질 수 있다.
한편, 제10 내지 제12 층들로 위치 이동한 제5 희생 패턴들(129)의 상기 제2 방향으로의 양 가장자리는 제6 내지 제8 층들에 위치할 때의 원래의 형상을 그대로 유지할 수 있다.
도 18 및 19를 참조하면, 도 16 및 17을 참조로 설명한 공정들과 유사한 공정들을 수행할 수 있다.
즉, 제5 트림 공정을 통해 제4 포토레지스트 패턴(140)의 면적을 축소시켜 제4 희생 패턴들(128)의 일부를 노출시킨 후, 이를 식각 마스크로 사용하여 노출된 제4 희생 패턴들(128) 부분, 제5 희생 패턴들(129), 제2 및 제3 희생 패턴들(124, 126) 및 제17 내지 제18 층의 희생막들(120)을 식각할 수 있다.
이에 따라, 제5 내지 제6 층들의 제3 희생 패턴들(126), 제9 내지 제10 층들의 제3 희생 패턴들(126) 및 제13 내지 제14 층들의 제3 희생 패턴들(126)은 이전보다 더 작은 길이를 갖도록 축소될 수 있으며, 제5 내지 제6 층들의 제3 희생 패턴들(126), 제7 내지 제10 층들의 제3 희생 패턴들(126) 및 제11 내지 제14 층들의 제3 희생 패턴들(126)은 각각 서로 동일한 길이를 가질 수 있다. 또한, 제5 내지 제14 층들에 형성된 제3 희생 패턴들(126)보다 더 크면서 서로 동일한 길이를 갖는 제3 희생 패턴들(126)이 제15 내지 제18 층들에 각각 더 형성될 수 있다.
이때, 노출된 제4 희생 패턴들(128) 부분은 제2 내지 제4 층들에서 제4 내지 제6 층들로 각각 위치 이동하여 제5 희생 패턴들(129)을 형성할 수 있으며, 제6 내지 제8 층들에 형성된 제5 희생 패턴들(129)은 제8 내지 제10 층들로 각각 위치 이동하고, 제10 내지 제12 층들에 형성된 제5 희생 패턴들(129)은 제12 내지 제14 층들로 각각 위치 이동할 수 있다. 한편, 제4 포토레지스트 패턴(140)에 의해 커버되지 않는 제2 희생 패턴들(124) 부분은 제14 내지 제16 층들에서 각각 제16 내지 제18 층들로 위치 이동할 수 있다.
예시적인 실시예들에 있어서, 상면에서 보았을 때, 제4 포토레지스트 패턴(140)은 상기 제3 방향으로 연장되는 바 형상을 가질 수 있으나, 제4 희생 패턴들(128) 상에 형성된 부분의 상기 제2 방향으로의 가장자리는 상기 제3 방향으로 연장되는 직선이 아니라, 상기 제2 방향을 따라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 오목한 곡선 형상을 가질 수 있다. 즉 상면에서 보았을 때, 제4 포토레지스트 패턴(140)의 상기 오목한 부분의 가장자리는 제4 희생 패턴들(128) 상에 형성되지 않은 부분들의 가장자리들을 연결하는 가상의 직선으로부터 상기 제2 방향으로 최대 제3 거리(D2)만큼 이격될 수 있다. 예시적인 실시예들에 있어서, 제3 거리(D3)는 제2 거리(D1)보다 작을 수 있다.
이는 전술한 바와 같이, 제4 포토레지스트 패턴(140)에서 상대적으로 작은 두께를 갖는 부분 즉, 최상층 제4 희생 패턴(128) 상에 형성된 부분이 상기 제4 트림 공정에 의해 상대적으로 많은 면적만큼 제거되기 때문이다.
이에 따라, 제4 포토레지스트 패턴(140)에 의해 식각되어 제4 내지 제6 층들에 각각 형성되는 제5 희생 패턴들(129)의 기판(100)의 제1 영역(I)으로부터 가까운 쪽에 형성된 가장자리는, 기판(100)의 제1 영역(I)으로부터 먼 쪽에 형성된 가장자리가 상부에서 보았을 때 거의 직선 형상을 갖는 것과는 달리, 상부에서 보았을 때 상기 제2 방향을 따라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 오목한 곡선 형상을 가질 수 있다.
한편, 제8 내지 제10 층들로 위치 이동한 제5 희생 패턴들(129), 및 제12 내지 제14 층들로 위치 이동한 제5 희생 패턴들(129)의 상기 제2 방향으로의 양 가장자리는 원래의 형상을 그대로 유지할 수 있다.
도 20을 참조하면, 제4 포토레지스트 패턴(140)을 제거할 수 있다.
이에 따라, 제1 내지 제4 층들에는 제1 희생 패턴들(122)이 계단 형상으로 적층될 수 있고, 제2 내지 제4 층들에는 제1 희생 패턴들(122)과 이격되면서 계단 형상으로 제4 희생 패턴들(128)이 형성될 수 있으며, 제5 내지 제18 층들에는 제3 희생 패턴들(126)이 계단 형상으로 적층될 수 있고, 제4 내지 제6 층들, 제8 내지 제10 층들, 제12 내지 제14 층들에는 제5 희생 패턴들(129)이 계단 형상으로 적층될 수 있으며, 제16 내지 제18 층들에는 제2 희생 패턴들(124)이 계단 형상으로 적층될 수 있다.
예시적인 실시예들에 있어서, 제12 내지 제14 층들에 형성된 각 제5 희생 패턴들(129)은 상부에서 보았을 때, 상기 제2 방향으로의 각 양 가장자리가 상기 제3 방향으로 연장되는 직선 형상이 아니라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 가운데가 볼록한 곡선 형상을 가질 수 있다. 이때, 기판(100)의 제1 영역(I)으로부터 가까운 쪽의 가장자리의 곡선 형상은 기판(100)의 제1 영역(I)으로부터 먼 쪽의 가장자리의 곡선 형상에 비해 완만할 수 있다.
예시적인 실시예들에 있어서, 제8 내지 제12 층들에 형성된 각 제5 희생 패턴들(129)은 상부에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 먼 쪽의 가장자리는 상기 제3 방향으로 연장되는 직선 형상이 아니라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 가운데가 볼록한 곡선 형상을 가질 수 있다. 하지만, 기판(100)의 제1 영역(I)으로부터 가까운 쪽의 가장자리는 상기 제3 방향으로 연장되는 거의 직선 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 제4 내지 제6 층들에 형성된 각 제5 희생 패턴들(129)은 상부에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 먼 쪽의 가장자리는 상기 제3 방향으로 연장되는 거의 직선 형상을 가질 수 있다. 하지만, 기판(100)의 제1 영역(I)으로부터 가까운 쪽의 가장자리는 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 가운데가 오목한 곡선 형상을 가질 수 있다.
즉, 제4 포토레지스트 패턴(140)의 면적을 축소시키는 트림 공정에서 상대적으로 작은 두께를 갖는 부분이 보다 많은 면적만큼 감소되는 현상에 의해서, 계단 형상으로 적층된 제2 희생 패턴들(124) 혹은 제4 희생 패턴들(128)을 커버하도록 형성되는 제4 포토레지스트 패턴(140)은 상기 트림 공정을 반복함에 따라, 제2 및 제4 희생 패턴들(124, 128)의 최상층에 인접한 가운데 부분에서 상대적으로 많은 면적이 감소할 수 있다.
하지만 예시적인 실시예들에 있어서, 트림 공정 이전에 제4 포토레지스트 패턴(140)을 형성할 때, 가운데 부분이 상대적으로 볼록한 형상을 갖도록 함으로써, 이후 트림 공정을 반복하여 상기 가운데 부분이 상대적으로 많이 제거되더라도, 최종적으로 형성되는 제5 희생 패턴들(129)의 가운데 부분이 지나치게 오목한 형상을 갖지 않도록 할 수 있다.
도 22 및 23을 참조하면, 제1 희생 패턴들(122), 제3 내지 제5 희생 패턴들(126, 128, 129), 및 이들에 인접한 제2 희생 패턴들(124)의 일부를 커버하는 제5 포토레지스트 패턴(142)을 제19 층 희생막(120) 상에 형성하고, 이를 식각 마스크로 사용하여 제2 희생 패턴들(124) 및 제19 내지 제22 층들의 희생막들(120)을 식각할 수 있다.
예시적인 실시예들에 있어서, 상면에서 보았을 때, 제5 포토레지스트 패턴(142)은 전체적으로 상기 제3 방향으로 연장되는 바 형상을 가질 수 있으나, 제2 희생 패턴들(124) 상에 형성된 부분의 상기 제2 방향으로의 가장자리는 상기 제3 방향으로 연장되는 직선이 아니라, 상기 제2 방향을 따라 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 볼록한 곡선 형상을 가질 수 있다.
이에 따라, 제5 포토레지스트 패턴(142)에 의해 식각되어 제19 층의 제3 희생 패턴(126) 상에 잔류하는 제4 희생 패턴들(128)의 가장자리 역시 상기 제2 방향으로 볼록한 곡선 형상을 가질 수 있다.
도 24 내지 도 26을 참조하면, 도 12 내지 도 21을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
이에 따라, 이미 형성된 제5 희생 패턴들(129)과 제2 희생 패턴들(124) 사이에는 제5 희생 패턴들(129)이 추가로 형성될 수 있으며, 제5 희생 패턴들(129)의 형상은 이전에 형성된 제5 희생 패턴들(129)과 유사한 형상을 가질 수 있다.
제5 포토레지스트 패턴(142)을 제거한 후, 추가적으로 포토레지스트 패턴 형성, 트림 공정 및 식각 공정을 반복적으로 수행함으로써, 제4 희생 패턴들(128)과 제2 희생 패턴들(124) 사이에 원하는 개수의 층들에 형성된 제5 희생 패턴들(129)을 추가적으로 형성할 수 있다. 이때, 각 포토레지스트 패턴 당 수행되는 트림 공정 및 식각 공정의 회수나, 상기 포토레지스트 패턴의 형성 개수는 특별히 한정되지 않을 수 있다.
각 포토레지스트 패턴을 형성하고 이를 식각 마스크로 사용하여 최초로 식각되는 각 제5 희생 패턴들(129)의 상기 제2 방향으로의 각 양 가장자리들은 상면에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 볼록한 곡선 형상을 가질 수 있다. 이때, 기판(100)의 제1 영역(I)에 보다 가까운 가장자리의 곡선 형상은 보다 먼 가장자리의 곡선 형상보다 완만할 수 있다. 한편, 상기 트림 공정 및 식각 공정을 반복적으로 수행함에 따라 형성되는 제5 희생 패턴들(129)의 상기 제2 방향으로의 각 양 가장자리들이 갖는 곡선 형상은 점차 완만해질 수 있으며, 특정 층들 이상에 형성되는 제5 희생 패턴들(129)의 각 양 가장자리들은 기판(100)의 제1 영역(I)으로부터 멀어지는 방향으로 오목한 곡선 형상을 가질 수 있다.
전술한 공정들을 수행함으로써, 기판(100)의 제2 영역(II) 상에는 제1 내지 제5 희생 패턴들(122, 124, 126, 128, 129)을 형성될 수 있으며, 이들은 기판(100)의 제1 영역(I) 내에 잔류하는 희생막들(120)과 함께 몰드를 형성할 수 있다. 이때, 제1 희생 패턴들(122), 제2 희생 패턴들(124), 제3 희생 패턴들(126), 제4 희생 패턴들(128) 및 제5 희생 패턴들(129)은 각각 상기 제2 방향으로의 길이가 상층으로 갈수록 점차 줄어드는 계단 형상으로 적층될 수 있다.
도 27을 참조하면, 상기 몰드를 커버하는 제1 층간 절연막(200)을 기판(100) 상에 형성하고, 최상층의 절연막(110)의 상면이 노출될 때까지 제1 층간 절연막(200)을 평탄화할 수 있다. 이에 따라, 제1 층간 절연막(200)은 상기 몰드의 측벽을 커버할 수 있다.
상기 평탄화 공정은 화학 기계적 연마(Chemical Mechanical Polishing: CMP) 공정 및/또는 에치 백 공정을 통해 수행될 수 있다.
이후, 상기 몰드의 상면 및 제1 층간 절연막(200)의 상면에 제2 층간 절연막(210)을 형성할 수 있다. 제1 및 제2 층간 절연막들(200, 210)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 절연막(110)과 혹은 서로 간에 병합될 수도 있다.
도 28을 참조하면, 제2 층간 절연막(210) 상에 제1 마스크(도시되지 않음)를 형성한 후, 이를 식각 마스크로 사용하여 하부의 제2 층간 절연막(210), 절연막들(110) 및 희생막들(120)을 식각함으로써, 이들을 관통하여 기판(100)의 제1 영역(I) 상면을 부분적으로 노출시키는 채널 홀을 형성하고, 이를 채우는 제2 구조물을 다음과 같이 형성할 수 있다.
먼저 상기 제1 마스크를 제거한 후, 상기 채널 홀을 부분적으로 채우는 반도체 패턴(230)을 형성할 수 있다.
구체적으로, 상기 채널 홀에 의해 노출된 기판(100) 상면을 씨드(seed)로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정을 수행하여 상기 채널 홀을 부분적으로 채우는 반도체 패턴(230)을 형성할 수 있다. 예시적인 실시예들에 있어서, 반도체 패턴(230)은 그 상면이 절연막들(110) 중에서 기판(100) 상면으로부터 상기 제1 방향으로 2번째 층에 형성된 절연막(110)의 상면과 저면 사이에 위치할 수 있다.
이후, 상기 채널 홀들의 측벽, 반도체 패턴(230)의 상면, 및 제2 층간 절연막(210)의 상면에 제1 블로킹 막, 전하 저장막, 터널 절연막 및 제1 스페이서 막(도시되지 않음)을 순차적으로 형성하고, 상기 제1 스페이서 막을 이방성 식각하여 상기 채널 홀들의 측벽 상에만 잔류하는 제1 스페이서(도시되지 않음)를 형성한 후, 상기 제1 스페이서를 식각 마스크로 사용하여 상기 터널 절연막, 상기 전하 저장막 및 상기 제1 블로킹 막을 식각함으로써, 반도체 패턴(230) 및 상기 채널 홀들의 측벽 상에 저면 중앙부가 뚫린 컵 형상을 갖는 터널 절연 패턴(260), 전하 저장 패턴(250) 및 제1 블로킹 패턴(240)을 각각 형성할 수 있다. 이때, 반도체 패턴(230)의 상부도 부분적으로 함께 제거될 수 있다. 터널 절연 패턴(260), 전하 저장 패턴(250) 및 제1 블로킹 패턴(240)은 전하 저장 구조물(270)을 형성할 수 있다.
상기 제1 스페이서 막 및 전하 저장 패턴(250)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있고, 터널 절연 패턴(260) 및 제1 블로킹 패턴(240)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
상기 제1 스페이서를 제거한 후, 노출된 반도체 패턴(230), 터널 절연 패턴(260), 및 제2 층간 절연막(210) 상에 채널막을 형성하고, 상기 채널 홀들의 나머지 부분을 채우는 충전막을 상기 채널막 상에 형성한다. 이후, 제2 층간 절연막(210)의 상면이 노출될 때까지 상기 충전막 및 상기 채널막을 평탄화함으로써, 상기 각 채널 홀들의 나머지 부분을 채우는 충전 패턴(290)을 형성할 수 있으며, 상기 채널막은 채널(280)로 변환될 수 있다.
예시적인 실시예들에 있어서, 채널(280)은 상기 각 제2 및 제3 방향들을 따라 복수 개로 형성될 수 있으며, 이들은 채널 블록 및 채널 어레이를 형성할 수 있다.
이후, 충전 패턴(290), 채널(280), 및 전하 저장 구조물(270)로 구성되는 제1 구조물의 상부를 제거하여 트렌치(도시되지 않음)를 형성하고, 상기 트렌치를 채우는 캐핑 패턴(300)을 형성할 수 있다.
채널(280) 및 캐핑 패턴(300)은 각각 불순물이 도핑되거나 도핑되지 않은 단결정 실리콘 혹은 폴리실리콘을 포함할 수 있다.
도 29 및 도 30을 참조하면, 제2 층간 절연막(210) 및 캐핑 패턴(300) 상에 제3 층간 절연막(310)을 형성하고, 제3 층간 절연막(310) 상에 제2 마스크(도시되지 않음)를 형성한 후, 이를 식각 마스크로 사용하여 하부의 제2 및 제3 층간 절연막들(210, 310), 절연막들(110), 희생막들(120), 및 제1 내지 제5 희생 패턴들(122, 124, 126, 128, 129)을 관통하는 개구(320)를 형성하여 기판(100) 상면을 노출시킨다.
예시적인 실시예들에 있어서, 개구(320)는 기판(100)의 제1 및 제2 영역들(I, II) 상에서 상기 제2 방향을 따라 연장되도록 형성될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 개구(320)가 형성됨에 따라서, 절연막(110)은 절연 패턴(115)으로 변환될 수 있다.
상기 제2 마스크를 제거한 후, 개구(320)에 의해 노출된 희생막들(120) 및 제1 내지 제5 희생 패턴들(122, 124, 126, 128, 129)을 제거하여, 각 층의 절연 패턴들(115) 사이에 갭(330)을 형성할 수 있으며, 갭(330)에 의해 제1 블로킹 패턴(240)의 외측벽 일부, 및 반도체 패턴(230)의 측벽 일부가 노출될 수 있다.
도 31 및 32를 참조하면, 노출된 제1 블로킹 패턴(240)의 외측벽, 노출된 반도체 패턴(230)의 측벽, 갭(330)의 내벽, 절연 패턴들(115)의 표면, 노출된 기판(100) 상면, 및 제3 층간 절연막(310)의 상면에 제2 블로킹 막(340)을 형성하고, 제2 블로킹 막(340) 상에 갭(330)의 나머지 부분을 충분히 채우는 게이트 도전막을 형성할 수 있다. 도시하지는 않았으나, 제2 블로킹 막(340)과 상기 게이트 도전막 사이에 게이트 배리어 막이 더 형성될 수도 있다.
제2 블로킹 막(340)은 예를 들어, 알루미늄 산화물 등과 같은 금속 산화물을 포함할 수 있고, 상기 게이트 도전막은 예를 들어, 텅스텐, 알루미늄 등과 같은 저 저항 금속을 포함할 수 있으며, 상기 게이트 배리어 막은 예를 들어, 티타늄 질화물, 탄탈륨 질화물 등과 같은 금속 질화물을 포함할 수 있다.
이후, 상기 게이트 도전막을 부분적으로 제거하여, 갭(330) 내부에 게이트 도전 패턴을 형성할 수 있으며, 상기 게이트 배리어 막이 형성된 경우에는, 이것 역시 부분적으로 제거되어 게이트 배리어 패턴을 형성할 수 있다. 상기 게이트 도전 패턴 및 상기 게이트 배리어 패턴은 함께 게이트 전극을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극은 상기 제2 방향으로 연장될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 즉, 상기 제2 방향으로 연장되는 상기 각 복수 개의 게이트 전극들은 개구(320)에 의해 상기 제3 방향으로 서로 이격될 수 있다.
상기 게이트 전극은 상기 제1 방향을 따라 서로 이격되도록 복수 개의 층들에 적층될 수 있으며, 또한 각 게이트 전극들은 기판(100)의 제1 및 제2 영역들(I, II) 상에서 상기 제2 방향으로 연장될 수 있다.
상기 각 게이트 전극들의 상기 제2 방향으로의 단부는 패드(pad)로 지칭될 수 있으며, 이후 형성되는 콘택 플러그들은 상기 패드 상면에 접촉하도록 형성될 수 있다.
희생막들(120) 및 이에 연결된 제1 희생 패턴들(122)을 치환하여 형성된 게이트 전극들은 상기 제2 방향으로의 길이가 상층으로 갈수록 점차 줄어들 수 있으며, 기판(100)의 제1 영역(I)에 인접한 제2 영역(II) 상에서 계단 형상으로 적층된 패드들을 포함할 수 있다.
희생막들(120) 및 이에 연결된 제2 희생 패턴들(124)을 치환하여 형성된 게이트 전극들은 상기 제2 방향으로의 길이가 상층으로 갈수록 점차 줄어들 수 있으며, 기판(100)의 제1 영역(I)으로부터 먼 제2 영역(II) 상에서 계단 형상으로 적층된 패드들을 포함할 수 있다.
제4 희생 패턴들(128)을 치환하여 형성된 게이트 전극들은 상기 제2 방향으로의 길이가 상층으로 갈수록 점차 줄어들 수 있으며, 기판(100)의 제1 영역(I)으로부터 이격된 제2 영역(II)의 가운데 부분 상에서 계단 형상으로 적층된 패드들을 포함할 수 있다.
희생막들(120) 및 이에 연결된 제3 및 제5 희생 패턴들(126, 129)을 치환하여 형성된 게이트 전극들은 복수의 층들을 포함하는 단위 그룹 내에서는 상기 제2 방향으로의 길이가 동일하되, 상기 제1 방향으로 적층된 복수의 그룹들 사이에서는 상층으로 갈수록 점차 줄어드는 길이를 가질 수 있다. 이때, 상기 단위 그룹 내에서 제5 희생 패턴들(129)을 치환하여 형성된 게이트 전극들 부분, 및 그 하층의 제3 희생 패턴(126)을 치환하여 형성된 게이트 전극의 상기 제2 방향으로의 단부는 각각 패드들을 형성할 수 있다.
즉, 단위 그룹 내의 상기 패드들은 상기 제3 방향을 따라 계단 형상으로 배열될 수 있으며, 또한 상기 단위 그룹들은 상기 제2 방향으로 따라 전체적으로 계단 형상을 갖도록 복수 개로 적층될 수 있다.
한편, 상기 게이트 전극은 상기 제1 방향을 따라 순차적으로 형성된 제1 내지 제3 게이트 전극들(352, 354, 356)을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극(352)은 최하층에 형성되고, 제3 게이트 전극(356)은 최상층 및 그 하부의 1개의 층, 즉 제1 및 제2 층들에 형성되며, 제2 게이트 전극(354)은 제1 게이트 전극(352) 및 제3 게이트 전극(356) 사이에서 복수의 층들에 형성될 수 있다.
도 33을 참조하면, 개구(320)에 의해 노출된 기판(100) 상부에 불순물을 주입하여 불순물 영역(105)을 형성할 수 있다.
이후, 개구(320)에 의해 노출된 기판(100) 상면, 개구(320)의 측벽, 및 제3 층간 절연막(310) 상면에 제2 스페이서 막을 형성한 후, 상기 제2 스페이서 막을 이방성 식각함으로써, 개구(320)의 각 측벽 상에 제2 스페이서(400)를 형성할 수 있다.
이후, 불순물 영역(105) 상에 개구(320)의 나머지 부분을 채우는 공통 소스 라인(CSL)(410)을 형성할 수 있다.
예시적인 실시예들에 따르면, 개구(320)을 채우는 제1 도전막을 노출된 불순물 영역(105) 상면, 제2 스페이서(400) 및 제3 층간 절연막(310) 상에 형성한 후, 제3 층간 절연막(310)의 상면이 노출될 때까지 상기 제1 도전막 상부를 평탄화함으로써, CSL(410)을 형성할 수 있다. 이때, 제3 층간 절연막(310) 상면에 형성된 제2 블로킹 막(340) 부분도 함께 제거될 수 있다. CSL(410)은 개구(320) 내에 형성되어 하부의 불순물 영역(105) 상면에 접촉할 수 있다.
상기 제2 방향으로 연장되는 개구(320)을 채우는 CSL(410) 및 제2 스페이서(400)에 의해서, 동일한 층에 형성되는 각 제1 내지 제3 게이트 전극들(352, 354, 356)은 상기 제3 방향을 따라 서로 분리될 수 있다.
도 34 및 35을 참조하면, 제3 층간 절연막(310), CSL(410), 제2 스페이서(400) 및 제2 블로킹 막(340) 상에 제4 층간 절연막(420)을 형성한 후, 제1 내지 제4 층간 절연막들(200, 210, 310, 420), 절연 패턴(115) 및 제2 블로킹 막(340)을 관통하여 제1 내지 제3 게이트 전극들(352, 354, 356) 중 어느 하나의 패드 상면에 각각 접촉하는 제1 내지 제4 콘택 플러그들(422, 424, 428, 429)을 형성하고, 제3 및 제4 층간 절연막들(310, 420)을 관통하여 캐핑 패턴(300) 상면에 접촉하는 제5 콘택 플러그(425)을 형성할 수 있다.
제1 내지 제4 콘택 플러그들(422,424, 428, 429)은 제1 내지 제4 층간 절연막들(200, 210, 310, 420), 절연 패턴(115) 및 제2 블로킹 막(340)을 관통하여 제1 내지 제3 게이트 전극들(352, 354, 356) 중 어느 하나의 패드 상면을 각각 노출시키는 제1 내지 제4 콘택 홀들(도시하지 않음)을 형성하고, 이들을 채우는 제2 도전막을 형성한 후, 상기 제4 층간 절연막(420) 상면이 노출될 때까지 평탄화 공정을 수행함으로써 형성될 수 있다. 이때, 제1 내지 제4 콘택 플러그들(422, 424, 428, 429)은 각각 제1, 제2, 제4 및 제5 희생 패턴들(122, 124, 128, 129)이 치환되어 형성된 게이트 전극들의 패드 상면에 접촉하도록 형성된 것이다.
예시적인 실시예들에 있어서, 제5 희생 패턴들(129)이 각각 치환되어 형성된 패드들은 상기 제2 방향으로의 가장자리가 상면에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 볼록하거나 혹은 오목한 곡선 형상을 가질 수 있으며, 일부는 상기 제3 방향으로 직선 형상을 가질 수도 있다.
상기 패드들의 형상 및 이들 상면에 각각 접촉하도록 형성되는 제4 콘택 플러그들(429)에 대해서는 도 36을 참조로 보다 자세히 설명하도록 한다.
도 36을 참조하면, 예를 들어, 복수의 층들에 형성되어 상기 제3 방향을 따라 계단 형상으로 배열된 패드들을 각각 포함하며 상기 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 그룹들에서, 상기 각 제1 내지 제3 그룹들에 포함된 패드들의 상기 제2 방향으로의 가장자리들이 볼록부들을 포함하는 경우, 제1 그룹 내의 패드들의 볼록부들이 갖는 곡선 형상에 비해 제2 그룹 내의 패드들의 볼록부들이 갖는 곡선 형상이 보다 완만한 기울기를 가질 수 있으며, 또한 제2 그룹 내의 패드들의 볼록부들이 갖는 곡선 형상에 비해 제3 그룹 내의 패드들의 볼록부들이 갖는 곡선 형상이 보다 완만한 기울기를 가질 수 있다. 즉, 각 제1 내지 제3 그룹들 내의 패드들 중 최하층의 패드가 갖는 편평부의 가상의 연장선으로부터 상기 볼록부들까지의 최대 이격 거리는 상기 제1 내지 제3 그룹들 순서대로 큰 값(D4, D5, D6)을 가질 수 있다.
한편, 복수의 층들에 형성되어 상기 제3 방향을 따라 계단 형상으로 배열된 패드들을 각각 포함하며 상기 제1 방향을 따라 순차적으로 적층된 제4 내지 제6 그룹들에서, 상기 각 제4 내지 제6 그룹들에 포함된 패드들의 상기 제2 방향으로의 가장자리들이 오목부들을 포함하는 경우, 제4 그룹 내의 패드들의 오목부들이 갖는 곡선 형상에 비해 제5 그룹 내의 패드들의 오목부들이 갖는 곡선 형상이 보다 급한 기울기를 가질 수 있으며, 또한 제5 그룹 내의 패드들의 오목부들이 갖는 곡선 형상에 비해 제6 그룹 내의 패드들의 오목부들이 갖는 곡선 형상이 보다 급한 기울기를 가질 수 있다. 즉, 각 제4 내지 제6 그룹들 내의 패드들 중 최하층의 패드가 갖는 편평부의 가상의 연장선으로부터 상기 오목부들까지의 최대 이격 거리는 상기 제4 내지 제6 그룹들 순서대로 작은 값(D7, D8, D9)을 가질 수 있다.
한편, 상기 제3 그룹과 상기 제4 그룹 사이의 그룹에 포함된 패드들의 경우, 가장자리들이 볼록부나 오목부를 포함하지 않고 상기 제3 방향으로 연장되는 직선 형상을 가질 수도 있다.
전술한 대로, 포토레지스트 패턴의 하부에 예를 들어, 제2 희생 패턴들(124) 혹은 제4 희생 패턴들(128)과 같은 계단 형상의 구조물이 형성된 경우, 상기 포토레지스트 패턴은 위치에 따라 다른 두께를 가질 수 있다. 상기 포토레지스트 패턴에 트림 공정을 수행하는 경우, 상기 트림 공정의 특성 상, 상대적으로 작은 두께를 갖는 부분이 상대적으로 큰 두께를 갖는 부분에 비해 많이 제거되어, 상부에서 보았을 때 오목한 형상을 가질 수 있다.
즉, 각 제4 및 제5 포토레지스트 패턴들(140, 142)에 대해 트림 공정을 수행하는 경우, 복수의 층들에 형성된 계단들을 포함하는 계단 구조물 형상으로 적층된 제2 희생 패턴들(124) 혹은 제4 희생 패턴들(128) 상부에 형성된 부분이 다른 부분들에 비해 상대적으로 많이 제거될 수 있으며, 이는 상기 계단 구조물에 포함된 계단들의 적층 수에 비례할 수 있다. 결국, 트림 공정 후에는, 각 제4 및 제5 포토레지스트 패턴들(140, 142)의 상기 제2 방향으로의 가장자리는 상부에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 오목한 곡선 형상을 갖는 오목부를 포함하도록 변형될 수 있다.
이에 본 발명의 개념에서는, 상기 트림 공정의 특성을 고려하여, 포토레지스트 패턴을 형성할 때, 계단 구조물 상부에 형성되는 부분이 상부에서 보았을 때, 기판(100)의 제1 영역(I)으로부터 멀어지는 방향을 따라 볼록한 곡선 형상을 갖는 볼록부를 포함하도록 한다. 이에 따라, 트림 공정을 반복적으로 수행하는 경우, 상기 볼록부가 상대적으로 많이 제거되어 그 곡선 형상이 점차 완만한 기울기를 가지게 되며, 상기 볼록부가 오히려 오목부로 변환된 이후에는 그 곡선 형상이 점차 급한 기울기를 갖게 된다.
하지만, 상기 기울기가 특정 기준 기울기에 근접한다면, 상기 포토레지스트 패턴을 제거하고 새로운 포토레지스트 패턴을 형성할 수 있으며, 상기 새롭게 형성되는 포토레지스트 패턴 역시 이전의 포토레지스트 패턴과 유사한 형상을 갖도록 할 수 있다.
위와 같은 형상을 갖는 포토레지스트 패턴들을 사용하는 식각 공정을 통해 형성되는 예를 들어, 제5 희생 패턴들(129)은 상기 포토레지스트 패턴의 가장자리에 대응하는 형상을 갖는 가장자리들을 포함할 수 있으며, 이를 치환하여 형성되는 패드들 역시 이와 동일한 형상을 가질 수 있다.
따라서 상기 패드들의 가장자리들이 일정 이하 기울기의 곡선 형상을 가지므로, 제4 콘택 플러그들(429)은 상기 각 패드들 상면에 잘 접촉하도록 형성될 수 있으며, 다른 층에 형성된 패드들에 접촉하지 않을 수 있다.
도 37은 비교예에 따른 수직형 메모리 장치를 설명하기 위한 평면도이다.
도 37을 참조하면, 하부에 계단 구조물, 예를 들어, 제2 희생 패턴들(124) 혹은 제4 희생 패턴들(128)을 커버하도록 형성되는 포토레지스트 패턴이 상기 제2 방향으로의 가장자리가 상기 제3 방향을 따라 직선 형상을 갖도록 형성될 수 있다.
이에 따라, 상기 포토레지스트 패턴에 대해 트림 공정을 반복함에 따라서, 상기 포토레지스트 패턴의 가장자리에 형성되는 오목부의 곡선 형상의 기울기가 점차 증가할 수 있으며, 이를 식각 마스크로 사용하여 형성되는 희생 패턴들을 치환하여 형성되는 패드들 중 일부의 가장자리는 상당히 큰 기울기의 곡선 형상을 가질 수 있다.
결국, 제4 콘택 플러그들(429) 중 일부는 원하는 층의 패드들에만 접촉하지 못하고, 부분적으로 다른 층에 형성된 패드에도 접촉할 수 있으며, 이에 따라 전기적 쇼트가 발생할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 105: 불순물 영역
110: 절연막 115: 절연 패턴
120: 희생막
122, 124, 126, 128, 129: 제1 내지 제5 희생 패턴
132, 134, 140, 142: 제2 내지 제5 포토레지스트 패턴
200, 210, 310, 420: 제1 내지 제4 층간 절연막
230: 반도체 패턴 240: 제1 블로킹 패턴
250: 전하 저장 패턴 260: 터널 절연 패턴
270: 전하 저장 구조물 280: 채널
290: 충전 패턴 300: 캐핑 패턴
320: 개구 330: 갭
340: 제2 블로킹 막
352, 354, 356: 제1 내지 제3 게이트 전극
400: 제2 스페이서 410: CSL
422, 424, 428, 429, 425: 제1 내지 제5 콘택 플러그

Claims (10)

  1. 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판
    상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들
    상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널 및
    상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함하며,
    상기 제1 방향을 따라 계단 형상으로 배열된 패드들 중에서 제1 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 가장자리를 갖고, 상기 패드들 중에서 상기 제1 패드보다 상층에 배치된 제2 패드는 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 오목한 가장자리를 갖는 수직형 메모리 장치.
  2. 제1항에 있어서, 상기 패드들 중에서 제3 패드는 상기 제1 패드보다 상층에 배치되어 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 가장자리를 갖는 수직형 메모리 장치.
  3. 제2항에 있어서, 상기 제3 패드는 상기 제2 패드보다 하층에 배치된 수직형 메모리 장치.
  4. 제2항에 있어서, 상기 제1 패드의 가장자리는 상부에서 보았을 때 볼록한 제1 곡선 형상을 갖고 상기 제3 패드의 가장자리는 상부에서 보았을 때 볼록한 제2 곡선 형상을 가지며, 상기 제2 곡선 형상은 상기 제1 곡선 형상에 비해 완만한 기울기를 갖는 수직형 메모리 장치.
  5. 제1항에 있어서, 상기 패드들 중에서 제4 패드는 상기 제2 패드보다 하층에 배치되어 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 오목한 가장자리를 갖는 수직형 메모리 장치.
  6. 제5항에 있어서, 상기 제4 패드는 상기 제1 패드보다 상층에 배치된 수직형 메모리 장치.
  7. 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판
    상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들
    상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널 및
    상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함하며,
    상기 패드들 중에서 상기 기판 상면에 평행하고 상기 제2 방향과 직교하는 제3 방향을 따라 배열된 제1 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 수직형 메모리 장치.
  8. 제7항에 있어서, 상기 패드들 중에서 상기 제3 방향을 따라 배열된 제2 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 오목한 수직형 메모리 장치.
  9. 제7항에 있어서, 상기 제1 패드들의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제3 곡선 형상을 갖고,
    상기 패드들 중에서 상기 제1 패드들보다 상층에 배치되어 상기 제3 방향을 따라 배열된 제4 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제4 곡선 형상을 가지며,
    상기 제4 곡선 형상의 기울기는 상기 제3 곡선 형상의 기울기보다 완만한 수직형 메모리 장치.
  10. 셀 어레이 영역 및 이를 둘러싸는 계단 영역을 포함하는 기판
    상기 기판 상면에 수직한 제1 방향을 따라 상기 기판 상에 서로 이격되도록 적층되며, 각각이 상기 기판 상면에 평행한 제2 방향으로 연장되어 상기 제2 방향의 단부에 형성된 패드를 포함하는 게이트 전극들
    상기 기판의 셀 어레이 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들 중 적어도 일부를 관통하는 채널 및
    상기 기판의 계단 영역 상에 상기 제1 방향을 따라 연장되어 상기 게이트 전극들의 패드들에 각각 접촉하는 콘택 플러그들을 포함하며,
    상기 패드들 중에서 상기 기판 상면에 평행하고 상기 제2 방향과 직교하는 제3 방향을 따라 배열된 제1 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제1 곡선 형상을 갖고,
    상기 패드들 중에서 상기 제1 패드들보다 상층에 형성되고 상기 제3 방향을 따라 배열된 제2 패드들의 상기 제2 방향으로의 가장자리들은 상부에서 보았을 때, 상기 셀 어레이 영역으로부터 멀어지는 방향을 따라 볼록한 제2 곡선 형상을 가지며,
    상기 제2 곡선 형상의 기울기는 상기 제1 곡선 형상의 기울기보다 작은 수직형 메모리 장치.
KR1020180092748A 2018-08-09 2018-08-09 수직형 메모리 장치 KR102624633B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180092748A KR102624633B1 (ko) 2018-08-09 2018-08-09 수직형 메모리 장치
US16/266,127 US10756108B2 (en) 2018-08-09 2019-02-04 Vertical memory devices
CN201910448953.7A CN110828371A (zh) 2018-08-09 2019-05-28 垂直存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092748A KR102624633B1 (ko) 2018-08-09 2018-08-09 수직형 메모리 장치

Publications (2)

Publication Number Publication Date
KR20200017634A true KR20200017634A (ko) 2020-02-19
KR102624633B1 KR102624633B1 (ko) 2024-01-12

Family

ID=69407055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092748A KR102624633B1 (ko) 2018-08-09 2018-08-09 수직형 메모리 장치

Country Status (3)

Country Link
US (1) US10756108B2 (ko)
KR (1) KR102624633B1 (ko)
CN (1) CN110828371A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102648030B1 (ko) * 2018-10-18 2024-03-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 다중 구역 계단 구조체를 형성하는 방법
JP2020150075A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130115878A (ko) * 2012-04-13 2013-10-22 삼성전자주식회사 콘택 구조물 형성 방법
KR20180019807A (ko) * 2016-08-16 2018-02-27 삼성전자주식회사 반도체 소자

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502585B1 (ko) 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
KR20110015338A (ko) 2009-08-07 2011-02-15 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
KR20110119896A (ko) 2010-04-28 2011-11-03 주식회사 하이닉스반도체 비휘발성 메모리 장치 제조 방법
JP5491982B2 (ja) 2010-06-21 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR20120075037A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 반도체 소자의 제조 방법
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
US8900959B2 (en) * 2013-03-12 2014-12-02 International Business Machines Corporation Non-replacement gate nanomesh field effect transistor with pad regions
KR20150089138A (ko) * 2014-01-27 2015-08-05 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
KR102094470B1 (ko) * 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9397115B1 (en) 2014-12-29 2016-07-19 Sandisk Technologies Llc Methods for making a trim-rate tolerant self-aligned contact via structure array
US9646987B2 (en) 2015-06-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and production method thereof
US10211150B2 (en) * 2015-09-04 2019-02-19 Macronix International Co., Ltd. Memory structure
KR102492979B1 (ko) * 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102650535B1 (ko) * 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102599668B1 (ko) 2016-05-09 2023-11-07 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
KR20180006817A (ko) * 2016-07-11 2018-01-19 삼성전자주식회사 수직형 메모리 장치
KR102636463B1 (ko) * 2016-10-05 2024-02-14 삼성전자주식회사 반도체 메모리 장치
KR20180068587A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 수직형 반도체 소자
US10153296B2 (en) * 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
KR102401178B1 (ko) * 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
US10546870B2 (en) * 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130115878A (ko) * 2012-04-13 2013-10-22 삼성전자주식회사 콘택 구조물 형성 방법
KR20180019807A (ko) * 2016-08-16 2018-02-27 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
CN110828371A (zh) 2020-02-21
KR102624633B1 (ko) 2024-01-12
US20200051996A1 (en) 2020-02-13
US10756108B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
JP7478512B2 (ja) 垂直型メモリ装置及びその製造方法
KR102433893B1 (ko) 수직형 메모리 장치
KR20170126139A (ko) 수직형 메모리 장치
KR20180073161A (ko) 수직형 메모리 장치
US11778826B2 (en) Vertical memory devices
KR20180126210A (ko) 수직형 반도체 소자
KR102624519B1 (ko) 수직형 메모리
US20210384218A1 (en) Vertical memory devices
KR20200048233A (ko) 수직형 메모리 장치의 제조 방법
US10950704B2 (en) Vertical memory devices
KR20200139526A (ko) 수직형 메모리 장치
US20240064981A1 (en) Vertical memory devices and methods of manufacturing the same
KR20200017634A (ko) 수직형 메모리 장치
US11678485B2 (en) Vertical memory devices
CN112117280A (zh) 垂直存储器装置
US20190386019A1 (en) Vertical memory devices and methods of manufacturing the same
US10930671B2 (en) Vertical memory devices
US20190378850A1 (en) Vertical memory devices
US11706919B2 (en) Vertical memory devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant