CN110890281A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110890281A
CN110890281A CN201910843619.1A CN201910843619A CN110890281A CN 110890281 A CN110890281 A CN 110890281A CN 201910843619 A CN201910843619 A CN 201910843619A CN 110890281 A CN110890281 A CN 110890281A
Authority
CN
China
Prior art keywords
semiconductor wafer
main surface
protective film
wafer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910843619.1A
Other languages
English (en)
Other versions
CN110890281B (zh
Inventor
渡部俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110890281A publication Critical patent/CN110890281A/zh
Application granted granted Critical
Publication of CN110890281B publication Critical patent/CN110890281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

本发明的目的在于在半导体晶片的磨削加工中抑制破裂。在本发明的半导体装置的制造方法中，在半导体晶片(1)的形成了元件构造的第1主面(1A)形成弹性模量大于或等于2GPa的表面保护膜(8)，将半导体晶片(1)的第1主面(1A)侧载置于工作台，对半导体晶片(1)的与第1主面(1A)相反的面即第2主面(1B)进行磨削。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体晶片的磨削。
背景技术
存储器或者微处理器等半导体装置通过三维安装等高密度地配置于封装件内。因此，谋求减薄半导体晶片的厚度。另外，就在工业用或者汽车用的电动机驱动所使用的逆变器电路或者不间断电源装置等搭载的IGBT、MOSFET或者二极管等功率用半导体装置而言，为了改善导通特性等通电性能，也进行半导体晶片的薄化加工。当前，半导体晶片的薄化已进展至几十μm。
半导体装置通过下面的流程制成。首先，在半导体晶片的表面形成包含电极和绝缘保护膜的元件构造部。之后，在半导体晶片的背面进行薄化加工、化学处理、热处理以及电极形成等。然后，将半导体晶片通过切割而单片化。
半导体晶片的薄化加工是通过机械磨削进行的。将半导体晶片的表面固定于磨削工作台，一边使磨石和磨削工作台旋转一边使磨石朝向半导体晶片而下降，对半导体晶片的背面进行磨削加工。通常，为了防止在磨削加工中元件构造部损伤或者由于磨削屑或者磨削水等污染，需要保护半导体晶片的表面。
在半导体晶片的表面存在元件构造部的凹凸。近年来，半导体晶片已减薄至几十μm左右，由此，表面的凹凸相对地变大。因此，存在磨削加工时因表面的凹凸而导致半导体晶片容易破裂的问题。为了抑制该半导体晶片的破裂，在专利文献1、2中提出了在向半导体晶片的表面粘贴保护板的基础上进行磨削加工的方法。专利文献1提出了使用具有厚的粘合层的保护板来缓和元件构造部的凹凸的方法。另外，专利文献2提出了使用设置了具有特定弹性模量的中间层的层叠板来缓和元件构造部的凹凸的方法。
专利文献1：日本特开2006－196710号公报
专利文献2：日本特开2001－203255号公报
为了追随于半导体晶片的表面的凹凸而缓和台阶，专利文献1的中间层或者专利文献2的粘合层需要使用弹性模量小、比较柔软的部件。因此，会有如下问题，即，由于磨削加工时的磨石的负载而导致保护板变形，在将晶片加工得薄时，晶片也变形，产生破裂。特别是，在对碳化硅衬底或者蓝宝石衬底等难磨削材料进行薄化加工时，对半导体晶片的负载变大，因此，会产生以下问题，即，在保护板施加大的负载而变形、旋转电动机负载的不稳定、磨石磨损率的增大、晶片破裂的产生等。
发明内容
本发明是为了解决上述问题而提出的，目的在于在半导体晶片的磨削加工中抑制破裂。
在本发明的半导体装置的制造方法中，在半导体晶片的形成了元件构造的第1主面形成弹性模量大于或等于2GPa的表面保护膜，将半导体晶片的第1主面侧载置于工作台，对半导体晶片的与第1主面相反的面即第2主面进行磨削。
发明的效果
根据本发明的半导体装置的制造方法，在半导体晶片的第1主面形成弹性模量大于或等于2GPa的表面保护膜，因此，抑制了在半导体晶片的磨削加工时由来自磨石的负载导致的表面保护膜的变形。因此，抑制了半导体晶片的破裂。
附图说明
图1是在半导体晶片的第1主面之上形成了表面保护膜的状态的剖面图。
图2是表示表面保护膜形成后的半导体晶片的端部的俯视图。
图3是表示对比例的半导体晶片的磨削加工的图。
图4是表示对比例的半导体晶片的磨削加工的图。
图5是表示实施方式1的半导体晶片的磨削加工的图。
图6是表示对比例的半导体晶片的晶片保护率的图。
图7是表示实施方式1的半导体晶片的晶片保护率的图。
图8是表示分别在第1主面形成了保护板A、保护板B以及树脂部件C的半导体晶片的晶片破裂的发生率的图。
标号的说明
1半导体晶片，1A第1主面，1B第2主面，5磨石，6轮，7工作台，8表面保护膜。
具体实施方式
＜A.实施方式1＞
图1是表示在半导体晶片1的第1主面1A之上形成了表面保护膜8的状态的剖面图。半导体晶片1具有：第1主面1A、与第1主面1A相反侧的主面即第2主面1B。在半导体晶片1的第1主面1A形成有元件构造，形成有由于元件构造而产生的凹凸图案9。表面保护膜8形成在半导体晶片1的第1主面1A之上。如果表面保护膜8形成在第1主面1A之上，则在其表面产生因凹凸图案9而引起的凹凸。但是，之后，通过热处理使表面保护膜8的表面的凹凸得以缓和。表面保护膜8只要是能够覆盖凹凸图案9的台阶的厚度即可。例如，如果将凹凸图案9的台阶设为10μm，则表面保护膜8以20μm左右的厚度涂敷于第1主面1A。在表面保护膜8使用弹性模量大约为3GPa的聚酰亚胺树脂的情况下，通过200℃左右的热处理得到图1所示的构造。此外，表面保护膜8只要是弹性模量大于或等于2GPa的树脂部件即可，也可以是层叠构造。
图2是表示表面保护膜8形成后的半导体晶片1的端部的俯视图。表面保护膜8并不是形成于半导体晶片1的整个面，而是避开半导体晶片1的端部地形成。另外，表面保护膜8的端部是波浪形。因此，从半导体晶片1的端部至表面保护膜8的端部的距离根据半导体晶片1的圆周方向的位置而不同，将其最小值设为a，最大值设为b。
例如通过下面的方法，能够将表面保护膜8的端部设为波浪形。第1方法是在半导体晶片1的第1主面1A的整个面旋转涂敷树脂，形成表面保护膜8。之后，一边使半导体晶片1旋转一边向其外周部喷出去除液，使表面保护膜8溶解为波浪形。第2方法是在与第1方法同样地，在半导体晶片1的第1主面1A的整个面形成了表面保护膜8之后，一边使半导体晶片1旋转一边向其第2主面1B喷出去除液。然后，通过绕回至半导体晶片1的第1主面1A的外周部的去除液，使表面保护膜8溶解为波浪形。第3方法是通过点胶机(dispenser)将树脂涂敷于半导体晶片1的第1主面1A，使其端部成为波浪形。
从半导体晶片1的端部至表面保护膜8的端部的距离的最小值a大于或等于0.1mm，最大值b小于或等于1.3mm。上述的表面保护膜8的热处理可以在形成了表面保护膜8之后，在使其端部成为波浪形之前实施，也可以在使其端部成为波浪形之后实施。
下面，说明半导体晶片1的薄化加工。薄化加工是在形成表面保护膜8之后进行的。首先，将半导体晶片1的第1主面1A侧固定于磨削工作台7。然后，使磨削工作台7旋转，并且一边旋转安装了磨石5的轮(wheel)6一边使其下降，通过磨石5对半导体晶片1的第2主面1B进行磨削。
图3是作为对比例，示出在第1主面1A形成了保护板2的半导体晶片1的磨削加工。保护板2通常是基材板3和粘合层4的层叠构造。基材板3使用聚酯、聚烯烃类树脂或者聚酰亚胺等弹性模量大于或等于1GPa的弹性模量比较高的材料、或者弹性模量小于或等于1GPa的比较柔软的乙烯醋酸乙烯酯共聚树脂。粘合层4使用弹性模量为1MPa左右的丙烯酸类树脂。
如果磨削第2主面1B而使半导体晶片1变薄，则如图4所示，保护板2由于来自磨石5的负载而变形，半导体晶片1也变形，容易发生破裂。基材板3有时具有用于吸收凹凸图案9的台阶的中间层，在该情况下，中间层的弹性模量是1MPa左右。在该情况下，更加容易产生半导体晶片1的变形或者破裂。另外，磨削加工中的来自磨石5的负载不直接传递至半导体晶片1，因此，产生轮6的旋转电动机的负载变得不稳定或者磨石5的磨损率波动的问题。
另一方面，在实施方式1的结构中，在半导体晶片1的第1主面1A不形成保护板2而是形成表面保护膜8。表面保护膜8具有弹性模量大于或等于2GPa的高刚性，因此，如图5所示，能够抑制在磨削加工时表面保护膜8因来自磨石5的负载而变形。因此，解决了在对比例中可能产生的问题。
下面，说明基于表面保护膜8得到的晶片保护率。图6表示对比例的半导体晶片1的晶片保护率。在该对比例中，表面保护膜8的端部不是波浪形，与半导体晶片1的端部的距离恒定。图6的图的横轴表示半导体晶片1的半径方向的位置，纵轴表示晶片保护率。此外，晶片保护率表示在半导体晶片1的第1主面1A之上将与其中心的距离保持恒定而旋转了一周时的各点，半导体晶片1被表面保护膜8保护的比率。在对比例中，晶片保护率在半导体晶片1的半径方向上非连续地变化，因此，在半导体晶片1的端部容易发生破裂。
另一方面，如图7所示，就实施方式1的半导体晶片1而言，表面保护膜8的端部形成为波浪形，因此，晶片保护率在半导体晶片1的半径方向上连续地变化。因此，在薄化加工时，半导体晶片1从磨石5承受的负载的半径方向的变化得以缓和，能够抑制半导体晶片1的端部处的破裂。
另外，通过将从半导体晶片1的端部至表面保护膜8的端部的距离的最小值a设为0.1mm，从而抑制在晶片薄化后的工序中因表面保护膜8引起的异物的产生。另外，通过将从半导体晶片1的端部至表面保护膜8的端部的距离的最大值b设为1.3mm，从而抑制半导体晶片1的端部处的破裂。
特别是，在将碳化硅衬底或者蓝宝石衬底等难磨削材料用作半导体晶片1的情况下，磨削加工时的针对半导体晶片1的负载大，因此，由上述的晶片保护率带来的效果好。图8表示通过保护板A、保护板B、与实施方式1的表面保护膜8相应的树脂部件C保护碳化硅衬底，磨削加工至小于或等于100μm时的晶片破裂的发生率。此外，图8的纵轴表示晶片破裂的发生率，但这是将保护板A时的值作为1而标准化后的值。
保护板A是基材、中间层、粘合层的层叠构造，将基材设为大约150μm、将中间层和粘合层的合计设为大约80μm。保护板B是基材和粘合层的层叠构造，将基材设为大约120μm、将粘合层设为大约20μm。就保护板A而言，认为由于弹性模量低的中间层和粘合层厚，所以磨石5的负载引起的保护板A的变形大，晶片破裂率变大。就保护板B而言，由于粘合层薄，所以与保护板A相比晶片破裂率得到改善。另外，就没有中间层和粘合层的树脂部件C而言，认为由于变形最少，并且缓和了表面保护膜8的半径方向上的负载变化，所以也抑制了半导体晶片1的端部的破裂。
在实施方式1的半导体装置的制造方法中，在半导体晶片1的形成了元件构造的第1主面1A形成弹性模量大于或等于2GPa的表面保护膜8，将半导体晶片1的第1主面1A侧载置于磨削工作台7，对半导体晶片1的与第1主面1A相反的面即第2主面1B进行磨削。表面保护膜8的弹性模量大于或等于2GPa，因此，在半导体晶片1的磨削加工时抑制了由来自磨石5的负载引起的表面保护膜8的变形。因此，抑制了半导体晶片1的变形或者破裂。另外，轮6的旋转电动机的负载稳定化，抑制了磨石5的磨损率的波动。
另外，表面保护膜8能够使用聚酰亚胺。聚酰亚胺的弹性模量大约是3GPa，因此，得到上述效果。
另外，与半导体晶片1的第1主面1A的端部相比将表面保护膜8的端部形成于内侧，由此，能够抑制起因于表面保护膜8的异物在半导体晶片1内产生。
另外，通过使表面保护膜8的端部成为波浪形，能够使半导体晶片1的由表面保护膜8实现的保护率在半导体晶片1的半径方向上连续地变化。因此，在薄化加工时，半导体晶片1从磨石5承受的负载的半径方向的变化得以缓和，抑制了半导体晶片1的端部处的破裂。
另外，以表面保护膜8的端部和半导体晶片1的第1主面1A的端部的距离的最小值大于或等于0.1mm的方式形成表面保护膜8，由此，能够抑制起因于表面保护膜8的异物在半导体晶片1内产生。
另外，以表面保护膜8的端部和半导体晶片1的第1主面1A的端部的距离的最大值小于或等于1.3mm的方式形成表面保护膜8，由此，能够抑制半导体晶片1的端部处的破裂。
表面保护膜8的厚度大于或等于在半导体晶片1的第1主面1A形成的元件构造所形成的图案的厚度。由此，能够通过表面保护膜8覆盖元件构造的凹凸图案9的台阶。
此外，本发明能够在其发明范围内对各实施方式自由地进行组合，或者对各实施方式适当地变形、省略。

Claims (7)

1.一种半导体装置的制造方法，其中，
在半导体晶片的形成了元件构造的第1主面形成弹性模量大于或等于2GPa的表面保护膜，
将所述半导体晶片的所述第1主面侧载置于工作台，对所述半导体晶片的与所述第1主面相反的面即第2主面进行磨削。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述表面保护膜由聚酰亚胺构成。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述表面保护膜的形成是以所述表面保护膜的端部与所述半导体晶片的所述第1主面的端部相比位于更内侧的方式形成所述表面保护膜。
4.根据权利要求3所述的半导体装置的制造方法，其中，
所述表面保护膜的形成是以所述表面保护膜的端部成为波浪形的方式形成所述表面保护膜。
5.根据权利要求3或4所述的半导体装置的制造方法，其中，
所述表面保护膜的形成是以所述表面保护膜的端部和所述半导体晶片的所述第1主面的端部的距离的最小值大于或等于0.1mm的方式形成所述表面保护膜。
6.根据权利要求3至5中任一项所述的半导体装置的制造方法，其中，
所述表面保护膜的形成是以所述表面保护膜的端部和所述半导体晶片的所述第1主面的端部的距离的最大值小于或等于1.3mm的方式形成所述表面保护膜。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其中，
所述表面保护膜的厚度大于或等于在所述半导体晶片的所述第1主面形成的所述元件构造所形成的图案的厚度。
CN201910843619.1A 2018-09-11 2019-09-06 半导体装置的制造方法 Active CN110890281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018169281A JP6987034B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法
JP2018-169281 2018-09-11

Publications (2)

Publication Number Publication Date
CN110890281A true CN110890281A (zh) 2020-03-17
CN110890281B CN110890281B (zh) 2023-08-18

Family

ID=69621427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910843619.1A Active CN110890281B (zh) 2018-09-11 2019-09-06 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10811368B2 (zh)
JP (1) JP6987034B2 (zh)
CN (1) CN110890281B (zh)
DE (1) DE102019213504B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115319639A (zh) * 2022-09-22 2022-11-11 西安奕斯伟材料科技有限公司 研磨装置、研磨方法及硅片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2002203828A (ja) * 2000-12-28 2002-07-19 Lintec Corp ウエハの裏面研削方法
JP2004006630A (ja) * 2002-01-11 2004-01-08 Mitsui Chemicals Inc 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
US20070190908A1 (en) * 2006-02-13 2007-08-16 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP2008114349A (ja) * 2006-11-07 2008-05-22 Disco Abrasive Syst Ltd ウエーハの研削方法および研削装置
US20080157235A1 (en) * 2004-06-04 2008-07-03 Rogers John A Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US20130320519A1 (en) * 2012-06-04 2013-12-05 Stats Chippac, Ltd. Semiconductor Device and Method of Backgrinding and Singulation of Semiconductor Wafer while Reducing Kerf Shifting and Protecting Wafer Surfaces
CN104221131A (zh) * 2012-09-07 2014-12-17 富士电机株式会社 半导体元件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート
JP2004207459A (ja) 2002-12-25 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの研削方法
JP2004200451A (ja) 2002-12-19 2004-07-15 Nitto Denko Corp 半導体ウエハ加工用保護シート

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2002203828A (ja) * 2000-12-28 2002-07-19 Lintec Corp ウエハの裏面研削方法
JP2004006630A (ja) * 2002-01-11 2004-01-08 Mitsui Chemicals Inc 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
US20080157235A1 (en) * 2004-06-04 2008-07-03 Rogers John A Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
US20070190908A1 (en) * 2006-02-13 2007-08-16 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP2008114349A (ja) * 2006-11-07 2008-05-22 Disco Abrasive Syst Ltd ウエーハの研削方法および研削装置
US20130320519A1 (en) * 2012-06-04 2013-12-05 Stats Chippac, Ltd. Semiconductor Device and Method of Backgrinding and Singulation of Semiconductor Wafer while Reducing Kerf Shifting and Protecting Wafer Surfaces
CN104221131A (zh) * 2012-09-07 2014-12-17 富士电机株式会社 半导体元件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115319639A (zh) * 2022-09-22 2022-11-11 西安奕斯伟材料科技有限公司 研磨装置、研磨方法及硅片

Also Published As

Publication number Publication date
US10811368B2 (en) 2020-10-20
JP2020043216A (ja) 2020-03-19
JP6987034B2 (ja) 2021-12-22
CN110890281B (zh) 2023-08-18
DE102019213504B4 (de) 2024-05-08
DE102019213504A1 (de) 2020-03-12
US20200083181A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
JP6504750B2 (ja) ウェーハの加工方法
US10032669B2 (en) Wafer dividing method
JP5320619B2 (ja) 半導体装置の製造方法
CN108140609A (zh) 处理晶圆的方法以及用在该方法中的保护片材
JP2007096115A (ja) 半導体装置の製造方法
TWI767022B (zh) 基板處理方法及基板處理系統
EP2530704B1 (en) Method for manufacturing bonded wafer
US11545395B2 (en) Techniques for wafer stack processing
WO2019142556A1 (ja) ワイドギャップ半導体基板、ワイドギャップ半導体基板の製造装置、およびワイドギャップ半導体基板の製造方法
US11201126B2 (en) Method of producing a substrate and system for producing a substrate
CN110890281B (zh) 半导体装置的制造方法
JP6245376B2 (ja) 半導体装置の製造方法
US9929052B2 (en) Wafer processing method
JP7313775B2 (ja) ウェーハの加工方法
CN105765701A (zh) 半导体装置的制造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
CN113990740A (zh) 一种晶圆背面减薄的方法及晶圆结构
JP7455470B2 (ja) ウェーハの加工方法
CN110534404B (zh) 半导体装置的制造方法
TWI505342B (zh) 薄化晶圓的方法
CN116525427A (zh) 晶圆背面减薄方法及晶圆背面减薄系统
CN115083889A (zh) 晶圆的研磨方法及晶圆的处理方法
KR101822669B1 (ko) 임시 결합된 제품 웨이퍼의 처리 방법
CN115223859A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant