DE102019213504A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102019213504A1
DE102019213504A1 DE102019213504.8A DE102019213504A DE102019213504A1 DE 102019213504 A1 DE102019213504 A1 DE 102019213504A1 DE 102019213504 A DE102019213504 A DE 102019213504A DE 102019213504 A1 DE102019213504 A1 DE 102019213504A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
protective film
main surface
protection film
surface protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019213504.8A
Other languages
English (en)
Other versions
DE102019213504B4 (de
Inventor
Shunichi Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019213504A1 publication Critical patent/DE102019213504A1/de
Application granted granted Critical
Publication of DE102019213504B4 publication Critical patent/DE102019213504B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung wird ein Oberflächenschutzfilm mit einem Elastizitätsmodul von 2 GPa oder mehr auf einer ersten Hauptoberfläche eines Halbleiterwafers gebildet, wo ein Elementaufbau ausgebildet ist, wird der Halbleiterwafer auf einem Tisch platziert, wobei die erste Hauptoberfläche dem Tisch zugewandt ist, und wird eine der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche des Halbleiterwafers wird geschliffen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Schleifen eines Halbleiterwafers.
  • Beschreibung des allgemeinen Stands der Technik
  • Halbleitervorrichtungen wie etwa Speicher oder Mikroprozessoren werden entsprechend einer dreidimensionalen Integration oder dergleichen in einer Baugruppe dicht angeordnet. Dies erfordert, dass ein Halbleiterwafer dünner ist. Um eine Stromtragfähigkeit wie etwa Ein-Charakteristiken von Leistungs-Halbleitervorrichtungen wie etwa IGBTs, MOSFETs oder Dioden zu erhöhen, die auf Inverterschaltungen montiert werden, die für einen Motorantrieb auf industriellem oder kraftfahrzeugtechnischem Gebiet oder an unterbrechungsfreien Stromversorgungen genutzt werden, wird ferner an Halbleiterwafern ein Abdünnprozess durchgeführt. Gegenwärtig ist eine Abdünnung von Halbleiterwafern auf einige zehn µm möglich.
  • Solch eine Halbleitervorrichtung wird nach der folgenden Prozedur hergestellt. Zuerst wird ein Teil eines Elementaufbaus, der eine Elektrode und einen isolierenden Schutzfilm umfasst, auf einer vorderen Oberfläche eines Halbleiterwafers gebildet. Als Nächstes werden ein Abdünnprozess, eine chemische Behandlung, eine Wärmebehandlung, eine Elektrodenbildung und dergleichen auf einer rückwärtigen Oberfläche des Halbleiterwafers durchgeführt. Der Halbleiterwafer wird dann in Chips bzw. Dies zerteilt.
  • Der Abdünnprozess auf dem Halbleiterwafer wird mittels mechanischen Schleifens durchgeführt. Die vordere Oberfläche des Halbleiterwafers wird an einem Schleiftisch befestigt, und ein Schleifstein wird in Richtung des Halbleiterwafers abgesenkt, wobei man einen Schleifstein und den Schleiftisch kontinuierlich rotieren lässt, um die rückwärtige Oberfläche des Halbleiterwafers zu schleifen. Im Allgemeinen ist es notwendig, die vordere Oberfläche des Halbleiterwafers im Rahmen des Schleifprozesses zu schützen, um zu verhindern, dass der Elementaufbauteil durch Späne oder Wasser, das zum Schleifen genutzt wird, beschädigt oder kontaminiert wird.
  • Erhebungen und Vertiefungen des Elementaufbauteils treten auf der vorderen Oberfläche des Halbleiterwafers in Erscheinung. In den letzten Jahren wurden, während der Halbleiterwafer bis etwa einige zehn µm abgedünnt wurde, solche Erhebungen und Vertiefungen der vorderen Oberfläche verhältnismäßig groß. Dies wirft ein Problem auf, dass der Halbleiterwafer im Rahmen des Schleifprozesses aufgrund der Erhebungen und Vertiefungen der vorderen Oberfläche rissanfällig wird. In der offengelegten japanischen Patentanmeldung Nr. 2006-196710 und der offengelegten japanischen Patentanmeldung Nr. 2001-203255 werden Verfahren vorgeschlagen, um den Schleifprozess mit einer Schutzfolie durchzuführen, die an der vorderen Oberfläche des Halbleiterwafers angebracht wird, um zu verhindern, dass der Halbleiterwafer gebrochen wird. In der offengelegten japanischen Patentanmeldung Nr. 2006-196710 wird ein Verfahren vorgeschlagen, um die Erhebungen und Vertiefungen des Elementaufbauteils zu reduzieren, indem eine eine dicke Klebstoffschicht enthaltende Schutzfolie verwendet wird. Ferner wird in der offengelegten japanischen Patentanmeldung Nr. 2001-203255 ein Verfahren vorgeschlagen, um die Erhebungen und Vertiefungen des Elementaufbauteils zu reduzieren, indem eine laminierte Folie genutzt wird, die eine Zwischenschicht mit einem spezifischen Elastizitätsmodul enthält.
  • Um einen Niveauunterschied durch Verfolgen der Erhebungen und Vertiefungen der vorderen Oberfläche des Halbleiterwafers zu reduzieren, ist es notwendig, ein verhältnismäßig weiches Bauteil mit einem kleinen Elastizitätsmodul für die Zwischenschicht der offengelegten japanischen Patentanmeldung Nr. 2006-196710 oder die Klebstoffschicht der offengelegten japanischen Patentanmeldung Nr. 2001-203255 zu verwenden. Dies wirft insofern ein Problem auf, als die Schutzfolie durch eine Belastung vom Schleifstein im Rahmen des Schleifprozesses verformt wird und der Wafer, wenn er dünner prozessiert wird, ebenfalls verformt und gebrochen wird. Wenn der Abdünnprozess insbesondere an einem schwer zu schleifenden Material wie etwa einem Siliziumcarbidsubstrat oder einem Saphirsubstrat durchgeführt wird, wird eine dem Halbleiterwafer beaufschlagte Belastung groß, so dass die große Belastung auf die Schutzfolie so angewendet wird, dass sich die Schutzfolie verformt, was wiederum eine Belastung eines Drehmotors instabil macht, ein Ausmaß eines Verschleißes auf dem Schleifstein erhöht und den Wafer bricht.
  • ZUSAMMENFASSUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, zu verhindern, dass ein Halbleiterwafer im Rahmen eines Schleifprozesses gebrochen wird.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Ausbilden eines Oberflächenschutzfilms mit einem Elastizitätsmodul von 2 GPa oder mehr auf einer ersten Hauptoberfläche eines Halbleiterwafers, auf der ein Elementaufbau ausgebildet ist, und ein Platzieren des Halbleiterwafers auf einem Tisch, wobei die erste Hauptoberfläche dem Tisch zugewandt ist, und ein Schleifen einer zweiten Hauptoberfläche des Halbleiterwafers, die der ersten Hauptoberfläche gegenüber liegt.
  • Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung wird, da der Oberflächenschutzfilm mit einem Elastizitätsmodul von 2 GPa oder mehr auf der ersten Hauptoberfläche des Halbleiterwafers ausgebildet wird, verhindert, dass der Oberflächenschutzfilm aufgrund einer Belastung vom Schleifstein verformt wird, während der Halbleiterwafer den Schleifprozess durchläuft. Dies wiederum verhindert, dass der Halbleiterwafer gebrochen wird.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht eines Halbleiterwafers mit einem auf einer ersten Hauptoberfläche des Halbleiterwafers ausgebildeten Oberflächenschutzfilm;
    • 2 ist eine Draufsicht eines Endes des Halbleiterwafers, auf dem der Oberflächenschutzfilm ausgebildet wurde;
    • 3 und 4 sind Diagramme, die einen Schleifprozess auf einem Halbleiterwafer eines Vergleichsbeispiels veranschaulichen;
    • 5 ist ein Diagramm, das einen Schleifprozess auf einem Halbleiterwafer einer ersten bevorzugten Ausführungsform veranschaulicht;
    • 6 ist ein Diagramm, das einen Grad eines Waferschutzes des Halbleiterwafers des Vergleichsbeispiels veranschaulicht;
    • 7 ist ein Diagramm, das einen Grad eines Waferschutzes des Halbleiterwafers der ersten bevorzugten Ausführungsform veranschaulicht; und
    • 8 ist ein Diagramm, das Häufigkeiten eines Waferbruchs in Halbleiterwafern mit einer Schutzfolie A, einer Schutzfolie B und einem Harzbauteil C veranschaulicht, die auf ihren jeweiligen ersten Hauptoberflächen ausgebildet wurden.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Erste Ausführungsform>
  • 1 ist eine Querschnittsansicht eines Halbleiterwafers 1 mit einem auf einer ersten Hauptoberfläche 1A des Halbleiterwafers 1 ausgebildeten Oberflächenschutzfilm 8. Der Halbleiterwafer 1 weist die erste Hauptoberfläche 1A und eine zweite Hauptoberfläche 1B auf, die eine der ersten Hauptoberfläche 1A gegenüberliegende Hauptoberfläche ist. Ein Elementaufbau ist auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 ausgebildet, und durch den Elementaufbau wird eine Erhebungs- und Vertiefungsstruktur 9 geschaffen. Der Oberflächenschutzfilm 8 ist auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 ausgebildet. Wenn der Oberflächenschutzfilm 8 auf der ersten Hauptoberfläche 1A ausgebildet ist, zeigen sich aufgrund der Erhebungs- und Vertiefungsstruktur 9 Erhebungen und Vertiefungen auf einer vorderen Oberfläche des Oberflächenschutzfilms 8. Die Erhebungen und Vertiefungen auf der vorderen Oberfläche des Oberflächenschutzfilms 8 werden jedoch danach durch eine Wärmebehandlung reduziert. Der Oberflächenschutzfilm 8 kann so dick sein, dass er einen durch die Erhebungs- und Vertiefungsstruktur 9 verursachten Niveauunterschied abdecken kann. Nimmt man beispielsweise an, dass der durch die Erhebungs- und Vertiefungsstruktur 9 verursachte Niveauunterschied 10 µm beträgt, wird der Oberflächenschutzfilm 8 mit einer Dicke von etwa 20 µm auf die erste Hauptoberfläche 1A aufgebracht. Wenn ein Polyimidharz mit einem Elastizitätsmodul von etwa 3 GPa für den Oberflächenschutzfilm 8 verwendet wird, erzeugt eine Wärmebehandlung bei etwa 200 °C einen in 1 veranschaulichten Aufbau. Man beachte, dass der Oberflächenschutzfilm 8 zumindest ein Harzbauteil mit einem Elastizitätsmodul von 2 GPa oder mehr sein kann und einen laminierten Aufbau aufweisen kann.
  • 2 ist eine Draufsicht eines Ende des Halbleiterwafers 1, auf dem der Oberflächenschutzfilm 8 ausgebildet wurde. Der Oberflächenschutzfilm 8 ist nicht notwendigerweise über dem gesamten Halbleiterwafer 1 ausgebildet und ist über dem Halbleiterwafer 1 mit Ausnahme des Endes des Halbleiterwafers 1 ausgebildet. Ferner ist das Ende des Oberflächenschutzfilms 8 wellig. Demzufolge variiert ein Abstand vom Ende des Halbleiterwafers 1 zu einem Ende des Oberflächenschutzfilms 8 mit einer Position in Umfangsrichtung auf dem Halbleiterwafer 1, und minimale und maximale Werte des Abstands sind durch a bzw. b bezeichnet.
  • Das Ende des Oberflächenschutzfilms 8 kann beispielsweise durch das folgende Verfahren wellig gemacht werden. In einem ersten Verfahren wird über der gesamten ersten Hauptoberfläche 1A des Halbleiterwafers 1 mittels Schleuderbeschichtung ein Harz aufgebracht, um den Oberflächenschutzfilm 8 zu bilden. Danach lässt man, wobei man den Halbleiterwafer 1 weiter rotieren lässt, auf einen äußeren Randbereich des Halbleiterwafers 1 ein Entfernungsmittel ausströmen, um den Oberflächenschutzfilm 8 aufzulösen, wodurch der Oberflächenschutzfilm 8 wellig gemacht wird. In einem zweiten Verfahren wird der Oberflächenschutzfilm 8 über der gesamten ersten Hauptoberfläche 1A des Halbleiterwafers 1 wie im ersten Verfahren gebildet, und dann lässt man das Entfernungsmittel zur zweiten Hauptoberfläche 1 B ausströmen, wobei man den Halbleiterwafer 1 weiter rotieren lässt. Das Entfernungsmittel, das entlang dem äußeren Randbereich der ersten Hauptoberfläche 1A des Halbleiterwafers 1 geströmt ist, löst den Oberflächenschutzfilm 8 auf, wodurch der Oberflächenschutzfilm 8 wellig gemacht wird. In einem dritten Verfahren wird auf die erste Hauptoberfläche 1A des Halbleiterwafers 1 mit einem Spender Harz aufgebracht, um ein Ende der ersten Hauptoberfläche 1A wellig zu machen.
  • Der minimale Wert des Abstands vom Ende des Halbleiterwafers 1 zum Ende des Oberflächenschutzfilms 8 ist gleich oder größer als 0,1 mm, und der maximale Wert b ist gleich oder geringer als 1,3 mm. Die oben beschriebene Wärmebehandlung an dem Oberflächenschutzfilm 8 wird durchgeführt, entweder bevor oder nachdem das Ende des Oberflächenschutzfilms 8 wellig gemacht wird.
  • Als Nächstes wird ein Abdünnprozess auf dem Halbleiterwafer 1 beschrieben. Der Abdünnprozess wird durchgeführt, nachdem der Oberflächenschutzfilm 8 ausgebildet ist. Zunächst wird der Halbleiterwafer 1 an einem Schleiftisch 7 befestigt, wobei die erste Hauptoberfläche 1A dem Schleiftisch 7 zugewandt ist. Danach lässt man den Schleiftisch 7 rotieren, und ein Rad 6, an dem ein Schleifstein 5 angebracht ist, lässt man rotieren und wird abgesenkt, um zu veranlassen, dass der Schleifstein 5 die zweite Hauptoberfläche 1B des Halbleiterwafers 1 schleift.
  • 3 veranschaulicht als ein Vergleichsbeispiel einen Schleifprozess auf dem Halbleiterwafer 1 mit einer auf der ersten Hauptoberfläche 1A ausgebildeten Schutzfolie 2. Solch eine Schutzfolie 2 hat typischerweise einen laminierten Aufbau aus einer Basisfolie 3 und einer Klebstoffschicht 4. Die Basisfolie 3 besteht aus einem Material mit einem verhältnismäßig hohen Elastizitätsmodul von 1 GPa oder mehr wie etwa Polyester, Polyolefinharz oder Polyimid oder einem Ethylenvinylacetat-Copolymerharz mit einem verhältnismäßig niedrigen Elastizitätsmodul von 1 GPa oder geringer. Die Klebstoffschicht 4 besteht aus einem Acrylharz mit einem Elastizitätsmodul von etwa 1 MPa.
  • Wenn die zweite Hauptoberfläche 1B geschliffen wird, um den Hableiterwafer 1 dünner zu machen, wird, wie in 4 veranschaulicht ist, die Schutzfolie 2 durch eine Belastung vom Schleifstein 5 verformt, und dementsprechend wird auch der Halbleiterwafer 1 verformt und wird rissanfällig. Die Basisfolie 3 kann eine Zwischenschicht enthalten, um den durch die Erhebungs- und Vertiefungsstruktur 9 verursachten Niveauunterschied aufzunehmen, und in solch einer Konfiguration beträgt der Elastizitätsmodul der Zwischenschicht etwa 1 MPa.
  • Diese Konfiguration macht den Halbleiterwafer 1 weiter anfällig für eine Verformung oder Rissbildung. Die Belastung vom Schleifstein 5 wird im Rahmen des Schleifprozesses nicht direkt auf den Halbleiterwafer 1 übertragen, was eine Belastung eines Drehmotors des Rads 6 instabil macht oder ein Ausmaß eines Verschleißes auf dem Schleifstein 5 ungleichmäßig macht.
  • Auf der anderen Seite ist in einer Konfiguration der ersten bevorzugten Ausführungsform auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 anstelle der Schutzfolie 2 der Oberflächenschutzfilm 8 ausgebildet. Es kann verhindert werden, dass der Oberflächenschutzfilm 8 mit einer hohen Steifigkeit aufgrund des hohen Elastizitätsmoduls von 2 GPa oder mehr durch die Belastung vom Schleifstein 5 während des Schleifprozesses verformt wird, wie in 5 veranschaulicht ist. Dies wiederum eliminiert das Problem, das im Vergleichsbeispiel auftreten kann.
  • Als Nächstes wird ein Grad eines Waferschutzes durch den Oberflächenschutzfilm 8 beschrieben. 6 veranschaulicht einen Grad des Waferschutzes des Halbleiterwafers 1 des Vergleichsbeispiels. In diesem Vergleichsbeispiel ist das Ende des Oberflächenschutzfilms 8 nicht wellig und weist einen konstanten Abstand vom Ende des Halbleiterwafers 1 auf. Eine Abszissenachse einer grafischen Darstellung von 6 repräsentiert eine Position auf dem Halbleiterwafer 1 in einer radialen Richtung, und eine Ordinatenachse repräsentiert den Grad des Waferschutzes. Man beachte, das sich der Grad des Waferschutzes auf ein Ausmaß des Schutzes, durch den Oberflächenschutzfilm 8, des Halbleiterwafers 1 an Punkten auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 bezieht, wobei die Punkte auf einem Kreis um eine Mitte der ersten Hauptoberfläche 1A des Halbleiterwafers 1 liegen. Im Vergleichsbeispiel variiert der Grad des Waferschutzes entlang der radialen Richtung des Halbleiterwafers 1 nicht kontinuierlich, was das Ende des Halbleiterwafers 1 rissanfällig macht.
  • Auf der anderen Seite variiert, wie in 7 veranschaulicht ist, im Halbleiterwafer 1 der ersten bevorzugten Ausführungsform, da das Ende des Oberflächenschutzfilms 8 in eine Wellenform ausgebildet ist, der Grad des Waferschutzes entlang der radialen Richtung des Halbleiterwafers 1 kontinuierlich. Dies macht es möglich, eine Variation der Belastung in der radialen Richtung, die der Halbleiterwafer 1 vom Schleifstein 5 im Rahmen des Abdünnprozesses aufnimmt, zu reduzieren und dementsprechend zu verhindern, dass das Ende des Halbleiterwafers 1 gebrochen wird.
  • Richtet man ferner den minimalen Wert des Abstands vom Ende des Halbleiterwafers 1 zum Ende des Oberflächenschutzfilms 8 gleich 0,1 mm ein, verhindert dies eine Erzeugung von Fremdkörpern, die durch den Oberflächenschutzfilm 8 in einem Prozess nach dem Waferabdünnen verursacht wird. Richtet man ferner den maximalen Wert b des Abstands vom Ende das Halbleiterwafers 1 zum Ende des Oberflächenschutzfilms 8 auf 1,3 mm ein, verhindert dies, dass das Ende des Halbleiterwafers 1 gebrochen wird.
  • Insbesondere ist in einer Konfiguration, in der ein schwer zu schleifendes Material wie etwa ein Siliziumcarbidsubstrat oder ein Saphirsubstrat für den Halbleiterwafer 1 verwendet wird, die Belastung auf den Halbleiterwafer 1 im Rahmen des Schleifprozesses groß, so dass ein Effekt des oben beschriebenen Grads eines Waferschutzes signifikant ist. 8 veranschaulicht Häufigkeiten eines Waferbruchs, wenn das Siliziumcarbidsubstrat durch eine Schutzfolie A, eine Schutzfolie B und ein Harzbauteil C entsprechend dem Oberflächenschutzfilm 8 der ersten bevorzugten Ausführungsform geschützt ist und auf 100 µm oder weniger geschliffen wird. Man beachte, dass eine Ordinatenachse von 8 eine Häufigkeit eines Waferbruchs repräsentiert, die einem Wert entspricht, der mit einem auf 1 gesetzten Wert der Schutzfolie A normiert ist.
  • Die Schutzfolie A weist einen laminierten Aufbau aus einer Basis, einer Zwischenschicht und einer Klebstoffschicht auf, in dem die Basis eine Dicke von etwa 150 µm hat und die Zwischenschicht und die Klebstoffschicht eine Dicke von etwa 80 µm insgesamt aufweisen. Die Schutzfolie B weist einen laminierten Aufbau aus einer Basis und einer Klebstoffschicht auf, in dem die Basis eine Dicke von etwa 120 µm aufweist und die Klebstoffschicht eine Dicke von etwa 20 µm hat. Da in der Schutzfolie A die Zwischenschicht und die Klebstoffschicht mit einem niedrigen Elastizitätsmodul dicker sind, wird eine Verformung der Schutzfolie A aufgrund der Belastung vom Schleifstein 5 größer, und dementsprechend wird die Häufigkeit eines Waferbruchs mutmaßlich höher. Da in der Schutzfolie B die Klebstoffschicht dünner ist, wird verglichen mit der Schutzfolie A die Häufigkeit eines Waferbruchs gering. Ferner ist das Harzbauteil C, das weder die Zwischenschicht noch die Klebstoffschicht aufweist, der kleinsten Verformung unterworfen und reduziert ferner die Variation der Belastung in der radialen Richtung auf dem Oberflächenschutzfilm 8, was mutmaßlich verhindert, dass das Ende des Halbleiterwafers 1 gebrochen wird.
  • Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung der ersten bevorzugten Ausführungsform wird der Oberflächenschutzfilm 8 mit einem Elastizitätsmodul von 2 GPa oder mehr auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 ausgebildet, wo der Elementaufbau ausgebildet ist, wird der Halbleiterwafer 1 auf dem Schleiftisch 7 platziert, wobei die erste Hauptoberfläche 1A dem Schleiftisch 7 zugewandt ist, und wird die der ersten Hauptoberfläche 1A entgegengesetzte zweite Hauptoberfläche 1B des Halbleiterwafers 1 geschliffen. Da der Elastizitätsmodul des Oberflächenschutzfilms 8 gleich 2 GPa oder größer ist, wird die Verformung des Oberflächenschutzfilms 8 aufgrund der Belastung vom Schleifstein 5 verhindert, während der Halbleiterwafer 1 den Schleifprozess durchläuft. Dies wiederum verhindert, dass der Halbleiterwafer 1 verformt oder gebrochen wird. Ferner stabilisiert dies die Belastung des Drehmotors des Rads 6 und macht dementsprechend das Ausmaß eines Verschleißes auf dem Schleifstein 5 weniger ungleichmäßig.
  • Für den Oberflächenschutzfilm 8 kann ferner Polyimid verwendet werden. Da das Polyimid einen Elastizitätsmodul von etwa 3 GPa aufweist, kann der oben beschriebene Effekt erhalten werden.
  • Ferner ermöglicht ein Ausbilden des Endes des Oberflächenschutzfilms 8 innerhalb des Endes der ersten Hauptoberfläche 1A des Halbleiterwafers 1, eine Erzeugung eines Fremdkörpers, die durch den Oberflächenschutzfilm 8 verursacht wird, im Halbleiterwafer 1 zu verhindern.
  • Weiterhin ermöglicht eine wellenförmige Ausbildung des Endes des Oberflächenschutzfilms 8, dass der Grad eines Schutzes des Halbleiterwafers 1 durch den Oberflächenschutzfilm 8 entlang der radialen Richtung des Halbleiterwafers 1 kontinuierlich variiert. Dies reduziert die Variation der Belastung in der radialen Richtung, die der Halbleiterwafer 1 vom Schleifstein 5 im Rahmen des Abdünnprozesses aufnimmt, und verhindert dementsprechend, dass das Ende des Halbleiterwafers 1 gebrochen wird.
  • Ein Ausbilden des Oberflächenschutzfilms 8, so dass der minimale Wert des Abstands zwischen dem Ende des Oberflächenschutzfilms 8 und dem Ende der ersten Hauptoberfläche 1A des Halbleiterwafers 1 gleich oder größer als 0,1 mm eingerichtet wird, ermöglicht, die Erzeugung eines Fremdkörpers, die durch den Oberflächenschutzfilm 8 verursacht wird, im Halbleiterwafer 1 zu verhindern.
  • Ein Ausbilden des Oberflächenschutzfilms 8, so dass der maximale Wert des Abstands zwischen dem Ende des Oberflächenschutzfilms 8 und dem Ende der ersten Hauptoberfläche 1A des Halbleiterwafers 1 gleich oder geringer als 1,3 mm eingerichtet wird, ermöglicht ferner, zu verhindern, dass das Ende des Halbleiterwafers 1 gebrochen wird.
  • Die Dicke des Oberflächenschutzfilms 8 wird gleich einer oder größer als eine Dicke einer Struktur des auf der ersten Hauptoberfläche 1A des Halbleiterwafers 1 ausgebildeten Elementaufbaus geschaffen. Dies ermöglicht, dass der Oberflächenschutzfilm 8 den durch die Erhebungs- und Vertiefungsstruktur 9 des Elementaufbaus hervorgerufenen Niveauunterschied abdeckt.
  • Man beachte, dass die vorliegende Erfindung durch jede beliebige Kombination der bevorzugten Ausführungsformen innerhalb des Umfangs der vorliegenden Erfindung ausgestaltet werden kann und, wie jeweils anwendbar, jede der bevorzugten Ausführungsformen modifiziert oder weggelassen werden kann.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006196710 [0005, 0006]
    • JP 2001203255 [0005, 0006]

Claims (7)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Oberflächenschutzfilms (8) mit einem Elastizitätsmodul von 2 GPa oder mehr auf einer ersten Hauptoberfläche (1A) eines Halbleiterwafers (1), worauf ein Elementaufbau ausgebildet ist; und Platzieren des Halbleiterwafers (1) auf einem Tisch (7), wobei die erste Hauptoberfläche (1A) dem Tisch (7) zugewandt ist, und Schleifen einer zweiten Hauptoberfläche (1B) des Halbleiterwafers (1), die der ersten Hauptoberfläche (1A) gegenüber liegt.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei der Oberflächenschutzfilm (8) aus Polyimid besteht.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Ausbilden des Oberflächenschutzfilms (8) in einem Ausbilden des Oberflächenschutzfilms (8), so dass ein Ende des Oberflächenschutzfilms (8) innerhalb eines Endes der ersten Hauptoberfläche (1A) des Halbleiterwafers (1) positioniert wird, besteht.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, wobei das Ausbilden des Oberflächenschutzfilms (8) in einem Ausbilden des Oberflächenschutzfilms (8), so dass das Ende des Oberflächenschutzfilms (8) wellig geschaffen wird, besteht.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3 oder 4, wobei das Ausbilden des Oberflächenschutzfilms (8) in einem Ausbilden des Oberflächenschutzfilms (8), so dass ein minimaler Wert eines Abstands zwischen dem Ende des Oberflächenschutzfilms (8) und dem Ende der ersten Hauptoberfläche (1A) des Halbleiterwafers (1) gleich oder größer als 0,1 mm eingerichtet wird, besteht.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, wobei das Ausbilden des Oberflächenschutzfilms (8) in einem Ausbilden des Oberflächenschutzfilms (8), so dass ein maximaler Wert des Abstands zwischen dem Ende des Oberflächenschutzfilms (8) und dem Ende der ersten Hauptoberfläche (1A) des Halbleiterwafers (1) gleich oder geringer als1,3 mm eingerichtet wird, besteht.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei eine Dicke des Oberflächenschutzfilms (8) gleich einer oder größer als eine Dicke einer Struktur ist, die durch den auf der ersten Hauptoberfläche (1A) des Halbleiterwafers (1) ausgebildete Elementaufbau geschaffen wird.
DE102019213504.8A 2018-09-11 2019-09-05 Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102019213504B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-169281 2018-09-11
JP2018169281A JP6987034B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102019213504A1 true DE102019213504A1 (de) 2020-03-12
DE102019213504B4 DE102019213504B4 (de) 2024-05-08

Family

ID=69621427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019213504.8A Active DE102019213504B4 (de) 2018-09-11 2019-09-05 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10811368B2 (de)
JP (1) JP6987034B2 (de)
CN (1) CN110890281B (de)
DE (1) DE102019213504B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115319639A (zh) * 2022-09-22 2022-11-11 西安奕斯伟材料科技有限公司 研磨装置、研磨方法及硅片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート
JP2002203828A (ja) * 2000-12-28 2002-07-19 Lintec Corp ウエハの裏面研削方法
JP4252805B2 (ja) * 2002-01-11 2009-04-08 三井化学株式会社 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
JP2004207459A (ja) 2002-12-25 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの研削方法
JP2004200451A (ja) 2002-12-19 2004-07-15 Nitto Denko Corp 半導体ウエハ加工用保護シート
US8217381B2 (en) * 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2006196710A (ja) 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
JP2007214502A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4977449B2 (ja) * 2006-11-07 2012-07-18 株式会社ディスコ ウエーハの研削方法および研削装置
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
CN104221131B (zh) * 2012-09-07 2016-12-21 富士电机株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
US10811368B2 (en) 2020-10-20
JP2020043216A (ja) 2020-03-19
US20200083181A1 (en) 2020-03-12
JP6987034B2 (ja) 2021-12-22
CN110890281A (zh) 2020-03-17
CN110890281B (zh) 2023-08-18
DE102019213504B4 (de) 2024-05-08

Similar Documents

Publication Publication Date Title
DE102010040441B4 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69837690T2 (de) Gerät zur Entfernung von an einer Prüfspitzenendfläche haftenden Fremdstoffen
DE112015006472T5 (de) Verfahren zum herstellen einer halbleiteranordnung
DE112013007505T5 (de) Halbleiterelement-Fertigungsverfahren und Wafer-Montagevorrichtung
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102013111016A1 (de) Vereinzelungsverfahren
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
DE102012214817A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102015211805A1 (de) Evaluierungsverfahren für Einrichtungswafer
DE102018206483A1 (de) Waferbearbeitungsverfahren
DE102018210393A1 (de) Bearbeitungsverfahren für ein Substrat
DE102018218900A1 (de) Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht
DE102019213504A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017215047A1 (de) Wafer und verfahren zum bearbeiten eines wafers
DE102019101142A1 (de) Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie
DE102019201438A1 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE112017002888T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018000935T5 (de) Verfahren zur Herstellung eines Wafers
DE112013007641B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP3113219B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division