DE102012214817A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012214817A1
DE102012214817A1 DE102012214817A DE102012214817A DE102012214817A1 DE 102012214817 A1 DE102012214817 A1 DE 102012214817A1 DE 102012214817 A DE102012214817 A DE 102012214817A DE 102012214817 A DE102012214817 A DE 102012214817A DE 102012214817 A1 DE102012214817 A1 DE 102012214817A1
Authority
DE
Germany
Prior art keywords
wafer
slope
semiconductor device
grindstone
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012214817A
Other languages
English (en)
Other versions
DE102012214817B4 (de
Inventor
Kazunari Nakata
Tamio Matsumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47665454&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102012214817(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012214817A1 publication Critical patent/DE102012214817A1/de
Application granted granted Critical
Publication of DE102012214817B4 publication Critical patent/DE102012214817B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung enthält einen Waferschleifschritt mittels eines rotierenden Schleifsteins (24), in dem in einem Wafer (10) ein verdünnter Abschnitt (26) ausgebildet wird, während gleichzeitig eine Steigung (25) ausgebildet wird, die den verdünnten Abschnitt (26) umgibt, wobei der Schleifstein (24) während der Ausbildung der Steigung (25) in der Weise positioniert wird, dass es zwischen der Steigung (25) und der ihr zugewandten Seite des Schleifsteins (24) stets einen Zwischenraum gibt, wobei der verdünnte Abschnitt (26) dünner als ein Umfangsabschnitt (32) des Wafers (10) ist und wobei die Steigung (25) entlang einer Innenumfangsseite des Umfangsabschnitts (32) verläuft und sie definiert und gegen eine Hauptoberfläche des Wafers (10) einen Winkel von wenigstens 75°, aber kleiner als 90° bildet. Ferner enthält das Verfahren zum Herstellen einer Halbleitervorrichtung einen Schritt des Ausbildens einer Halbleitervorrichtung in dem verdünnten Abschnitt (26).

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere ein Verfahren zur Herstellung einer Halbleitervorrichtung, die z. B. für die Steuerung von Industrie- und Fahrzeugmotoren usw. verwendet wird.
  • JP2009-279661 offenbart einen Wafer, in dem ein zentraler Abschnitt mittels eines Schleifsteins abgeschliffen worden ist, so dass der Wafer in dem zentralen Abschnitt dünner und in dem Umfangsabschnitt dicker ist. Das Abschleifen des zentralen Abschnitts des Wafers erfolgt in der Weise, dass die in diesem Abschnitt ausgebildeten Halbleitervorrichtungen die gewünschte Dicke aufweisen. Der Umfangsabschnitt des Wafers wird nicht abgeschliffen, um die Festigkeit des Wafers aufrechtzuerhalten.
  • Das Abschleifen eines Wafers unter Verwendung eines Schleifsteins führt zur Entstehung von Schliff oder Spänen. Falls sich der Schliff zwischen dem Schleifstein und dem Wafer verfängt und die Schleifoperation dennoch fortgeführt wird, können in dem Wafer örtliche Risse entstehen. Solche Risse werden als ”Abplatzungen” bezeichnet. Von diesen Abplatzungen ausgehend können sich Risse ausbreiten, was zum Bruch des Wafers führen kann, während Chemikalienlösung usw. wegen der darin gebildeten Abplatzungen auf der Waferoberfläche eingeschlossen werden können.
  • Die Erfindung soll die obigen Probleme lösen. Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, mit dem ein Wafer abgeschliffen werden kann, während die Ausbildung von Abplatzungen in dem Wafer verhindert wird.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die Merkmale und Vorteile der Erfindung können wie folgt zusammengefasst werden.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung enthält ein Verfahren zum Herstellen einer Halbleitervorrichtung einen Waferschleifschritt mittels eines rotierenden Schleifsteins, in dem in einem Wafer ein verdünnter Abschnitt ausgebildet wird, während gleichzeitig eine Steigung ausgebildet wird, die den verdünnten Abschnitt umgibt, wobei der Schleifstein während der Ausbildung der Steigung in der Weise positioniert wird, dass es zwischen der Steigung und der ihr zugewandten Seite des Schleifsteins stets einen Zwischenraum gibt, wobei der verdünnte Abschnitt dünner als ein Umfangsabschnitt des Wafers ist und wobei die Steigung entlang einer Innenumfangsseite des Umfangsabschnitts verläuft und sie definiert und gegen eine Hauptoberfläche des Wafers einen Winkel von wenigstens 75°, aber kleiner als 90° bildet, und einen Schritt des Ausbildens einer Halbleitervorrichtung in dem verdünnten Abschnitt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht eines Wafers, bevor er dem Abschleifen ausgesetzt wird;
  • 2 ein Diagramm des an dem Tisch der Waferschleifvorrichtung befestigten Wafers;
  • 3 eine perspektivische Ansicht des Schleifsteins aus 2, schräg von unten gesehen;
  • 4 ein Diagramm der Art und Weise, in der der Wafer durch die Waferschleifvorrichtung abgeschliffen wird;
  • 5 eine Querschnittsansicht des Wafers, nachdem er dem Schleifprozess ausgesetzt worden ist;
  • 6 eine Draufsicht der Ansicht von 5;
  • 7 eine Querschnittsansicht der auf dem verdünnten Abschnitt ausgebildeten Halbleitervorrichtungen;
  • 8 eine Querschnittsansicht eines herkömmlichen Verfahrens zur Herstellung einer Halbleitervorrichtung, das zu Vergleichszwecken dargestellt ist;
  • 9 eine Querschnittsansicht des Wafers, nachdem er durch das obige herkömmliche Vergleichsverfahren abgeschliffen und daraufhin verarbeitet worden ist;
  • 10 eine Draufsicht der Ansicht aus 9; und
  • 11 eine graphische Darstellung der Abhängigkeit der Anzahl der Abplatzungen, der Anzahl der Flecke und der Dickenschwankung des verdünnten Abschnitts in Abhängigkeit von dem Winkel θ der Steigung gegen die Hauptoberfläche des Wafers.
  • Anhand der Zeichnung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der Erfindung beschrieben. 1 ist eine Querschnittsansicht eines Wafers 10, bevor er dem Abschleifen ausgesetzt wird. Der Wafer 10 besteht aus Silicium und wird z. B. durch das FZ-Verfahren ausgebildet. Der Wafer 10 weist eine untere Oberfläche 10a und eine obere Oberfläche 10b auf. (Es wird angemerkt, dass der Wafer 10 in 1 in einer umgekehrten Lage gezeigt ist.) Halbleitervorrichtungsstrukturen wie etwa z. B. Transistoren und Verdrahtungsstrukturen werden in der oberen Oberfläche 10b ausgebildet. Daraufhin wird der Wafer 10 in der Weise gehalten, dass die untere Oberfläche 10a nach oben weist, wobei auf der oberen Oberfläche 10b des Wafers 10 ein Schutzband 12 befestigt wird.
  • Daraufhin wird der Wafer 10 auf dem Tisch einer Waferschleifvorrichtung befestigt. 2 zeigt den auf dem Tisch 20 der Waferschleifvorrichtung befestigten Wafer. Das Befestigen des Wafers 10 an dem Tisch 20 erfolgt durch Befestigen des Schutzbands 12 an dem Tisch 20 mittels Ansaugen. Die Waferschleifvorrichtung wird über dem Tisch 20 mit einer Schleifscheibe 22 und mit einem an dieser befestigten Schleifstein 24 bereitgestellt. Im Folgenden wird die Form des Schleifsteins 24 beschrieben. 3 ist eine perspektivische Ansicht des Schleifsteins aus 2, schräg von unten gesehen. Der Schleifstein 24 ist insgesamt ringförmig. Der Schleifstein 24 weist einen Kantenabschnitt 24a und eine untere Oberfläche 24b auf.
  • Nachfolgend wird ein Schleifprozess ausgeführt. 4 zeigt die Art und Weise, in der der Wafer durch die Waferschleifvorrichtung abgeschliffen wird. In diesem Schleifprozess wird z. B. der Tisch 20 in der in 4 gezeigten Richtung gedreht, während die Schleifscheibe 22 mit dem Schleifstein 24 daran in der entgegengesetzten Richtung gedreht wird. Daraufhin wird der Schleifstein 24 mit dem Wafer 10 in Kontakt gebracht, um den Wafer 10 abzuschleifen. Der Schleifstein 24 wechselt zwischen einer Bewegung parallel zu der in 4 gezeigten xy-Ebene und einer Bewegung in der z-Richtung. Durch dieses Abschleifen werden in dem Wafer 10 eine Steigung 25 und ein verdünnter Abschnitt 26 ausgebildet. Es wird angemerkt, dass der Tisch 20 und der Schleifstein 24 nicht notwendig in entgegengesetzten Richtungen gedreht zu werden brauchen.
  • Die Steigung 25 wird in der Weise ausgebildet, dass sie entlang der Innenumfangsseite des Umfangsabschnitts des Wafers 10 verläuft und diese definiert, wobei sie gegen die Hauptoberfläche (d. h. die untere Oberfläche 10a) des Wafers einen Winkel von wenigstens 75°, jedoch kleiner als 90°, bildet. In dem in 4 gezeigten Beispiel bildet die Steigung 25 mit der Hauptoberfläche des Wafers 10 einen Winkel von 80°. In diesem Schleifprozess wird die Steigung 25 dadurch ausgebildet, dass der Schleifstein 24 in Dickenrichtung des Wafers 10 allmählich in der Weise bewegt wird, dass es zwischen der Steigung 25 und der ihr zugewandten Seite des Schleifsteins 24 stets einen Zwischenraum gibt. Die Steigung 25 wird hauptsächlich unter Verwendung des Kantenabschnitts 24a des Schleifsteins 24 ausgebildet. Es wird angemerkt, dass 4 die Art und Weise zeigt, in der der durch die Schleifoperation erzeugte Schliff 29 durch den oben beschriebenen Zwischenraum ausgestoßen wird.
  • Der verdünnte Abschnitt 26 ist von der Steigung 25 umgeben und dünner als der Umfangsabschnitt des Wafers 10 ausgebildet. Der verdünnte Abschnitt 26 wird hauptsächlich dadurch ausgebildet, dass die untere Oberfläche 24b des Schleifsteins 24 mit dem Wafer in Kontakt gebracht wird. Die Oberfläche des verdünnten Abschnitts 26 ist flach. Der verdünnte Abschnitt 26 weist z. B. eine Dicke von näherungsweise 60 μm auf.
  • 5 ist eine Querschnittsansicht des Wafers, nachdem er dem Schleifprozess ausgesetzt gewesen ist. Der zentrale Abschnitt 30 des Wafers 10 weist die Steigung 25 und den darin ausgebildeten verdünnten Abschnitt 26 auf. Der zentrale Abschnitt 30 des Wafers ist von dem nicht abgeschliffenen Umfangsabschnitt 32 des Wafers umgeben. Der nicht abgeschliffene Umfangsabschnitt 32 wird als eine Stegstruktur bezeichnet. 6 ist eine Draufsicht der Ansicht aus 5. Der Umfangsabschnitt 32 ist ringförmig und verläuft entlang des Umfangs des Wafers 10.
  • Daraufhin wird nass oder trocken geätzt, um Verarbeitungsflecke in dem Wafer, die während des Schleifprozesses eingeführt worden sind, zu entfernen. Ferner wird zu einem geeigneten Zeitpunkt das Schutzband 12 entfernt. Daraufhin werden auf dem verdünnten Abschnitt Halbleitervorrichtungen ausgebildet. 7 ist eine Querschnittsansicht der auf dem verdünnten Abschnitt ausgebildeten Halbleitervorrichtungen. Da auf der oberen Oberfläche 10b des Wafers 10 wie oben beschrieben bereits Halbleitervorrichtungsstrukturen ausgebildet worden sind, wird in diesem Prozess hauptsächlich nur die untere Oberfläche 10a des verdünnten Abschnitts 26 der notwendigen Verarbeitung zum Ausbilden der Halbleitervorrichtungen ausgesetzt. Genauer enthält dieser Prozess einen Photolithographieschritt, einen Ionenimplantationsschritt, einen Schritt der thermischen Diffusion, einen Dünnschicht-Ausbildungsprozess wie etwa Zerstäuben und einen Ätzprozess. Ferner werden in diesem Halbleitervorrichtungs-Ausbildungsprozess auf der oberen Oberfläche 10b des verdünnten Abschnitts 26 eine erste Elektrode 27 und auf der unteren Oberfläche 10a eine zweite Elektrode 28 ausgebildet. In Fällen, in denen die Halbleitervorrichtungen IGBTs sind, ist die erste Elektrode 27 die Emitterelektrode und ist die zweite Elektrode 28 die Kollektorelektrode. Die Querschnittsansicht aus 7 zeigt 6 Halbleitervorrichtungen D1 bis D6, die auf dem verdünnten Abschnitt 26 ausgebildet worden sind.
  • Bevor die Vorteile der Erfindung beschrieben werden, ist die folgende Beschreibung auf ein Vergleichsbeispiel gerichtet. 8 ist eine Querschnittsansicht eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung, das zu Vergleichszwecken dargestellt ist. In diesem Verfahren wird der Wafer 40 in der Weise abgeschliffen, dass die Innenumfangsseite 44a des Umfangsabschnitts 44 des Wafers 40 senkrecht zu der Hauptoberfläche 40a des Wafers 40 ist. Das heißt, die Innenumfangsseite 44a des Umfangsabschnitts 44 bildet mit der Hauptoberfläche 40a des Wafers einen Winkel von 90°. In diesem Fall verfängt sich der Schliff 29 zwischen der Innenumfangsseite 44a und dem Schleifstein 24, was zur Ausbildung von Abplatzungen auf der Innenumfangsseite 44a führt. Nach Abschluss dieses Schleifprozesses werden durch denselben Halbleitervorrichtungs-Ausbildungsprozess, wie er oben in Verbindung mit der vorliegenden Ausführungsform beschrieben wurde, Halbleitervorrichtungen ausgebildet.
  • 9 ist eine Querschnittsansicht des Wafers, nachdem er durch das obige herkömmliche Vergleichsverfahren abgeschliffen und daraufhin verarbeitet worden ist. 10 ist eine Draufsicht der Ansicht aus 9. Wie gezeigt ist, weist die Innenumfangsseite 44a mehrere Abplatzungen 50 auf. Somit können sich bei der Handhabung des Wafers 40 von den Abplatzungen 50 ausgehende Risse ausbilden, die zum Bruch des Wafers 40 führen können. Wie in 9 ferner gezeigt ist, befinden sich auf dem verdünnten Abschnitt 42 Flecke 52. Diese Flecke 52 sind Reste der Chemikalienlösung, des Photoresists, der Entwicklungslösung usw., die bei der Nass- und Photolithographieverarbeitung nach dem Waferschleifprozess verwendet wurden. Die Flecke 52 sind in Abplatzungen eingeschlossen und haften an dem verdünnten Abschnitt 42; d. h., sie konnten auch durch Trockenschleudern nicht entfernt werden. Falls auf einem Abschnitt des verdünnten Abschnitts 42 mit einem Fleck 52 eine Elektrode ausgebildet wird, wirkt dieser Fleck 52 als eine resistive Schicht, die zu Änderungen der Eigenschaften der Halbleitervorrichtungen führt.
  • Dagegen ermöglicht das Verfahren zum Herstellen einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Ausführungsform, einen zentralen Abschnitt eines Wafers abzuschleifen, während die Ausbildung von Abplatzungen in dem Wafer verhindert wird. Unter Rückbezug auf 4, die den von diesem Herstellungsverfahren verwendeten Waferschleifprozess zeigt, wird die Steigung 25 genauer dadurch ausgebildet, dass der Schleifstein 24 allmählich in der Weise in der Dickenrichtung des Wafers 10 bewegt wird, dass es zwischen der Steigung 25 und der ihr zugewandten Seite des Schleifsteins 24 stets einen Zwischenraum gibt. Im Ergebnis wird durch die Schleifoperation erzeugter Schliff 29 durch den Zwischenraum ausgestoßen, wodurch die Ausbildung von Abplatzungen in dem Wafer verhindert werden kann.
  • Genauer wird der Wafer in der Weise abgeschliffen, dass die Steigung 25 gegen die Hauptoberfläche des Wafers einen Winkel von wenigstens 75°, jedoch kleiner als 90° bildet. Infolge der Steigung 25 wird der durch die Drehbewegung des Schleifsteins weggeschleuderte Schliff 29 durch den obenerwähnten Zwischenraum leicht ausgestoßen. Ferner ist in der vorliegenden Ausführungsform während des Schleifprozesses hauptsächlich nur der Kantenabschnitt 24a des Schleifsteins 24 mit der Steigung 25 in Kontakt. Somit kann der Schliff 29 in der vorliegenden Ausführungsform im Vergleich zu dem obigen Vergleichsbeispiel, in dem der Schleifstein 24 mit der Innenumfangsseite 44a in Oberflächenkontakt gebracht wird, leicht nach außen ausgestoßen werden.
  • Im Folgenden ist die Wirkung der Tatsache beschrieben, dass die Steigung 25 gegen die Hauptoberfläche des Wafers 10 einen Winkel von 75°, jedoch kleiner als 90°, bildet. 11 ist eine graphische Darstellung der Abhängigkeit der Anzahl der Abplatzungen, der Anzahl der Flecke und der Dickenschwankung des verdünnten Abschnitts in Abhängigkeit von dem Winkel θ der Steigung 25 gegen die Hauptoberfläche des Wafers. Die für diese graphische Darstellung erhobenen Daten wurden von einer Waferprobe erhalten, in der der verdünnte Abschnitt bis auf eine Dicke von 50 μm abgeschliffen worden ist. Die Anzahlen der Abplatzungen und der Flecke nehmen schnell zu, während sich θ 90° annähert. Es wird davon ausgegangen, dass das daran liegt, dass der Schliff wie im Fall des Vergleichsbeispiels schwer auszustoßen ist, wenn θ im Wesentlichen 90° beträgt. Da der Winkel θ der Steigung 25 in dem Halbleitervorrichtungs-Herstellungsverfahren der vorliegenden Ausführungsform kleiner als 90° ist, kann der Schliff 29 entlang der Steigung 25 ausgestoßen werden, wodurch die Anzahlen des Schliffs und der Flecke verringert werden können.
  • Da im Fall von Halbleitervorrichtungen wie etwa IGBTs und MOSFETs in der Dickenrichtung des verdünnten Abschnitts ein Strom fließt, führt eine Dickenschwankung des verdünnten Abschnitts zu einer Schwankung der Eigenschaften der Halbleitervorrichtung. Somit ist es erwünscht, die Dickenschwankung des verdünnten Abschnitts zu minimieren. Anhand von 11 nimmt die Dickenschwankung des verdünnten Abschnitts zu, wenn θ kleiner als 75° ist. In dem Halbleitervorrichtungs-Herstellungsverfahren der vorliegenden Ausführungsform wird die Steigung 25 in der Weise ausgebildet, dass θ wenigstens 75° beträgt, d. h., dass die Dickenschwankung des verdünnten Abschnitts verhältnismäßig klein ist. Es wird davon ausgegangen, dass die Tatsache, dass die Dickenschwankung des verdünnten Abschnitts zunimmt, wenn der Winkel θ der Steigung 25 kleiner als 75° ist, folgende Ursache hat: Um eine solche Steigung auszubilden, muss der Schleifstein über eine erhöhte Entfernung in einer Richtung parallel zu der Hauptoberfläche des Wafers bewegt werden. Dies führt zu einem verringerten Grad an Parallelität zwischen dem Schleifstein und der Hauptoberfläche des Wafers und somit zu einer erhöhten Dickenschwankung des verdünnten Abschnitts.
  • An dem Halbleitervorrichtungs-Herstellungsverfahren der vorliegenden Ausführungsform können verschiedene Änderungen vorgenommen werden, ohne von den Merkmalen der Erfindung abzuweichen.
  • In Übereinstimmung mit der Erfindung wird der Schliff während des Abschleifens eines Wafers nach außen ausgestoßen, wodurch die Ausbildung von Abplatzungen in dem Wafer verhindert werden kann.
  • Die gesamte Offenbarung der JP2011-184441 , auf der die Priorität der vorliegenden Anmeldung beruht, einschließlich der Beschreibung, der Ansprüche, der Zeichnung und der Zusammenfassung ist hier in ihrer Gesamtheit durch Literaturhinweis eingefügt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-279661 [0002]
    • JP 2011-184441 [0035]

Claims (3)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: einen Waferschleifschritt mittels eines rotierenden Schleifsteins (24), in dem in einem Wafer (10) ein verdünnter Abschnitt (26) ausgebildet wird, während gleichzeitig eine Steigung (25) ausgebildet wird, die den verdünnten Abschnitt (26) umgibt, wobei der Schleifstein (24) während der Ausbildung der Steigung (25) in der Weise positioniert wird, dass es zwischen der Steigung (25) und der ihr zugewandten Seite des Schleifsteins (24) stets einen Zwischenraum gibt, wobei der verdünnte Abschnitt (26) dünner als ein Umfangsabschnitt (32) des Wafers (10) ist und wobei die Steigung (25) entlang einer Innenumfangsseite des Umfangsabschnitts (32) verläuft und sie definiert und gegen eine Hauptoberfläche des Wafers (10) einen Winkel von wenigstens 75°, aber kleiner als 90° bildet; und einen Schritt des Ausbildens einer Halbleitervorrichtung in dem verdünnten Abschnitt (26).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Ausbildens der Halbleitervorrichtung einen Photolithographieprozess, einen Ionenimplantationsprozess, einen Prozess der thermischen Diffusion, einen Dünnschicht-Ausbildungsprozess oder einen Ätzprozess enthält.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schritt des Ausbildens der Halbleitervorrichtung das Ausbilden einer ersten Elektrode (27) auf einer oberen Oberfläche (10b) des verdünnten Abschnitts (26) und einer zweiten Elektrode (28) auf einer unteren Oberfläche (10a) des verdünnten Abschnitts (26) enthält.
DE102012214817.5A 2011-08-26 2012-08-21 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102012214817B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011184441A JP5796412B2 (ja) 2011-08-26 2011-08-26 半導体素子の製造方法
JP2011-184441 2011-08-26

Publications (2)

Publication Number Publication Date
DE102012214817A1 true DE102012214817A1 (de) 2013-02-28
DE102012214817B4 DE102012214817B4 (de) 2018-06-28

Family

ID=47665454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012214817.5A Active DE102012214817B4 (de) 2011-08-26 2012-08-21 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8987122B2 (de)
JP (1) JP5796412B2 (de)
KR (1) KR20130023098A (de)
CN (1) CN102956469B (de)
DE (1) DE102012214817B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016222005B4 (de) 2015-12-15 2024-01-18 Mitsubishi Electric Corporation Verfahren der Fertigung einer Halbleitervorrichtung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP6245376B2 (ja) * 2014-10-10 2017-12-13 三菱電機株式会社 半導体装置の製造方法
JP6831835B2 (ja) * 2015-08-14 2021-02-17 エム キューブド テクノロジーズ， インコーポレイテッド 被加工物を仕上げるための、高度に制御可能な処理ツールを有する機械
US10096460B2 (en) 2016-08-02 2018-10-09 Semiconductor Components Industries, Llc Semiconductor wafer and method of wafer thinning using grinding phase and separation phase
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP6460074B2 (ja) * 2016-10-07 2019-01-30 トヨタ自動車株式会社 半導体ウエハと半導体素子の製造方法
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279661A (ja) 2008-05-19 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の製造装置
JP2011184441A (ja) 2003-04-30 2011-09-22 Morphochem Ag Fuer Kombinatorische Chemie 炭疽および他の感染を治療するためのオキサゾリジノン‐キノリンハイブリッド抗生物質の使用

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
JP2008028325A (ja) 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
JP5466370B2 (ja) 2008-03-17 2014-04-09 新電元工業株式会社 半導体チップの製造方法
JP5012632B2 (ja) 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP2010016188A (ja) 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP2011071289A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011184441A (ja) 2003-04-30 2011-09-22 Morphochem Ag Fuer Kombinatorische Chemie 炭疽および他の感染を治療するためのオキサゾリジノン‐キノリンハイブリッド抗生物質の使用
JP2009279661A (ja) 2008-05-19 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016222005B4 (de) 2015-12-15 2024-01-18 Mitsubishi Electric Corporation Verfahren der Fertigung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US8987122B2 (en) 2015-03-24
DE102012214817B4 (de) 2018-06-28
CN102956469A (zh) 2013-03-06
KR20130023098A (ko) 2013-03-07
JP5796412B2 (ja) 2015-10-21
US20130052812A1 (en) 2013-02-28
CN102956469B (zh) 2016-12-21
JP2013045998A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
DE102012214817A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015002542B4 (de) Waferteilungsverfahren
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102010007769B4 (de) Waferbearbeitungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE102010040441B4 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112013007505T5 (de) Halbleiterelement-Fertigungsverfahren und Wafer-Montagevorrichtung
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102015115914B4 (de) Waferanordnung aufweisend einen Wafer und einen Wafer-Haltering
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE102009004567A1 (de) Wafertrennverfahren
DE102017212858A1 (de) Verfahren zum Bearbeiten eines Substrats
DE112014005031B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Vorrichtung zur Herstellung einer Glasschicht
DE102014114517A1 (de) Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102011078726A1 (de) Bearbeitungsverfahren für einen Wafer
DE112015006472T5 (de) Verfahren zum herstellen einer halbleiteranordnung
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE3153186C2 (de) Verfahren zur Herstellung eines Schottky-Sperrschicht-Photodetektors
DE102017215047A1 (de) Wafer und verfahren zum bearbeiten eines wafers
DE10302611B4 (de) Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
DE102014219908A1 (de) Herstellungsverfahren für eine Fotomaske
EP3113219A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final