JP2009279661A - 半導体装置、半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置、半導体装置の製造方法および半導体装置の製造装置 Download PDF

Info

Publication number
JP2009279661A
JP2009279661A JP2008131062A JP2008131062A JP2009279661A JP 2009279661 A JP2009279661 A JP 2009279661A JP 2008131062 A JP2008131062 A JP 2008131062A JP 2008131062 A JP2008131062 A JP 2008131062A JP 2009279661 A JP2009279661 A JP 2009279661A
Authority
JP
Japan
Prior art keywords
grinding
thickness
semiconductor wafer
central portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008131062A
Other languages
English (en)
Other versions
JP5266869B2 (ja
Inventor
Hiroyuki Oi
浩之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008131062A priority Critical patent/JP5266869B2/ja
Publication of JP2009279661A publication Critical patent/JP2009279661A/ja
Application granted granted Critical
Publication of JP5266869B2 publication Critical patent/JP5266869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】外周端部が中央部より厚いウェハの破壊を抑え、かつ既存の装置を用いたダイシングにおいてチップの破損やチップ飛びを抑えること。
【解決手段】半導体ウェハ1のおもて面側の中央部3に、デバイスの表面構造が設けられた能動領域2を形成する。ついで、能動領域2の表面に保護テープ30を貼付し、保護テープ30を下にして、研削定盤20に吸着させる。ついで、第1砥石10が固着されたホイール12を用いて、半導体ウェハ1の裏面側の中央部3を研削する。このとき、半導体ウェハ1の裏面側の外周端部は元の半導体ウェハ1の厚さのままにしておく。この外周端部がリブ部4となる。そして、リブ部4を残すように半導体ウェハ1の裏面側を研削する。さらに、このとき、第1砥石10における第1傾斜面11によって、半導体ウェハ1の中央部3とリブ部4との間に、第1遷移領域5が形成される。
【選択図】図5

Description

この発明は、電力変換装置などに使用されるパワー半導体装置、半導体装置の製造方法および半導体装置の製造装置に関し、特にデバイス厚が薄い薄型の半導体装置、半導体装置の製造方法および半導体装置の製造装置に関する。
従来、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)において、パンチスルー型とノンパンチスルー型とが使用されている。まず、従来のパンチスルー型IGBTについて説明する。なお、本明細書において、nまたはpを冠した半導体は、それぞれ電子、正孔が多数キャリアであることを意味する。また、n+やn-などのように、nやpに付す「+」または「-」は、それぞれそれらが付されていない半導体の不純物濃度よりも比較的高濃度または比較的低濃度であることを表す。
図15は、従来のパンチスルー型IGBTの構造について示す断面図である。パンチスルー型IGBTは、オン時の低オン電圧化を目的としている。パンチスルー型IGBTでは、コレクタ側からキャリアを注入してIGBT内に高濃度のキャリアを充満させる。さらに、高い電圧を支えるn+バッファ層102が設けられることで、薄いn-ドリフト層103を実現し、低オン電圧化を実現している。また、速いターンオフ時間を実現するために、ライフタイムコントロールが併せて用いられる。その理由は、IGBT内に充満したキャリアをすみやかに消去するためである。これにより、キャリア輸送効率を低下させ、低いスイッチング損失が得られる。しかしながら、通常のオン状態においても、そのキャリア輸送効率を低下させる効果のためにオン電圧が増えてしまうという課題がある。
図15に示すように、ウェハのおもて面側に形成される表面構造は、例えば、n-ドリフト層103の表面層の一部に、pベース領域104が設けられている。また、pベース領域104の表面層の一部に、n+エミッタ領域105が設けられている。そして、n+エミッタ領域105を貫通し、n-ドリフト層103に達するトレンチ110が設けられている。トレンチ110の内部には、ゲート酸化膜106を介してゲート電極107が設けられている。また、ゲート酸化膜106およびゲート電極107の上には絶縁膜120が設けられており、絶縁膜120によってゲート電極107とエミッタ電極108とが離れている。また、エミッタ電極108は、pベース領域104と、n+エミッタ領域105と、に接するように設けられている。
また、図15に示すように、パンチスルー型IGBTにおいては、p+コレクタ層101となる高不純物濃度のp型シリコン基板上に高不純物濃度のn型エピタキシャル層を成長させて、n+バッファ層102を形成する。ついで、n+バッファ層102の上に、低不純物濃度のn型エピタキシャル層を成長させて、n-ドリフト層103を形成する。パンチスルー型IGBTは、このようにエピタキシャル成長法によって作製されたウェハを用いて製造される。
図16は、従来のノンパンチスルー型IGBTの構造について示す断面図である。ノンパンチスルー型IGBTは、コレクタ側からのキャリアの注入を抑制し、注入効率を下げて輸送効率を上げるという、パンチスルー型IGBTとは逆の設計思想に基づいている。すなわち、ライフタイムのコントロールを行わず、コレクタ(p+層)の不純物濃度コントロールで、キャリアの注入効率の制御を行うものである。ノンパンチスルー型IGBTは、n型FZ(Floating Zone)ウェハなどの低価格のウェハを用いて製造される。
図16に示すように、ノンパンチスルー型IGBTにおいては、n型FZウェハのおもて面側に表面構造を形成した後に、ウェハの裏面から研削して、n-ドリフト層103を薄くする。ついで、n型FZウェハの裏側から、例えば、ボロンイオンを照射する。照射されたボロンイオンの一部を、例えば、400度以下の低温度アニールにより活性化する。これにより、p+コレクタ層101を形成する。そして、コレクタ電極109を、p+コレクタ層101に接するように形成する。
近年、IGBTでは、高性能化および低コスト化が重要な課題となっている。このため、スイッチング損失の低減と高速スイッチング特性の改善が可能であり、尚且つ低コスト化が可能であるノンパンチスルー型IGBTが主流となっている。そして、IGBTの特性をさらに向上させるために、フィールドストップ(FS)層を用いた薄型のIGBT構造が用いられるようになっている。
図17は、FZウェハを用いたフィールドストップ(FS)型IGBTの構造について示す断面図である。FS型IGBTでは、n+バッファ層102をフィールドストップ層102として用いている。図16に示したノンパンチスルー型IGBTと同様に、キャリアの低注入、高輸送効率という効果を奏しながら、ノンパンチスルー構造よりもベース層を薄くすることで更なるオン電圧、ターンオフ損失特性が改善されたものとなっている。図17に示すように、FS型IGBTにおいては、ウェハのおもて面側にデバイスの表面構造を形成した後に、n型FZウェハの裏面を削って薄化する。そして、裏面からリンイオンを照射し、その後ボロンイオンを照射する。さらに、ウェハのおもて面を冷却しながら裏面にレーザ光を照射してアニールする。これによって、リン原子およびボロン原子を活性化させることで、n+バッファ層102およびp+コレクタ層101を形成する。
ここで、図17に示すようなFS型IGBTの特性を向上させるためには、耐圧に応じてn-ドリフト層103を薄くすればよい。具体的には、例えば、耐圧が1200VのIGBTを作成する場合、n-ドリフト層103の厚さを120μmから130μm程度にすることで、十分に所望の性能を得ることができる。また、耐圧が600VのIGBTを形成する場合、n-ドリフト層103の厚さを60μmから70μm程度にすればよい。
このように、n-ドリフト層103であるウェハの厚さを薄くすると、ウェハの反りが増大し、剛性が著しく低下する。したがって、その後の製造工程や搬送工程において、例えばアームや治具などでウェハを保持する際に、ウェハの強度が保てないという問題がある。
そこで、ウェハの裏面側にリブ構造を設けたリブウェハが提案されている。リブウェハは、ウェハの裏面側において、外周端部が、中央部よりも厚くなっている。リブウェハを用いることで、ウェハの反りが大幅に緩和されて、搬送工程においてウェハを取り扱う際に、ウェハの強度が大幅に向上し、ウェハの割れや欠けを軽減することができる。
このようなリブウェハを作製する方法としては、ウェハの直径よりも小さい直径の研磨部を備える研磨装置などによって、ウェハの裏面側から、外周端部を残して、中央部のみを研削し薄くすることで、リブ部を形成する方法が提案されている(例えば、下記特許文献1参照。)。
さらに、砥石を用いて半導体ウェハの中央部を外周端部より薄くして、リブ部を形成した後に、砥石の位置を調整することで、リブ部の表面の内周端部に面取り加工を施し、曲面を形成する方法が提案されている(例えば、下記特許文献2参照。)。この方法によれば、半導体ウェハのリブ部の表面の内周端部に応力が集中せず、リブ部の表面の内周端部からの破損を防ぐことができる。
しかしながら、特許文献1または2の技術では、研削を行うことにより、ウェハの裏面側の研削面に、研削を行う際に用いた砥石の砥粒の粒径と同程度の深さの加工ダメージ層が生じ、ウェハの厚さにばらつきが生じる。ここで、ウェハを薄くすると、ウェハの厚さに対して、砥石の砥粒の粒径が無視できない程度の大きさとなる。したがって、加工ダメージ層によるダメージによって、デバイスの特性が悪化してしまうという問題がある。また、例えば、ウェハの裏面側に電極を形成する場合、ウェハの裏面側の表面に加工ダメージ層があるため、ウェハと電極との接触抵抗が増大するという問題がある。さらに、加工ダメージ層のクラックによってウェハが割れやすくなるという問題がある。
このような問題を解決する方法としては、ウェハの裏面側を、リブ部の厚さを規定する所定の厚さまで研削した後に、ウェハの裏面側に、外周端部を残して、中央部のみをエッチングする方法が提案されている(例えば、下記特許文献3参照。)。この方法によれば、研削面の、砥石による加工ダメージ層を除去することができる。
特開平5−121384号公報 特開2007−103582号公報 特開2007−208074号公報
しかしながら、上述した技術では、ダイシング工程においてリブウェハの裏面側にダイシングテープを貼付する際、ウェハの中央部とリブ部との間に急峻な段差があるため、段差の周辺においてリブウェハとダイシングテープとの間に隙間が生じてしまう。リブウェハとダイシングテープの間に隙間があると、その隙間に対応する箇所に形成されたチップをダイシングテープを介して、リブウェハを設置するステージに固定することができない。このため、ダイシングを行う際やその後の洗浄を行う際にダイシングテープの貼り付いていない部分に形成されたチップが飛び散ってしまうチップ飛びなどの不具合が生じる。
そのため、ダイシングの前にリブ部を切り落としたり、リブ部を研削してウェハ外周端部とウェハ中央部との段差をなくすなどして、ウェハの裏面側を平坦にすることによって、ウェハ裏面にダイシングテープを隙間がないように貼付する方法が考えられる。
しかしながら、ウェハを平坦化するための、あらたな機器の導入が必要であり、半導体デバイスの製造コストが上昇してしまう。また、製造工程中にあらたな工程が加わるため、デバイスの生産効率が低下してしまうという問題がある。
また、通常の半導体デバイスの製造方法においては、ウェハの中央部のみを薄層化して、リブ部を形成した後に、フォトリソグラフィ工程、熱拡散工程、成膜工程、エッチング工程等の工程が行われることもある。これらの工程を行う場合、ウェハの中央部とリブ部との間の段差を解消しなければならず、例えばウェハの中央部の凹部とほぼ同じ形状の凸部を有する等の、ウェハの段差に対応した特別な搬送装置やステージが必要となる。このため、生産コストが上昇してしまうという問題がある。
また、中央部からリブ部への立ち上がり角度が急峻であると、すなわち、リブ部の側面が中央部に対して略垂直であると、中央部からリブ部に向けての厚さの変化が急峻である。このため、熱拡散工程や成膜工程等の加熱を伴う工程において、中央部とリブ部との熱膨張による単位面積当たりの体積変化の差が大きく異なり、中央部とリブ部との境界付近でウェハが破壊されるという問題がある。
この発明は、上述した従来技術による問題点を解消するため、外周端部が中央部より厚いウェハの熱膨張による破壊を抑え、かつ既存の装置を用いたダイシングにおいてチップの破損やチップ飛びを抑えることができる半導体装置、半導体装置の製造方法および半導体装置の製造装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置は、外周端部に中央部よりも厚いリブ部が設けられた半導体ウェハにおいて、前記リブ部と前記中央部との間に、当該リブ部の厚さから当該中央部の厚さへと、厚さが徐々に薄くなる遷移領域を備え、前記遷移領域は、前記中央部からの立ち上がり角度が、15°以上45°以下の傾斜面を有することを特徴とする。
また、請求項2の発明にかかる半導体装置は、外周端部に中央部よりも厚いリブ部が設けられた半導体ウェハにおいて、前記リブ部と前記中央部との間に、当該リブ部より薄く当該中央部よりも厚く当該中央部に対して平行な面を有する中間領域と、前記リブ部の厚さから前記中間領域の厚さへと、厚さが徐々に薄くなる第1遷移領域と、前記中間領域の厚さから前記中央部への厚さへと、厚さが徐々に薄くなる第2遷移領域と、を備え、前記第1遷移領域および前記第2遷移領域は、それぞれ前記中間領域および前記中央部からの立ち上がりの角度が、15°以上45°以下の傾斜面を有することを特徴とする。
また、請求項3の発明にかかる半導体装置の製造装置は、半導体ウェハの裏面側に接し、研削ホイールに取り付けられた際に少なくとも1mm以上が水平となる下面と、前記下面からの立ち上がりの角度が、135°以上165°以下の傾斜面と、を備え、前記下面および前記傾斜面が、前記半導体ウェハを研削する研削面であることを特徴とする。
また、請求項4の発明にかかる半導体装置の製造方法は、半導体ウェハのおもて面側の中央部に素子の表面構造を形成する表面構造形成工程と、研削面の下面が前記半導体ウェハの裏面に平行で、当該下面から側面に向けて傾斜面を有する砥石によって、前記半導体ウェハの裏面側の中央部を研削することで、前記半導体ウェハの外周縁に沿ってリブ部を形成するとともに、当該リブ部の厚さから当該中央部の厚さへと厚さが徐々に薄くなる遷移領域を形成する裏面研削工程と、を含むことを特徴とする。
また、請求項5の発明にかかる半導体装置の製造方法は、請求項4に記載の発明において、前記裏面研削工程においては、前記砥石の前記傾斜面による研削によって、前記リブ部と、前記中央部との間に、当該中央部からの立ち上がりの角度が15°以上45°以下の傾斜面を形成し、当該傾斜面を有する領域が前記遷移領域となることを特徴とする。
また、請求項6の発明にかかる半導体装置の製造方法は、半導体ウェハのおもて面側の中央部に素子の表面構造を形成する表面構造形成工程と、研削面の下面が前記半導体ウェハの裏面に平行で、当該下面から側面に向けて傾斜面を有する第1の砥石によって、前記半導体ウェハの裏面側の前記中央部を研削することで、前記半導体ウェハの外周縁に沿ってリブ部を形成するとともに、当該リブ部の厚さから徐々に厚さが薄くなる第1遷移領域を形成する第1裏面研削工程と、研削面の下面が前記半導体ウェハの裏面側の前記中央部に平行で、当該下面から側面に向けて傾斜面を有する第2の砥石によって、さらに、前記半導体ウェハの裏面側の前記第1遷移領域に囲まれる領域を研削し、前記中央部の厚さより厚く当該リブ部の厚さより薄く当該中央部に対して平行となる中間領域を形成するとともに、当該中間領域の厚さから前記中央部の厚さへと厚さが徐々に薄くなる第2遷移領域を形成する第2裏面研削工程と、を含むことを特徴とする。
また、請求項7の発明にかかる半導体装置の製造方法は、請求項6に記載の発明において、前記第1裏面研削工程においては、前記第1の砥石の前記傾斜面による研削によって、前記リブ部と前記中間領域との間に、前記中間領域からの立ち上がりの角度が15°以上45°以下の第1傾斜面を形成し、当該第1傾斜面を有する領域が前記第1遷移領域となり、前記第2裏面研削工程においては、前記第2の砥石の前記傾斜面による研削によって、前記中央部と前記中間領域との間に、前記中央部からの立ち上がりの角度が15°以上45°以下の第2傾斜面を形成し、当該第2傾斜面を有する領域が第2遷移領域となることを特徴とする。
また、請求項8の発明にかかる半導体装置の製造方法は、請求項6または7に記載の発明において、前記第2裏面研削工程においては、前記中間領域の幅が0.2mm以上3mm以下となるように、前記第1裏面研削工程よりも小さな径で研削を行うことを特徴とする。
また、請求項9の発明にかかる半導体装置の製造方法は、請求項6〜8のいずれか一つに記載の発明において、前記第2裏面研削工程においては、前記第1裏面研削工程よりも遅い速度で精研削を行うことを特徴とする。
また、請求項10の発明にかかる半導体装置の製造方法は、請求項4または5に記載の発明において、前記裏面研削工程の後に、前記半導体ウェハの裏面側の全面を、混酸によってエッチングするエッチング工程を含むことを特徴とする。
また、請求項11の発明にかかる半導体装置の製造方法は、請求項6〜9のいずれか一つに記載の発明において、前記第2裏面研削工程の後に、前記半導体ウェハの裏面側の全面を、混酸によってエッチングするエッチング工程を含むことを特徴とする。
なお、請求項10または11に記載の発明において、前記混酸として、例えば、硝酸・弗酸・硫酸・燐酸を混合したものを用いるとよい。硝酸:弗酸:硫酸:燐酸:水の重量比を、20〜40:3〜10:10〜30:5〜15:残部の範囲で選択すればよい。
上述した請求項1または2の発明によれば、外周端部に中央部よりも厚いリブ部の形成されたリブウェハにおいて、中央部とリブ部との間に、リブ部の厚さから中央部の厚さへ徐々に厚さが薄くなる遷移領域が形成されている。このため、ダイシングの際に、通常の平坦なステージにリブウェハを吸着させた場合、遷移領域の付近が変形して、リブウェハの反りが矯正される。それによって、リブウェハの中央部においてチップが形成されている領域の裏面全面が平坦なステージに吸着される。また、遷移領域においては徐々に厚さが変化するため、例えば熱を加える処理を行う工程において、熱膨張による体積変化の差が急峻とならないため、リブウェハが破壊されることを防ぐことができる。
また、請求項3の発明によれば、傾斜面を有する研削面によって、リブウェハの中央部とリブ部との間に、リブ部の厚さから中央部の厚さへと徐々に厚さの薄くなるように傾斜面を形成することができる。
また、請求項4〜11の発明においては、半導体ウェハの外周端部を残して中央部を研削することで、リブ部を形成する際に、中央部とリブ部との間に、リブ部の厚さから中央部の厚さへ徐々に厚さが薄くなる遷移領域を形成することができる。このため、ダイシングの際に、通常の平坦なステージにリブウェハを吸着させた場合、遷移領域の付近が変形して、リブウェハの反りが矯正される。それによって、リブウェハの中央部においてチップが形成されている領域の裏面全面が平坦なステージに吸着される。このため、通常の平坦なウェハと同じようにダイシングを行うことができる。また、遷移領域においては徐々に厚さが変化するため、例えば熱を加える処理を行う工程において、熱膨張による体積変化の差が急峻とならないため、リブウェハが破壊されることを防ぐことができる。
本発明にかかる半導体装置、半導体装置の製造方法および半導体装置の製造装置によれば、外周端部が中央部より厚いウェハの熱膨張による破壊を抑え、かつ既存の装置を用いたダイシングにおいてチップの破損やチップ飛びを抑えることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置、半導体装置の製造方法および半導体装置の製造装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および全ての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
図1は、実施の形態1にかかる半導体装置の構造について示す図である。図1において、上の図は、実施の形態1にかかる半導体装置の構造を示す平面図であり、下の図は、上の図の切断線A−A'における断面構造を示す断面図である。図1に示すように、実施の形態1にかかる半導体装置においては、例えばシリコンウェハ等の半導体ウェハ1の、中央部3と、リブ部4との間に、リブ部4の厚さから徐々に中央部3の厚さに厚さが遷移する第1遷移領域5が形成されている。第1遷移領域5には、例えば中央部3からリブ部4の表面に向けて角度θ1を持って立ち上がる傾斜面が形成されている。
ここで、傾斜面の中央部3からの立ち上がりの角度θ1は、例えば15°以上45°以下が好ましい。その理由は、立ち上がりの角度θ1が15°未満の場合は、半導体ウェハ1における第1遷移領域5の幅が広くなり、素子形成領域となる中央部3の面積が小さくなるため、1枚の半導体ウェハ1から作製されるチップ数が減ってしまうからである。また、立ち上がりの角度が45°より大きい場合、第1遷移領域5におけるシリコンの剛性が強く、平坦な吸着装置に半導体ウェハ1の裏面側を吸着させる際に、第1遷移領域5が十分に変形しない。このため、半導体ウェハ1の反りが十分に矯正されず、例えば中央部3と第1遷移領域5との境界付近の領域が吸着装置に吸着されないため、ダイシング等の処理を行うことができないからである。さらに、吸着装置によって、中央部3と第1遷移領域5との境界付近の領域を無理に吸着させると、半導体ウェハ1が割れてしまうからである。
つぎに、実施の形態1にかかる半導体装置の製造装置の構造について説明する。図2は、実施の形態1にかかる半導体装置の製造装置の構造について示す断面図である。図2においては、上右図が実施の形態1にかかる半導体装置の製造装置の正面図であり、上左図が実施の形態1にかかる半導体装置の製造装置の側面図であり、下の図が実施の形態1にかかる半導体装置の製造装置の下面図である。図2に示すように、実施の形態1にかかる半導体装置の製造装置は、リブウェハを製造する際に、半導体ウェハの外周端部を残して、中央部のみを研削するために用いられる研削用砥石である。
実施の形態1にかかる第1砥石10は、高さが(a+b)であり、幅が(d+e)であり、奥行きがcである直方体の下面の一辺の角部が取り除かれ、第1傾斜面11が設けられている。第1砥石10の上面側が研削装置の備えるホイールに取り付けられる側である。
第1砥石10をホイールに取り付けた際に、第1砥石10の下面の、半導体ウェハに水平に接触する領域の幅(下面の幅)がeであり、この領域が半導体ウェハの裏面側と接する。下面の幅eは、少なくとも1mm以上であることが好ましい。また、第1傾斜面11は、半導体ウェハに水平に接触する領域から角度θ2を持って立ち上がっている。この第1傾斜面11が半導体ウェハの中央部とリブ部との境界付近に接することで、半導体ウェハに遷移領域が形成される。したがって、半導体ウェハにおいて、中央部から立ち上がる遷移領域の立ち上がりの角度θ1は、θ1=180°−θ2となる。また、第1砥石10の側面には、上面から高さaまでの領域には、第1傾斜面11が形成されず、半導体ウェハの裏面側の中央部に対して垂直となる。
したがって、第1砥石10によって半導体ウェハを研削すると、傾斜幅がd以下、かつ傾斜高さがb以下で、立ち上がりの角度がθ1である傾斜面が半導体ウェハの裏面側の中央部とリブ部との間に形成される。この傾斜面の領域が遷移領域となる。また、第1砥石10における立ち上がり角度θ2は、例えば135°以上165°以下が好ましい。砥石は、例えば#3000ビトリファイドをバインダーとした、砥粒がダイヤモンドの砥石である。
つぎに、第1砥石10が、研削装置の備えるホイールに取り付けられた一例について説明する。図3は、実施の形態1にかかる半導体装置の製造装置が、研削装置の備えるホイールに取り付けられた一例を示す図である。図3に示すように、第1砥石10が取り付けられる取付部の形状が円形状をなすホイール12の外周に沿って、複数の第1砥石10が取り付けられている。このとき、第1砥石10の第1傾斜面11がホイール12の外周方向側となるようにする。また、ホイール12に取り付けられた第1砥石10において研削を行う研削面の直径をRとする。
つぎに、実施の形態1にかかる半導体装置の製造方法について説明する。図4〜図6は、実施の形態1にかかる半導体装置の製造方法について順に示す断面図である。まず、図4に示すように、半導体ウェハ1のおもて面側の中央部3に、デバイスの表面構造を形成する。このデバイスの表面構造の形成された領域が能動領域2である。
ついで、図5に示すように、半導体ウェハ1の能動領域2の表面に保護テープ30を貼付する。そして、半導体ウェハ1を、保護テープ30を下にして、研削定盤20に吸着させる。保護テープ30を半導体ウェハ1の能動領域2の表面に貼付することで、半導体ウェハ1の裏面側を研削する際に、能動領域2を研削時の衝撃や振動から保護することができる。これにより、この半導体ウェハ1を用いて作製されたデバイスの特性を維持することができる。なお、研削時の衝撃や振動の影響が小さい場合には、保護テープ30を貼付しなくてもよい。
ついで、第1砥石10が取り付けられたホイール12を用いて、半導体ウェハ1の裏面側の中央部3を研削する。ホイール12には、例えば図示しないモータが連結されており、そのモータの駆動によりホイール12が、例えば4500rpm程度の速度で回転し、第1砥石10も回転する構成となっている。また、半導体ウェハ1の吸着された研削定盤20を、例えば300rpm程度の速度で回転させながら研削を行ってもよい。研削速度は、例えば毎秒0.7μm程度である。
このとき、半導体ウェハ1の裏面側の外周端部は元の半導体ウェハ1の厚さのままにしておく。この外周端部がリブ部4となる。そして、リブ部4を残すように半導体ウェハ1の裏面側を研削する。さらに、このとき、第1砥石10における第1傾斜面11によって、半導体ウェハ1の中央部3とリブ部4との間に、第1遷移領域5が形成される。
ここで、砥石を用いて半導体ウェハ1を研削すると、半導体ウェハ1において砥石が接触した領域、すなわち、半導体ウェハ1の裏面側の中央部3、第1遷移領域5およびリブ部4の側壁に、加工ダメージ層が生じる。加工ダメージ層の厚さは、研削に用いた砥石の砥粒の平均粒径とほぼ同じ大きさである。
また、中央部3の厚さは、少なくとも裏面側に製造プロセスを行うために必要な厚さ(以下、目標厚さとする)にエッチング取り代を加えた厚さ以上となるように研削する。ここで、エッチング取り代は、後のエッチング工程においてエッチングを行う深さであり、加工ダメージ層の深さ以上となるようにする。具体的には、第1砥石10の砥粒の平均粒径が5μm程度の場合、エッチング取り代が20μm以上であることが好ましい。また、エッチングを行う深さの上限は、特に設けないが、100μmを超えるとエッチング深さの誤差が、半導体ウェハ1の中央部3の厚さに対して無視できない程度となり、エッチング後に中央部3の厚さが均一にならない可能性があるため好ましくない。ついで、半導体ウェハ1のおもて面側に保護テープ30が貼付されている場合、保護テープ30を剥離する。
ついで、図6に示すように、半導体ウェハ1の裏面側の全面を、例えば混酸によってエッチングする。すなわち、半導体ウェハ1の裏面側の中央部3と、第1遷移領域5と、リブ部4とを同時にエッチングする。エッチングにおいては、エッチング液23の種類は特に問わないが、例えば、室温にて、硝酸:弗酸:硫酸:燐酸:水の重量%が、30:5:20:15:30の混酸を、ノズル22から半導体ウェハ1に、例えば毎分1リットルの流量で滴下する。ここで、混酸は、例えば硝酸:弗酸:硫酸:燐酸:水の重量%が、20〜40:3〜10:10〜30:5〜15:残部の範囲であればよい。また、このとき、半導体ウェハ1をそのおもて面を下にしてスピンチャック21に設置して、例えば700rpmの速度で回転させ、半導体ウェハ1の裏面側に、ノズル22からエッチング液23を滴下してもよい。
エッチングの他の方法としては、能動領域2の表面に保護膜を形成した後に、混酸を入れた薬液槽に半導体ウェハ1を所定時間浸漬してもよい。この場合、保護膜の形成されていない面が一様にエッチングされる。
このようにして、半導体ウェハ1の裏面側の加工ダメージ層を除去する。さらに、このエッチングによって、半導体ウェハ1の中央部3の厚さを、目標厚さに調整してもよい。この場合、例えば赤外線を用いた厚さセンサーにより半導体ウェハ1の中央部3の厚さを監視することによって、エッチングの深さを調整し、半導体ウェハ1の中央部3の厚さを目標厚さにしてもよい。ついで、例えば純水等の洗浄液によって洗浄し、例えばスピン乾燥等の乾燥を行ってもよい。
ついで、通常の方法で、平坦な吸着装置を用いて半導体ウェハ1のダイシングを行う。例えば、感圧型のダイシングテープを用いて、半導体ウェハ1をリングフレームに貼付し、平坦な吸着装置に吸着させる。そして、半導体ウェハ1のおもて面側からダイシングブレードによりブレードダイシングを行う。ダイシングにおいては、ダイシングブレードとして、例えばダイヤモンド砥石#3000のニッケル電解鋳造ブレードを用いて、例えば送り速度を毎秒30mm、スピンドルの回転を30000rpmの速度とする。
実施の形態1によれば、平坦な吸着装置に半導体ウェハ1の裏面側を下にして載せ、吸着を行うと、半導体ウェハ1における第1遷移領域5の付近が変形し、半導体ウェハ1の反りが十分に矯正されるので、能動領域2の裏面側の全面が吸着装置に吸着される。この状態で、半導体ウェハ1のおもて面側からダイシングを行うことで、チップの破損やチップ飛びが生じるのを防ぐことができる。
また、中央部3とリブ部4との間に第1遷移領域5が形成されているため、中央部3からリブ部4への立ち上がりが急峻ではない。すなわち、中央部3からリブ部4へ徐々に厚くなっている。したがって、第1遷移領域5の熱膨張による単位面積当たりの体積変化が中央部3側からリブ部4側にかけて徐々に大きくなるため、急峻な体積変化の差によりウェハが破壊されることを防ぐことができる。
(実施の形態2)
つぎに、実施の形態2にかかる半導体装置について説明する。図7は、実施の形態2にかかる半導体装置の構造について説明する図である。図7において、上の図は、実施の形態2にかかる半導体装置の構造を示す平面図であり、下の図は、上の図の切断線B−B'における断面構造を示す断面図である。図7に示すように、実施の形態2にかかる半導体装置においては、例えばシリコンウェハ等の半導体ウェハ1の、中央部3と、リブ部4との間に、中央部3と平行な中間領域7が形成されている。中間領域7の厚さは、中央部3より厚く、リブ部4よりも薄い。さらに、リブ部4の厚さから徐々に中間領域7の厚さに遷移する第2遷移領域6と、中間領域7の厚さから徐々に中央部3の厚さに遷移する第3遷移領域8とが、形成されている。
第2遷移領域6には、中間領域7の表面からリブ部4の表面に向けて角度を持って立ち上がる傾斜面が形成されている。また、第3遷移領域8には、中央部3から中間領域7の表面に向けて角度を持って立ち上がる傾斜面が形成されている。第2遷移領域6において、傾斜面の中間領域7からの立ち上がりの角度θ3は、例えば15°以上45°以下が好ましい。また、第3遷移領域8において、傾斜面の中央部3からの立ち上がりの角度θ4は、例えば15°以上45°以下であることが好ましい。
つぎに、実施の形態2にかかる半導体装置の製造方法について説明する。図8〜図10は、実施の形態2にかかる半導体装置の製造方法について順に示す断面図である。実施の形態2にかかる半導体装置の製造方法においては、中央部とリブ部との間の遷移領域を、第2砥石および第3砥石を用いて2段階に分けて形成する。第2砥石および第3砥石は、実施の形態1にかかる第1砥石と同様の条件の砥石である。第1砥石、第2砥石および第3砥石は、同じでもよいし、所定の条件の範囲内で異なっていてもよい。
まず、図8に示すように、実施の形態1と同様に、半導体ウェハのおもて面側の中央部3に能動領域2を形成した後に、半導体ウェハ1の能動領域2の表面に保護テープ30を貼付する。そして、研削定盤20に、保護テープ30を下にして、半導体ウェハ1を吸着させる。なお、研削時の衝撃や振動の影響が小さい場合には、保護テープ30を貼付しなくてもよい。
ついで、第2砥石13が取り付けられたホイール15を用いて、半導体ウェハ1の裏面側の中央部3に第1の研削を行う。ホイール15には、例えば図示しないモータが連結されており、そのモータの駆動によりホイール15が、例えば4500rpm程度の速度で回転し、第2砥石13も回転する構成となっている。また、半導体ウェハ1が吸着された研削定盤20を、例えば300rpm程度の速度で回転させながら研削を行ってもよい。研削速度は、例えば毎秒3μm程度である。
このとき、半導体ウェハ1の裏面側の外周端部は元の半導体ウェハ1の厚さのままにしておく。この外周端部が後にリブ部4となる。そして、リブ部4を残すように半導体ウェハ1の裏面側を研削する。また、このとき、第2砥石13の立ち上がりの角度がθ5(例えば135°以上165°以下)である傾斜面によって、この状態での中央部3からの立ち上がりの角度がθ3(例えば15°以上45°以下)である傾斜面が形成される。すなわち、第2砥石13における傾斜面14によって、半導体ウェハ1の中央部3とリブ部4との間に、第2遷移領域6が形成される。
また、この状態での、中央部3の厚さは、少なくとも裏面側に製造プロセスを行うための厚さ(以下、目標厚さとする)に、後述する第3の砥石で研削する厚さとエッチング取り代とを加えた厚さ以上となるように研削する。ここで、エッチング取り代は、後述する第3砥石の砥粒の平均粒径が5μm程度の場合、20μm以上であることが好ましい。
ついで、第3砥石16が取り付けられたホイール18を用いて、第2砥石13によって研削された研削面に第2の研削を行う。第2の研削においては、第1の研削による研削面の径よりも小さい径の領域を研削する。この第1の研削によって研削する径と、第2の研削によって研削する径の差によって残った領域が、中間領域7となる。ホイール18には、例えば図示しないモータが連結されており、そのモータの駆動によりホイール18が、例えば5000rpm程度の速度で回転し、第3砥石16も回転する構成となっている。また、半導体ウェハ1が吸着された研削定盤20を、例えば200rpm程度の速度で回転させながら研削を行ってもよい。研削速度は、例えば毎秒0.7μm程度である。
このとき、第3砥石16の立ち上がりの角度がθ6(例えば135°以上165°以下)である傾斜面によって、中央部3からの立ち上がりの角度がθ4(例えば15°以上45°以下)である傾斜面が形成される。すなわち、第3砥石16における傾斜面17によって、半導体ウェハ1の中央部3と中間領域7との間に、第3遷移領域8が形成される。
ここで、第2砥石13によって研削する径と第3砥石16によって研削する径の差、すなわち中間領域7の幅は、0.2mm以上3mm以下が好ましい。その理由は、研削する径の差が、0.2mmより小さいと、第2砥石13または第3砥石16の固着されたホイール15,18を備える研削装置の位置精度が足らず、第3砥石16の側面が、第2砥石13によって形成された第2遷移領域6まで到達してしまい、中間領域7が形成されないからである。また、研削する径の差が3mmより大きいと、中間領域7の面積が増え、中央部3の面積が減少するため、それに伴い素子を形成する能動領域が減少し、1枚のウェハから取れるチップ数が減少するからである。
ついで、半導体ウェハ1のおもて面側に保護テープ30が貼付されている場合は、この保護テープ30を剥離する。ついで、図10に示すように実施の形態1と同様に、加工ダメージ層をエッチングする。そして、洗浄や乾燥等を行った後に、ダイシングを行う。
実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、2段階に分けて研削を行う際に、第1の研削において速度の速い粗研削を行い、研削面に大きい加工ダメージ層が生じても、第2の研削において精研削を行うことで、加工ダメージ層のダメージを、後のエッチングによって除去することができる程度に小さくすることができる。このため、半導体ウェハの裏面側を研削する際のスループットが向上する。
(実施例1)
上述した実施の形態1にしたがい、100枚のウェハに、それぞれIGBTを作製した。使用したウェハはシリコンであり、直径は8インチである。また、ウェハの裏面側を研削する際には、100枚全てのウェハのおもて面側に保護テープを貼付した。また、研削においては、使用する砥石の条件を変更して、それぞれ25枚ずつサンプルを作製した。
図11は、実施例1において使用する砥石の条件を示す図である。図11に示すように、実施例1においては、異なる形状の砥石A〜Dを用いて研削を行った。砥石A〜砥石Cは、ともに下面の幅eが3mm、奥行きcが10mm、上面から垂直となる高さaが4mm、傾斜高さbが1mmであり、それぞれ傾斜幅dが、1mm、1.7mm、3.7mm、立ち上がりの角度θ2が、135°、150°、165°である(a、b、c、d、eおよびθ2については図2参照)。また、砥石Dは従来の直方体の砥石(傾斜面のない砥石)であり、下面の幅eが3mm、奥行きcが10mm、上面から垂直となる高さ(すなわち、砥石全体の高さ)aが5mmである。それぞれ、ホイールに取り付けた際の、砥石同士の間隔が約1mm、ホイールに取り付けられた複数の砥石による研削面の直径Rが196mmである。そして、砥石を取り付けたホイールを4500rpmの速度で回転させ、ウェハを吸着させた研削定盤を300rpmの速度で回転させて、毎分0.7μmの研削速度で研削を行った。
ついで、ウェハを700rpmの速度で回転させながら、室温にて、例えば硝酸:弗酸:硫酸:燐酸:水の重量%が、30:5:20:15:30の混酸をウェハに毎分1リットルの流量で滴下してエッチングを行った。さらに、純水により洗浄して、スピン乾燥を行った。
ついで、ウェハを通常の方法で、感圧型ダイシングテープを用いて、ダイシング用のリングフレームに貼付し、平坦な吸着装置に吸着させた。そして、ダイヤモンド砥石#3000のニッケル電解鋳造ブレードのダイシングブレードを用いて、毎秒30mmの送り速度で、30000rpmの速度でスピンドルを回転させて、ウェハのおもて面側からダイシングを行った。
ついで、ダイシングを行った後に、各ウェハに対して、チップの破損やチップ飛びが生じたか否かを調べた。この結果を、研削の際に用いた砥石の条件毎にまとめて図12に示す。図12は、実施例1にかかる半導体装置にダイシングを行った際の、チップの破損またはチップ飛びが生じたウェハの枚数について示す図である。
実施例1によれば、図12に示すように、砥石A〜砥石Cによって研削を行ったウェハにおいては、チップの破損またはチップ飛びが生じたウェハを、25枚中0かまたは1枚に抑えることができた。しかしながら、従来の砥石Dによって研削を行ったウェハにおいては、25枚中25枚、全てのウェハにチップの破損またはチップ飛びが生じた。したがって、砥石の立ち上がりの角度θ2を、135°以上165°以下とすることで、すなわちウェハの遷移領域の中央部からの立ち上がり角度θ1を、15°以上45°以下とすることでダイシングの際にチップの破損やチップ飛びが生じるのを防ぐことができることがわかった。
(実施例2)
つぎに、上述した実施の形態2にしたがい、400枚のウェハに、IGBTを作製した。実施例1に示した砥石A〜砥石Dを用いて、それぞれ100枚ずつに第1の研削を行った。第1の研削においては、砥石が取り付けられたホイールを4500rpmの速度で回転させ、ウェハが吸着された研削定盤を300rpmの速度で回転させて、毎分3μmの研削速度で粗研削を行った。
そして、第1の研削の後に、各砥石毎に100枚ずつ研削されたそれぞれのウェハに対して、さらに砥石E〜Hを用いて第2の研削を行い、それぞれ25枚ずつサンプルを作製した。図13は、実施例2における第2の研削において使用する砥石の条件を示す図である。砥石E〜Hの形状および寸法は、それぞれ砥石A〜Dと同じであるが、ホイールに取り付ける際に、研削面の直径Rが、砥石A〜D(196mm)より小さく、194mmとなるように取り付けた。第2の研削においては、砥石が取り付けられたホイールを5000rpmの速度で回転させ、ウェハが吸着された研削定盤を200rpmの速度で回転させて、毎分0.7μmの研削速度で精研削を行った。なお、その他の処理は実施例1と同様のため、説明を省略する。
図14は、実施例2にかかる半導体装置にダイシングを行った際の、チップの破損またはチップ飛びが生じたウェハの枚数について示す図である。実施例2によれば、図14に示すように、第1の研削または第2の研削の、少なくともどちらかに、従来の砥石Dまたは砥石Hを用いて研削を行ったウェハにおいては、ダイシングの際に、25枚中25枚、全てのウェハにチップの破損またはチップ飛びが生じた。一方、砥石A〜Cと、砥石E〜Gと、を組み合わせることで研削を行ったウェハにおいては、チップの破損またはチップ飛びが生じたウェハを、25枚中0か、1または2枚に抑えることができた。
以上のように、本発明にかかる半導体装置、半導体装置の製造方法および半導体装置の製造装置は、デバイス厚の薄い半導体装置およびその半導体装置を製造するのに有用であり、特に、電力変換装置などに使用されるパワー半導体装置およびその半導体装置を製造するのに適している。
実施の形態1にかかる半導体装置の構造について示す図である。 実施の形態1にかかる半導体装置の製造装置の構造について示す断面図である。 実施の形態1にかかる半導体装置の製造装置が研削装置の備えるホイールに取り付けられた一例を示す図である。 実施の形態1にかかる半導体装置の製造方法について示す断面図である。 実施の形態1にかかる半導体装置の製造方法について示す断面図である。 実施の形態1にかかる半導体装置の製造方法について示す断面図である。 実施の形態2にかかる半導体装置の構造について説明する図である。 実施の形態2にかかる半導体装置の製造方法について示す断面図である。 実施の形態2にかかる半導体装置の製造方法について示す断面図である。 実施の形態2にかかる半導体装置の製造方法について示す断面図である。 実施例1において使用する砥石の条件を示す図である。 実施例1にかかる半導体装置にダイシングを行った際の、チップの破損またはチップ飛びが生じたウェハの枚数について示す図である。 実施例2における第2の研削において使用する砥石の条件を示す図である。 実施例2にかかる半導体装置にダイシングを行った際の、チップの破損またはチップ飛びが生じたウェハの枚数について示す図である。 従来のパンチスルー型IGBTの構造について示す断面図である。 従来のノンパンチスルー型IGBTの構造について示す断面図である。 FZウェハを用いたフィールドストップ(FS)型IGBTの構造について示す断面図である。
符号の説明
1 半導体ウェハ
2 能動領域
3 中央部
4 リブ部
5 第1遷移領域
10 第1砥石
11 第1傾斜面
12 ホイール
20 研削定盤
30 保護テープ

Claims (11)

  1. 外周端部に中央部よりも厚いリブ部が設けられた半導体ウェハにおいて、
    前記リブ部と前記中央部との間に、当該リブ部の厚さから当該中央部の厚さへと、厚さが徐々に薄くなる遷移領域を備え、
    前記遷移領域は、前記中央部からの立ち上がり角度が、15°以上45°以下の傾斜面を有することを特徴とする半導体装置。
  2. 外周端部に中央部よりも厚いリブ部が設けられた半導体ウェハにおいて、
    前記リブ部と前記中央部との間に、当該リブ部より薄く当該中央部よりも厚く当該中央部に対して平行な面を有する中間領域と、
    前記リブ部の厚さから前記中間領域の厚さへと、厚さが徐々に薄くなる第1遷移領域と、
    前記中間領域の厚さから前記中央部への厚さへと、厚さが徐々に薄くなる第2遷移領域と、
    を備え、
    前記第1遷移領域および前記第2遷移領域は、それぞれ前記中間領域および前記中央部からの立ち上がりの角度が、15°以上45°以下の傾斜面を有することを特徴とする半導体装置。
  3. 半導体ウェハの裏面側に接し、研削ホイールに取り付けられた際に少なくとも1mm以上が水平となる下面と、
    前記下面からの立ち上がりの角度が、135°以上165°以下の傾斜面と、
    を備え、
    前記下面および前記傾斜面が、前記半導体ウェハを研削する研削面であることを特徴とする半導体装置の製造装置。
  4. 半導体ウェハのおもて面側の中央部に素子の表面構造を形成する表面構造形成工程と、
    研削面の下面が前記半導体ウェハの裏面に平行で、当該下面から側面に向けて傾斜面を有する砥石によって、前記半導体ウェハの裏面側の中央部を研削することで、前記半導体ウェハの外周縁に沿ってリブ部を形成するとともに、当該リブ部の厚さから当該中央部の厚さへと厚さが徐々に薄くなる遷移領域を形成する裏面研削工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記裏面研削工程においては、前記砥石の前記傾斜面による研削によって、前記リブ部と、前記中央部との間に、当該中央部からの立ち上がりの角度が15°以上45°以下の傾斜面を形成し、当該傾斜面を有する領域が前記遷移領域となることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 半導体ウェハのおもて面側の中央部に素子の表面構造を形成する表面構造形成工程と、
    研削面の下面が前記半導体ウェハの裏面に平行で、当該下面から側面に向けて傾斜面を有する第1の砥石によって、前記半導体ウェハの裏面側の前記中央部を研削することで、前記半導体ウェハの外周縁に沿ってリブ部を形成するとともに、当該リブ部の厚さから徐々に厚さが薄くなる第1遷移領域を形成する第1裏面研削工程と、
    研削面の下面が前記半導体ウェハの裏面側の前記中央部に平行で、当該下面から側面に向けて傾斜面を有する第2の砥石によって、さらに、前記半導体ウェハの裏面側の前記第1遷移領域に囲まれる領域を研削し、前記中央部の厚さより厚く当該リブ部の厚さより薄く当該中央部に対して平行となる中間領域を形成するとともに、当該中間領域の厚さから前記中央部の厚さへと厚さが徐々に薄くなる第2遷移領域を形成する第2裏面研削工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記第1裏面研削工程においては、前記第1の砥石の前記傾斜面による研削によって、前記リブ部と前記中間領域との間に、前記中間領域からの立ち上がりの角度が15°以上45°以下の第1傾斜面を形成し、当該第1傾斜面を有する領域が前記第1遷移領域となり、
    前記第2裏面研削工程においては、前記第2の砥石の前記傾斜面による研削によって、前記中央部と前記中間領域との間に、前記中央部からの立ち上がりの角度が15°以上45°以下の第2傾斜面を形成し、当該第2傾斜面を有する領域が第2遷移領域となることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記第2裏面研削工程においては、前記中間領域の幅が0.2mm以上3mm以下となるように、前記第1裏面研削工程よりも小さな径で研削を行うことを特徴とする請求項6または7に記載の半導体装置の製造方法。
  9. 前記第2裏面研削工程においては、前記第1裏面研削工程よりも遅い速度で精研削を行うことを特徴とする請求項6〜8のいずれか一つに記載の半導体装置の製造方法。
  10. 前記裏面研削工程の後に、
    前記半導体ウェハの裏面側の全面を、混酸によってエッチングするエッチング工程を含むことを特徴とする請求項4または5に記載の半導体装置の製造方法。
  11. 前記第2裏面研削工程の後に、
    前記半導体ウェハの裏面側の全面を、混酸によってエッチングするエッチング工程を含むことを特徴とする請求項6〜9のいずれか一つに記載の半導体装置の製造方法。
JP2008131062A 2008-05-19 2008-05-19 半導体装置および半導体装置の製造方法 Active JP5266869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131062A JP5266869B2 (ja) 2008-05-19 2008-05-19 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131062A JP5266869B2 (ja) 2008-05-19 2008-05-19 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009279661A true JP2009279661A (ja) 2009-12-03
JP5266869B2 JP5266869B2 (ja) 2013-08-21

Family

ID=41450670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131062A Active JP5266869B2 (ja) 2008-05-19 2008-05-19 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5266869B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071377A (ja) * 2009-09-28 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013012652A (ja) * 2011-06-30 2013-01-17 Fuji Electric Co Ltd 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法
DE102012214817A1 (de) 2011-08-26 2013-02-28 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
US8679360B2 (en) 2011-04-01 2014-03-25 Seiko Epson Corporation Base surface processing method and MEMS device
CN107851565A (zh) * 2015-07-08 2018-03-27 三菱电机株式会社 带台阶晶片及其制造方法
JP2018060983A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体ウエハと半導体素子の製造方法
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056124A1 (ja) 2014-10-10 2016-04-14 三菱電機株式会社 半導体装置の製造方法
JP7332398B2 (ja) 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198671A (ja) * 1992-01-20 1993-08-06 Matsushita Electron Corp 半導体ウェハーのダイシング方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2008001838A (ja) * 2006-06-23 2008-01-10 Mitsui Chemicals Inc 半導体ウェハの裏面研削用粘着フィルム及びそれを用いた半導体ウェハの裏面研削方法
JP2008028325A (ja) * 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008098351A (ja) * 2006-10-11 2008-04-24 Disco Abrasive Syst Ltd ウエーハの研削加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198671A (ja) * 1992-01-20 1993-08-06 Matsushita Electron Corp 半導体ウェハーのダイシング方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2008001838A (ja) * 2006-06-23 2008-01-10 Mitsui Chemicals Inc 半導体ウェハの裏面研削用粘着フィルム及びそれを用いた半導体ウェハの裏面研削方法
JP2008028325A (ja) * 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008098351A (ja) * 2006-10-11 2008-04-24 Disco Abrasive Syst Ltd ウエーハの研削加工方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071377A (ja) * 2009-09-28 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
US8679360B2 (en) 2011-04-01 2014-03-25 Seiko Epson Corporation Base surface processing method and MEMS device
JP2013012652A (ja) * 2011-06-30 2013-01-17 Fuji Electric Co Ltd 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法
DE102012214817A1 (de) 2011-08-26 2013-02-28 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
US8987122B2 (en) 2011-08-26 2015-03-24 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
DE102012214817B4 (de) 2011-08-26 2018-06-28 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
CN107851565A (zh) * 2015-07-08 2018-03-27 三菱电机株式会社 带台阶晶片及其制造方法
JP2018060983A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体ウエハと半導体素子の製造方法
US9954059B1 (en) 2016-10-07 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor wafer and method of manufacturing semiconductor element
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP5266869B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5266869B2 (ja) 半導体装置および半導体装置の製造方法
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5422907B2 (ja) 半導体装置の製造方法
CN1917151A (zh) 硅晶片的制造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US7737531B2 (en) Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same
JP5320619B2 (ja) 半導体装置の製造方法
CN105190844A (zh) 半导体装置的制造方法
JP5458531B2 (ja) 半導体装置の製造方法
JP2006196710A (ja) 半導体素子の製造方法
JP4892201B2 (ja) 貼合せワークの外周エッジ部の段差加工方法及び装置
JP2009224511A (ja) 半導体装置の製造方法
JP2017501899A (ja) ウェハ研削装置
JP2011165771A (ja) 半導体装置の製造方法
JP5011740B2 (ja) 半導体装置の製造方法
JP2005317570A (ja) 半導体素子の製造方法
JP5532754B2 (ja) 半導体装置の製造方法
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
JP2007208145A (ja) 半導体装置の製造方法
JP5499826B2 (ja) 半導体素子の製造方法
JP7135352B2 (ja) 半導体装置の製造方法
JP2011166034A (ja) 半導体装置の製造方法
JP4572529B2 (ja) 半導体素子の製造方法
CN107919382B (zh) 半导体晶片和半导体元件的制造方法
JP4564351B2 (ja) 半導体ウェーハの分割方法、研削装置および半導体ウェーハ分割システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110414

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5266869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250