JP2013012652A - 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 - Google Patents
逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 Download PDFInfo
- Publication number
- JP2013012652A JP2013012652A JP2011145493A JP2011145493A JP2013012652A JP 2013012652 A JP2013012652 A JP 2013012652A JP 2011145493 A JP2011145493 A JP 2011145493A JP 2011145493 A JP2011145493 A JP 2011145493A JP 2013012652 A JP2013012652 A JP 2013012652A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- reverse
- bipolar transistor
- surface side
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Dicing (AREA)
Abstract
【解決手段】n型半導体基板の表面側にMOSゲート構造を有する活性領域と該活性領域の周囲の耐圧構造部とを有し、裏面側にはp型コレクタ層を備え、前記耐圧構造部の外周部に、前記表面側と前記裏面側とを繋ぐように配置されるp型分離層が裏面側で前記p型コレクタ層に電気的に接続される構成を有する逆阻止絶縁ゲート型バイポーラトランジスタにおいて、前記p型分離層が裏面側の前記p型コレクタ層に接続する部分における、基板面に平行方向の幅が60μm以上である逆阻止絶縁ゲート型バイポーラトランジスタとする。
【選択図】 図1
Description
なお、p型分離層1とp+コレクタ層6は裏面の欠落部からの漏れ電流を防ぐために、できるだけ深い領域を形成したいが、深い領域を形成しようとすると半導体基板の表面側の不純物濃度が低下してしまう。また、金属電極とのオーミック性を高めるためには表面側の不純物濃度を高くしたい要望がある。この両者の要望をかなえるためには、多段でボロンをイオン注入してp+コレクタ層6を形成するのがよく、例えば、150keVの加速エネルギーでドーズ量は5×1012cm−2〜5×1014cm−2とする深いp領域と、45keVの加速エネルギーでドーズ量は1×1013cm−2〜1×1015cm−2とする浅いp領域を形成してもよい。このように、多段のイオン注入を行い、深いp+コレクタ層6とすることで、クラック9の先端がn−ベース層8に達することを確実に防ぐことができる。
2 p+層
3 金属フィールドプレート
4 p+チャネルストッパー
5 保護膜
6 p+コレクタ層
7 コレクタ電極
8 n−ベース層
9 pベース領域
10 切断予定部
11 n+エミッタ領域
12 ゲート絶縁膜
14 ゲート電極
15 エミッタ電極
20 耐圧構造部
30 活性領域
100 逆阻止IGBT
Claims (5)
- 第1導電型半導体基板の表面側にMOSゲート構造を有する活性領域と該活性領域の周囲の耐圧構造部とを有し、裏面側には第2導電型コレクタ層を備え、前記耐圧構造部の外周部に、前記表面側と前記裏面側とを繋ぐように配置される第2導電型分離層が裏面側で前記第2導電型コレクタ層に電気的に接続される構成を有する逆阻止絶縁ゲート型バイポーラトランジスタにおいて、前記第2導電型分離層が裏面側の前記第2導電型コレクタ層に接続する部分における、基板面に平行方向の幅が60μm以上であることを特徴とする逆阻止絶縁ゲート型バイポーラトランジスタ。
- 前記第2導電型分離層が裏面側の前記第2導電型コレクタ層に接続する部分における、基板面に平行方向の幅が300μm以下であることを特徴とする請求項1に記載の逆阻止絶縁ゲート型バイポーラトランジスタ。
- ダイアモンド粉末を練りこんで成型してなるダイシングブレードを高速回転させて、ウェハから格子状パターンで切り出す切断工程を有することを特徴とする請求項1記載の逆阻止絶縁ゲート型バイポーラトランジスタの製造方法。
- 前記第2導電型分離層は、第2導電型不純物イオン注入と熱拡散により形成する請求項3に記載の逆阻止絶縁ゲート型バイポーラトランジスタの製造方法。
- 前記第2導電型分離層は、第2導電型不純物を含む材料を塗布し、熱拡散により形成する請求項3に記載の逆阻止絶縁ゲート型バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011145493A JP2013012652A (ja) | 2011-06-30 | 2011-06-30 | 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011145493A JP2013012652A (ja) | 2011-06-30 | 2011-06-30 | 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013012652A true JP2013012652A (ja) | 2013-01-17 |
Family
ID=47686279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011145493A Pending JP2013012652A (ja) | 2011-06-30 | 2011-06-30 | 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013012652A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756029B2 (en) | 2017-03-16 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
US11094815B2 (en) | 2017-05-12 | 2021-08-17 | Mitsubishi Electric Corporation | Semiconductor device and power conversion apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209843A (ja) * | 2004-01-22 | 2005-08-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2005252212A (ja) * | 2003-04-10 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置およびその製造方法 |
JP2006108616A (ja) * | 2004-09-09 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
JP2009279661A (ja) * | 2008-05-19 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
JP2011049337A (ja) * | 2009-08-27 | 2011-03-10 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
-
2011
- 2011-06-30 JP JP2011145493A patent/JP2013012652A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252212A (ja) * | 2003-04-10 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置およびその製造方法 |
JP2005209843A (ja) * | 2004-01-22 | 2005-08-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2006108616A (ja) * | 2004-09-09 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
JP2009279661A (ja) * | 2008-05-19 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
JP2011049337A (ja) * | 2009-08-27 | 2011-03-10 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756029B2 (en) | 2017-03-16 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
US11031357B2 (en) | 2017-03-16 | 2021-06-08 | Mitsubishi Electric Corporation | Semiconductor device |
US11094815B2 (en) | 2017-05-12 | 2021-08-17 | Mitsubishi Electric Corporation | Semiconductor device and power conversion apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725083B2 (ja) | 半導体装置 | |
US10784256B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5915756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20160211257A1 (en) | Semiconductor device | |
US9972618B2 (en) | Semiconductor device | |
TWI492375B (zh) | 用於寬能帶隙裝置之崩潰保護 | |
US20150060938A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US11527660B2 (en) | Semiconductor device with a lifetime killer region in the substrate | |
JP2008004739A (ja) | 半導体装置 | |
JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
TW201605056A (zh) | 半導體裝置 | |
JP5811325B2 (ja) | 半導体素子および半導体装置 | |
JP2012248736A (ja) | 半導体装置 | |
JP2013012652A (ja) | 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法 | |
JP5867609B2 (ja) | 半導体装置の製造方法 | |
US20190131412A1 (en) | Semiconductor device | |
JP2012227419A (ja) | ワイドギャップ半導体装置 | |
US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5772670B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP2017188569A (ja) | 半導体装置およびその製造方法 | |
JP4821088B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP2012129537A (ja) | 半導体装置 | |
JP5303845B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160105 |