DE102018210109A1 - Bearbeitungsverfahren für einen wafer - Google Patents

Bearbeitungsverfahren für einen wafer Download PDF

Info

Publication number
DE102018210109A1
DE102018210109A1 DE102018210109.4A DE102018210109A DE102018210109A1 DE 102018210109 A1 DE102018210109 A1 DE 102018210109A1 DE 102018210109 A DE102018210109 A DE 102018210109A DE 102018210109 A1 DE102018210109 A1 DE 102018210109A1
Authority
DE
Germany
Prior art keywords
wafer
dividing
recess
front side
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018210109.4A
Other languages
English (en)
Inventor
Katsuhiko Suzuki
Hisashi Arakida
Tomoaki Sugiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018210109A1 publication Critical patent/DE102018210109A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Dicing (AREA)

Abstract

Ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Waferes, der eine vordere Seite aufweist, ist bereitgestellt. Das Bearbeitungsverfahren beinhaltet einen hinteren Schleifschritt zum Schleifen des Wafers, um eine Vertiefung und einen ringförmigen Verstärkungsabschnitt, der die Vertiefung umgibt, an der hinteren Seite des Wafers auszubilden, und einen Teilungsschritt zum Schneiden des Waferes entlang der Teilungslinien, die an der vorderen Seite des Wafers ausgebildet sind. In dem hinteren Schleifschritt wird eine geneigte Oberfläche zwischen der unteren Oberfläche der Vertiefung und dem ringförmigen Verstärkungsabschnitt ausgebildet. Die geneigte Oberfläche ist bezüglich einer Richtung senkrecht zu der unteren Oberfläche der Vertiefung geneigt. In dem Teilungsschritt wird eine Schneidklinge abgesenkt, um ein Schneiden an einer Position radial innerhalb des äußeren Umfangs des Wafers zu beginnen, und wird darauffolgend angehoben, um ein Schneiden an einer anderen Position radial innerhalb des äußeren Umfangs des Wafers anzuhalten.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Ausbilden eines ringförmigen Verstärkungsabschnitts an der hinteren Seite eines Wafers.
  • Beschreibung des Stands der Technik
  • Mehrere sich kreuzende Teilungslinien sind an einer vorderen Seite eines Wafers gesetzt, um dadurch mehrere getrennte Bereiche auszubilden, in welchen mehrere Bauelemente wie integrierte Schaltungen (ICs) und Large-Scale-Integrated-Circuits (LSIs) ausgebildet sind. In solch einem Wafer, der mehrere Bauelemente an der vorderen Seite aufweist, wird die hintere Seite des Wafers geschliffen, um die Dicke des Wafers auf eine vorbestimmte Dicke des Wafers zu reduzieren. Danach wird der Wafer entlang der Teilungslinien geteilt, um einzelne Bauelementchips zu erhalten, die jeweils den Bauelementen entsprechen. Die Bauelementchips werden in verschiedenen elektronischen Ausstattungen wie Mobiltelefonen und Personalcomputern eingesetzt.
  • Zum Beispiel wird die hintere Seite des Wafers unter Verwendung einer Schleifvorrichtung, die mehrere Schleifscheiben beinhaltet (siehe zum Beispiel die japanische Offenlegungsschrift 2000-288881 ), geschliffen. In dieser Schleifvorrichtung wird die hintere Seite des Wafers zuerst mit einer hohen Schleifgeschwindigkeit unter Verwendung einer ersten Schleifscheibe grob geschliffen und die hintere Seite des Wafers wird als nächstes fein mit einer geringen Schleifgeschwindigkeit geschliffen, bis die Dicke des Wafers auf eine vorbestimmte Dicke unter Verwendung der zweiten Schleifscheibe reduziert ist. Jedoch, wenn der Wafer durch Schleifen dünn ausgestaltet ist, wird die Festigkeit des Wafers reduziert, sodass das Handhaben des Wafers in darauffolgenden Schritten schwierig wird. Um mit diesem Problem umzugehen, wurde ein Schleifverfahren entwickelt, in dem die hintere Seite des Wafers nur in einem zentralen Bereich entsprechend dem Bauelementbereich, der an der vorderen Seite des Wafers ausgebildet ist, an dem die Baulemente ausgebildet sind, geschliffen wird, wodurch eine Vertiefung an der hinteren Seite des Wafers an diesem zentralen Bereich ausgebildet wird, sodass der äußere Bereich um diese Vertiefung als ein ringförmiger Verstärkungsabschnitt überbleibt, der eine notwendige Stärke aufweist (siehe die japanische Offenlegungsschrift Nr. 2007-19379 ).
  • Nach dem Schleifen der hinteren Seite des Wafers, um die Vertiefung auszubilden, wird ein Teilungsband an der hinteren Seite des Wafers angebracht. Das Teilungsband weist einen Durchmesser auf, der größer als der des Wafers ist. Das heißt, dass ein zentraler Abschnitt des Teilungsbands an der hinteren Seite des Wafers angebracht ist. Ein umfänglicher Abschnitt des Teilungsbands ist an einem ringförmigen Rahmen befestigt (angebracht), der eine innere Öffnung aufweist, die größer als der Durchmesser des Wafers ist. Das heißt, dass der ringförmige Rahmen einen inneren Durchmesser aufweist, der größer als der Durchmesser des Wafers ist, und einen äußeren Durchmesser aufweist, der größer als der Durchmesser des Teilungsbands ist. Folglich ist der Wafer durch das Teilungsband an den ringförmigen Rahmen getragen, wodurch eine Rahmeneinheit ausgebildet wird. Danach wird die Rahmeneinheit zu einer Schneivorrichtung transferiert, die eine Schneidklinge beinhaltet, um den Wafer entlang der Teilungslinien zu schneiden. Die Schneidvorrichtung beinhaltet einen Einspanntisch, der einen äußeren Durchmesser aufweist, der kleiner als der Durchmesser der unteren Oberfläche der Vertiefung ist, die an der hinteren Seite des Wafers ausgebildet ist. Beim Teilen des Wafers ist der Wafer an dem Einspanntisch unter einem Saugen in dem Zustand gehalten, in dem die vordere Seite des Wafers nach oben frei liegt. Der Einspanntisch weist eine obere Oberfläche als eine Halteoberfläche zum Halten des Wafers auf. Entsprechend ist die untere Oberfläche der Vertiefung, die an der hinteren Seite des Wafers ausgebildet ist, in Kontakt mit der Halteoberfläche des Einspanntisches durch das Teilungsband. In diesem Zustand wird die Schneidklinge gedreht und abgesenkt, um den Wafer entlang der Teilungslinien von der vorderen Seite zu schneiden, wodurch der Wafer in einzelne Bauelementchips geteilt wird (siehe die japanische Offenlegungsschrift Nr. 2007-59829 ).
  • Darstellung der Erfindung
  • Beim Anbringen des Teilungsbands an der hinteren Seite des Wafers, an welchem die Vertiefung ausgebildet ist, ist es nicht einfach, das Teilungsband in engen Kontakt mit der Grenze zwischen der Vertiefung und dem ringförmigen Verstärkungsabschnitt, der die Vertiefung umgibt, zu bringen. Die Vertiefung weist eine solche Form auf, dass ein Winkel, der zwischen der unteren Oberfläche der Vertiefung und der Seitenoberfläche (innere umfängliche Oberfläche) der Vertiefung ausgebildet ist, ungefähr 90° ist, sodass der Winkel, der zwischen der Seitenoberfläche der Vertiefung und dem ringförmigen Verstärkungsabschnitt ausgebildet ist, auch ungefähr 90° ist. Entsprechend wird das Teilungsband ungefähr 90° entlang der inneren umfänglichen Kante des ringförmigen Verstärkungsabschnitts gebogen, sodass es schwierig ist, das Teilungsband in engen Kontakt mit der hinteren Seite des Wafers zu bringen, der die Vertiefung aufweist. In dem Fall, dass das Teilungsband nicht in engen Kontakt mit der Grenze zwischen der Vertiefung und dem ringförmigen Verstärkungsabschnitt an der hinteren Seite des Wafers gebracht ist, existiert die Möglichkeit, dass ein Riss in der Nähe der obigen Grenze des Wafers durch eine Kraft generiert wird, die von der Schneidklinge beim Schneiden des Wafers aufgebracht wird. Ferner existiert auch die Möglichkeit, dass der Schneidstaub in den Raum, der zwischen dem Wafer und dem Teilungsband ausgebildet ist, eindringt, und dass der Schneidstaub an der hinteren Seite des Wafers anhaftet. Als ein Ergebnis entsteht ein Problem, dass die Qualität von jedem Bauelementchip, der in der Nähe des äußeren Umfangs des Bauelementbereichs des Wafers vorhanden ist, reduziert ist.
  • Ferner ist der Wafer in dem Teilungsschritt in dem Zustand der Rahmeneinheit an der Halteoberfläche des Einspanntisches gehalten. Da der Durchmesser der Halteoberfläche des Einspanntisches kleiner als der Durchmesser der unteren Oberfläche der Vertiefung, die an der hinteren Seite des Wafers ausgebildet ist, ist, wird das Teilungsband radial nach Außen durch das Gewicht des ringförmigen Rahmens, der außerhalb der Halteoberfläche des Einspanntisches vorliegt, gezogen. Als ein Ergebnis nimmt der Wafer eine Kraft radial nach Außen auf. Während eines Schneidens des Wafers durch die Schneidklinge nehmen die Bauelementchips, die von dem Wafer geteilt werden, Kräfte auf, die unterschiedliche Richtungen aufweisen, sodass eine Möglichkeit existiert, dass der Wafer in einer Ebene parallel zu der Halteoberfläche des Einspanntisches während eines Schneidens bewegt wird, was ein Problem verursacht, dass der Wafer nicht geeignet entlang jeder Teilungslinie geschnitten werden kann.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, welches ein Teilungsband in engen Kontakt mit der hinteren Seite eines Wafers bringen kann, an welchem eine Vertiefung und ein ringförmiger Verstärkungsabschnitt, der die Vertiefung umgibt, ausgebildet sind, und das Teilungsband in engen Kontakt mit der Grenze zwischen der Vertiefung und dem ringförmigen Verstärkungsabschnitt gehalten werden kann, wodurch der Wafer geeignet geschnitten wird.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers bereitgestellt, der eine vordere Seite und eine hintere Seite gegenüber der vorderen Seite aufweist, wobei die vordere Seite des Wafers einen Bauelementbereich und einen umfänglichen Randbereich, der den Bauelementbereich umgibt, aufweist, mehrere sich kreuzende Teilungslinien, die an der vorderen Seite des Wafers ausgebildet sind, um dadurch mehrere getrennte Bereiche zu definieren, in denn jeweils mehrere Bauelemente ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer beinhaltet: einen hinteren Schleifschritt zum Schleifen der hinteren Seite des Wafers in einem zentralen Bereich entsprechend dem Bauelementbereich der vorderen Seite, um dadurch eine Vertiefung auszubilden, die eine untere Oberfläche in dem zentralen Bereich der hinteren Seite aufweist, und auch einen ringförmigen Verstärkungsabschnitt, der die Vertiefung umgibt, auszubilden; einen Anbringungsschritt für ein Teilungsband zum Anbringen eines Teilungsbands an der hinteren Seite eines Wafers und einen Teilungsschritt zum Schneiden des Wafers entlang der Teilungslinien von der vorderen Seite des Wafers unter Verwendung einer Schneidklinge, um dadurch den Wafer in mehrere einzelne Bauelementchips zu teilen, die jeweils den Bauelementen entsprechen; wobei der hintere Schleifschritt den Schritt zum Ausbilden einer geneigten Oberfläche zwischen der unteren Oberfläche der Vertiefung und dem ringförmigen Verstärkungsabschnitt beinhaltet, sodass die geneigte Oberfläche die untere Oberfläche der Vertiefung und den ringförmigen Verstärkungsabschnitt verbindet und die geneigte Oberfläche bezüglich einer Richtung senkrecht zu der unteren Oberfläche der Vertiefung geneigt ist; der Teilungsschritt die Schritte des relativen Bewegens der Schneidklinge und des Wafers entlang der vorbestimmten Teilungslinien und Absenken der Schneidklinge zu dem Wafer, um ein Schneiden des Wafers an einer der vorbestimmten Teilungslinien radial innerhalb des äußeren Umfangs des Wafers zu beginnen, beinhaltet, wohingegen die Schneidklinge von dem Wafer angehoben wird, um ein Schneiden des Wafers an dem anderen Ende der vorbestimmten Teilungslinie radial in dem äußeren Umfang des Wafers anzuhalten.
  • Vorzugsweise weist die geneigte Oberfläche, die in dem hinteren Schleifschritt ausgebildet wird, einen Neigungswinkel auf, der als ein Ergänzungswinkel des Winkels definiert ist, der zwischen der geneigten Oberfläche und der unteren Oberfläche der Vertiefung ausgebildet ist, wobei der Neigungswinkel in dem Bereich von 30 bis 75° gesetzt ist.
  • In dem Bearbeitungsverfahren für einen Wafer entsprechen dem Aspekt der vorliegenden Erfindung wird die hintere Seite des Wafers in einem zentralen Bereich entsprechend dem Bauelementbereich an der vorderen Seite in dem hinteren Schleifschritt geschliffen. Der äußere Bereich um den zentralen Bereich der hinteren Seite, die geschliffen werden soll, wird nicht geschliffen, um als ein ringförmiger Verstärkungsabschnitt überzubleiben. Entsprechend ist der innere Bereich, der durch den ringförmigen Verstärkungsabschnitt der hinteren Seite umgeben ist, als eine Vertiefung ausgebildet, die eine untere Oberfläche aufweist, die durch Schleifen der hinteren Seite ausgebildet wird. Die seitliche Oberfläche der Vertiefung, die an der hinteren Seite des Wafers ausgebildet ist, sodass sie die untere Oberfläche und den ringförmigen Verstärkungsabschnitt verbindet, ist mit einer geneigten Oberfläche ausgebildet. Das heißt, dass der Winkel, der zwischen der geneigten Oberfläche und dem ringförmigen Verstärkungsabschnitt ausgebildet ist, nicht 90° ist. Anders ausgedrückt ist der Winkel, der zwischen der geneigten Oberfläche und der unteren Oberfläche der Vertiefung ausgebildet ist, nicht 90°. Entsprechend beim Anbringen des Teilungsbands an der hinteren Seite des Wafers kann das Teilungsband einfach in engen Kontakt mit der hinteren Seite des Wafers gebracht werden.
  • In dem Bearbeitungsverfahren für einen Wafer entsprechend dem Aspekt der vorliegenden Erfindung ist der ringförmige Bereich entlang dem äußeren Durchmesser des Wafers nicht durch die Schneidklinge im Teilungsschritt geschnitten. Entsprechend, sogar wenn das Teilungsband radial nach Außen durch das Gewicht des ringförmigen Rahmens in dem Teilungsschritt gezogen wird, dient der ringförmige ungeschnittene Bereich des Wafers dazu, das Teilungsband, das radial außerhalb des ringförmigen ungeschnittenen Bereichs vorliegt, zu tragen, sodass die Kraft, die das Teilungsband zieht, nicht zu dem zentralen Bereich des Wafers radial innerhalb des ringförmigen ungeschnittenen Bereichs übertragen wird. Als ein Ergebnis kann die Bewegung des Wafers in einer Ebene parallel zu der Halteoberfläche des Einspanntisches während eines Schneidens des Wafers unterdrückt werden, wodurch ein geeignetes Schneiden des Wafers entlang jeder Teilungslinie ermöglicht wird. Wie oben beschrieben, kann in dem Bearbeitungsverfahren für einen Wafer entsprechend dem Aspekt der vorliegenden Erfindung das Teilungsband in engem Kontakt mit der hinteren Seite des Wafers, an welcher die Vertiefung und der ringförmige Verstärkungsabschnitt, der die Vertiefung umgibt, ausgebildet sind, werden. Das Teilungsband kann in engem Kontakt mit der Grenze zwischen der Vertiefung und dem ringförmigen Verstärkungsabschnitt gehalten werden, wodurch der Wafer geeignet geschnitten werden kann.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am Besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • Figurenliste
    • 1A ist eine schematische, perspektivische Ansicht, die eine vordere Seite des Wafers zeigt;
    • 1B ist eine schematische, perspektivische Ansicht, die eine hintere Seite des Wafers, der in 1a dargestellt ist, zeigt;
    • 2 ist eine schematische, perspektivische Ansicht einer Schleifvorrichtung;
    • 3A ist eine schematische, perspektivische Ansicht, die einen hinteren Schleifschritt, der die Schleifvorrichtung, die in 2 dargestellt ist, verwendet, zeigt;
    • 3B ist eine schematische Aufsicht, die den hinteren Schleifschritt zeigt;
    • 4A ist eine schematische Schnittansicht, die einen Zustand unmittelbar vor einem Schleifen des Wafers zeigt;
    • 4B ist eine schematische Schnittansicht, die einen Zustand zeigt, in welchem der Wafer geschliffen wird;
    • 5 ist eine schematische Schnittansicht, die eine geneigte Oberfläche darstellt, die durch Schleifen der hinteren Seite des Wafers ausgebildet ist;
    • 6A ist eine schematische Ansicht im Querschnitt, die einen Zustand zeigt, in dem ein Teilungsband, das an einem ringförmigen Rahmen getragen ist, an der hinteren Seite des Wafers nach einem Durchführen des hinteren Schleifschnitts angebracht ist;
    • Figu 6B ist eine schematische Schnittansicht, die einen Teilungsschritt zum Schneiden des Wafers zeigt; und
    • 7 ist eine schematische, perspektivische Ansicht, welche die vordere Seite des Wafers in dem Zustand zeigt, der durch Durchführen des Teilungsschritts erhalten wird.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Eine bevorzugte Ausführungsform der vorliegenden Ausführungsform wird jetzt beschrieben. Mit Bezug zu 1A und 1B ist ein Wafer 1, der durch ein Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform bearbeitet werden soll, dargestellt. 1A ist eine schematische, perspektivische Ansicht des Wafers 1 in dem Zustand, in dem die vordere Seite 1A des Wafers 1 nach oben gerichtet ist und 1B ist eine schematische, perspektivische Ansicht des Wafers 1 in dem Zustand, in dem die hintere Seite 1b des Wafers nach oben gerichtet ist. Der Wafer 1 ist ein im Wesentlichen scheibenförmiges Element, das aus Silicium, Saphir, Silicium Carbide (SiC) oder zum Beispiel einem anderen Verbundhalbleiter ausgebildet ist. Wie in 1A dargestellt, sind mehrere sich kreuzende Teilungslinien 3 an der vorderen Seite 1a des Wafers 1 ausgebildet, um dadurch mehrere getrennte Bereiche zu definieren, wobei in jedem mehrere Bauelemente 5 wie ICs ausgebildet sind. Die vordere Seite 1a des Wafers 1 ist aus einem Bauelementbereich 7, in dem Bauelemente 5 ausgebildet sind, und einem umfänglichen Randbereich 9, der den Bauelementbereich 7 umgibt, ausgebildet.
  • In dem hinteren Schleifschritt ist die hintere Seite 1b des Wafers 1 in einem zentralen Bereich entsprechend dem Bauelementbereich 7 der vorderen Seite 1a geschliffen, bis die Dicke des Wafers 1 auf eine fertige Dicke reduziert ist. Entsprechend wird der äußere Bereich um den zentralen Bereich der hinteren Seite 1b, die geschliffen werden soll, nicht geschliffen, sodass sie als ein ringförmiger Verstärkungsabschnitt überbleibt. Entsprechend ist der innere Bereich, der durch den ringförmigen Verstärkungsabschnitt der hinteren Seite 1b umgeben ist, als eine Vertiefung ausgebildet, die eine untere Oberfläche aufweist, die durch Schleifen der hinteren Seite 1b in dem hinteren Schleifschritt ausgebildet ist. In einem Teilungsschritt, der nach dem hinteren Schleifschritt durchgeführt wird, wird der Wafer 1 schließlich entlang der Teilungslinien 3 geschnitten, um dadurch in mehrere Bauelementchips geteilt zu werden. Vor dem Durchführen des hinteren Schleifschritts wird ein Schutzband 11 (siehe 3A) an der vorderen Seite 1a des Wafers 1 angebracht. Das Schutzband 11 dient dazu, die Möglichkeit zu verhindert, dass die Bauelemente 5, die an der vorderen Seite 1a des Wafers 1 ausgebildet sind, durch einen Stoß oder dergleichen in dem hinteren Schleifschritt beschädigt werden.
  • Im Folgenden wird eine Schleifvorrichtung 2 beschrieben, die in dem hinteren Schleifschritt verwendet wird, mit Bezug zu 2. 2 ist eine schematische, perspektivische Ansicht, welche die Konfiguration der Schleifvorrichtung 2 darstellt. Die Schleifvorrichtung 2, die in 2 dargestellt ist, beinhaltet eine Basis 4, die eine obere Oberfläche aufweist. Die obere Oberfläche der Basis 4 ist mit einer rechteckigen Vertiefung 4a ausgebildet. Ein X-beweglicher Tisch 6 ist in der Vertiefung 4a bereitgestellt, sodass dieser in der X-Richtung, die durch einen Pfeil X in 2 dargestellt ist, bewegt werden kann. Der X-bewegliche Tisch 6 ist dazu angepasst, in der X-Richtung in einen X-Bewegungsmechanismus (nicht dargestellt) bewegt zu werden. Eine wasserdichte Abdeckung 8 ist mit dem X-beweglichen Tisch 6 verbunden, sodass diese oberhalb des X-Bewegungsmechanismus liegt. Ein Einspanntisch 10 zum Halten des Wafers 1 ist an dem X-beweglichenen Tisch 6 bereitgestellt. Der Einspanntisch 10 weist eine obere Oberfläche, also eine Halteoberfläche auf. Ein Saugdurchgang (nicht dargestellt) ist in dem Einspanntisch 10 ausgebildet. Ein Ende des Saugdurchgangs ist mit einer Vakuumquelle (nicht dargestellt) verbunden und das andere Ende des Saugdurchgangs ist mit der Halteoberfläche des Einspanntisches 10 verbunden. Die Halteoberfläche des Einspanntisches 10 ist aus einem porösen Element ausgebildet und der Wafer 1 ist dazu angepasst, an der Halteoberfläche platziert zu werden. Wenn die Vakuumquelle betätigt wird, kann ein Vakuum durch den Saugdurchgang und das poröse Element an dem Wafer 1, der an der Halteoberfläche platziert ist, aufgebracht werden, sodass der Wafer 1 an der Halteoberfläche unter einem Saugen gehalten werden kann. Wenn der X-Bewegungsmechanismus betätigt wird, kann der Einspanntisch 10, der an dem X-beweglichen Tisch 6 getragen ist, zwischen einem Befestigungs/Ablösebereich A und einem Schleifbereich B bewegt werden.
  • Ein Trägerabschnitt 14 ist an dem hinteren Ende der Basis 4 ausgebildet, sodass dieser nach oben von der oberen Oberfläche der Basis 4 in einer vertikalen Richtung hervorsteht. Eine Schleifeinheit 12 ist an dem Trägerabschnitt 14 getragen. Der Trägerabschnitt 14 weist eine obere Oberfläche in der X-Richtung und ein Paar paralleler Z-Führungsschienen 16 auf, die sich in der Z-Richtung, die durch einen Pfeil Z in 2 dargestellt ist, an der vorderen Oberfläche des Trägerabschnitts 14 erstrecken. Eine Z-bewegliche Platte 22 ist gleitbar an den Z-Führungsschienen 16 befestigt. Ein Mutterabschnitt (nicht dargestellt) ist an der hinteren Seite (hintere Oberfläche) der Z-beweglichen Platte 22 ausgebildet und eine Z-Kugelrollspindel 18, die sich parallel zu den X-Führungsschienen 16 erstreckt, ist in Schraubeingriff mit dem Mutterabschnitt der Z-beweglichen Platte 22. Ein Z-Pulsmotor 20 ist mit einem Ende der Z-Kugelrollspindel 18 verbunden.
  • Entsprechend, wenn der Z-Pulsmotor 20 betätigt wird, um die Z-Kugelrollspindel 18 zu drehen, kann die Z-bewegliche Platte 22 in der Z-Richtung entlang der Z-Führungsschienen 16 bewegt werden.
  • Die Schleifeinheit 12 zum Schleifen des Wafers 1 ist an der vorderen Seite (vordere Oberfläche) der Z-beweglichen Platte 22 an einem unteren Abschnitt davon befestigt. Entsprechend, wenn die Z-bewegliche Platte 22 in der Z-Richtung durch eine Betätigung des Z-Pulsmotors 20 bewegt wird, kann die Schleifeinheit 12 in der Z-Richtung als eine Zufuhrrichtung bewegt werden. Die Schleifeinheit 12 beinhaltet ein Spindelgehäuse 24, eine Spindel 26, die dazu angepasst ist, durch einen Motor gedreht zu werden, der in dem Spindelgehäuse 24 befestigt ist und mit dem oberen Ende (Basisende) der Spindel 26 verbunden ist, eine Schleifscheibe 28, die fixiert an dem unteren Ende (vorderes Ende) der Spindel 26 befestigt ist, sodass sie durch eine Umdrehung der Spindel 26 gedreht wird, und mehrere abrasive Elemente 30, die an der unteren Oberfläche der Schleifscheibe 28 fixiert sind, sodass sie ringförmig entlang des äußeren Umfangs der Schleifscheibe 28 angeordnet sind. Beim Durchführen des hinteren Schleifschritts wird die Schleifscheibe 28 gedreht und abgesenkt, um dadurch den Wafer 1, der unter einem Saugen an dem Einspanntisch 10, der in dem Schleifbereich B gesetzt ist, gehalten ist, zu schleifen.
  • Die Schleifeinheit 12 wird im Folgenden detailliert beschrieben. 3A ist eine schematische, perspektivische Ansicht, welche den hinteren Schleifschritt darstellt, und 3B ist eine schematische Aufsicht, welchen den hinteren Schleifschritt darstellt. Wie in 3A und 3B dargestellt, wird die hintere Seite 1b des Wafers 1 durch die Schleifeinheit 12 geschliffen, um dadurch eine Vertiefung 17 auszubilden, die eine untere Oberfläche 17a an der hinteren Seite 1b in einem zentralen Bereich davon aufweist. Als ein Ergebnis bleibt der äußere Bereich um die Vertiefung 17 an der hinteren Seite 1b des Wafers 1 als ein ringförmiger Verstärkungsabschnitt 13 über. Die Schleifscheibe 28 weist einen Durchmesser auf, der kleiner als der Durchmesser der unteren Oberfläche 17a der Vertiefung 17, die Schleifen ausgebildet werden soll, ist. Ferner ist 4A eine Schnittansicht der Schleifscheibe 28 und jedes abrasiven Elements 30, die an der unteren Oberfläche der Schleifscheibe 28 montiert sind, unmittelbar vor dem Schleifen der hinteren Seite 1b des Wafers 1. Wie in 4A dargestellt, weist jedes abrasive Element 30, das an der unteren Oberfläche der Schleifscheibe 28 befestigt ist, einen geneigten Abschnitt 30a auf. Das heißt, dass die äußere Oberfläche von jedem abrasiven Element 30 graduell von dem oberen Endabschnitt zu dem unteren Endabschnitt von jedem abrasiven Element 30 geneigt ist, sodass dieses zu dem Zentrum der Schleifscheibe 28 versetzt ist, wodurch der geneigte Abschnitt 30a an der äußeren Oberfläche von jedem abrasiven Element 30 ausgebildet wird. Anders ausgedrückt ist die Dicke von jedem abrasiven Element 30 graduell von dem oberen Endabschnitt zu dem unteren Endabschnitt von jedem abrasiven Element 30 reduziert, um den geneigten Abschnitt 30a an der äußeren Oberfläche von jedem abrasiven Element 30 auszubilden. Entsprechend, wenn die hintere Seite 1b des Wafers 1 durch die abrasiven Elemente 30 der Schleifeinheit 12 geschliffen wird, um dadurch die Vertiefung 17 an der hinteren Seite 1b auszubilden, kann die seitliche Oberfläche (innere, umfängliche Oberfläche) der Vertiefung 17 in einer verjüngten Oberfläche 15 (siehe 4B) ausgebildet werden.
  • Im Folgenden wird jeder Schritt des Bearbeitungsverfahrens für einen Wafer entsprechend dieser bevorzugten Ausführungsform beschrieben. Zuerst wird der hintere Schleifschritt in dem Bearbeitungsverfahren für einen Wafer entsprechend dieser bevorzugten Ausführungsform beschrieben. 3A ist eine schematische, perspektivische Ansicht, welche den hinteren Schleifschritt darstellt, und 3B ist eine schematische Aufsicht, die den hinteren Schleifschritt darstellt. 4A ist eine schematische Schnittansicht, die einen Zustand unmittelbar vor einem Schleifen der hinteren Seite 1b des Wafers 1 darstellt, und 4B ist eine schematische Schnittansicht, die einen Zustand zeigt, in welchem das hintere Schleifen durchgeführt wird. Beim Durchführen des hinteren Schleifschritts wird der Wafer 1 mit dem Schutzband 11, das an der vorderen Seite 1a angebracht ist, an der Halteoberfläche des Einspanntisches 10, der an dem Befestigungs-/Ablösebereich A für einen Wafer der Schleifvorrichtung 2 platziert ist (siehe 2) in dem Zustand platziert, in dem das Schutzband 11 in Kontakt mit der Halteoberfläche des Einspanntisches 10 ist, das heißt, in dem Zustand, in dem die hintere Seite 1b des Wafers 1 nach oben (frei) liegt. Danach wird die Vakuumquelle, die mit dem Einspanntisch 10 verbunden ist, betätigt, um den Wafer 1 durch das Schutzband 11 an dem Einspanntisch 10 unter einem Saugen zu halten. Danach wird der X-Bewegungsmechanismus betätigt, um den Einspanntisch 10 zu dem Schleifbereich B, der in 2 dargestellt ist, zu bewegen.
  • In dem Schleifbereich B ist der zentrale Bereich der hinteren Seite 1b des Wafers 1, der dem Bauelementbereich 7 der vorderen Seite 1a entspricht, direkt unterhalb der Schleifscheibe 28, wie in 3A und 3B dargestellt, positioniert. Danach wird der Einspanntisch 10 durch einen Motor (nicht dargestellt) gedreht, der in der Basis 4 bereitgestellt ist (siehe 2), und die Schleifscheibe 28 wird auch durch den Motor, der in dem Spindelgehäuse 24 bereitgesetellt ist, wie durch die Pfeile in 3A und 3B angegeben, gedreht. Danach wird die Schleifscheibe 28 abgesenkt, bis die abrasiven Elemente 30 in Kontakt mit der hinteren Seite 1b des Wafers 1 kommen, wodurch das Schleifen der hinteren Seite 1b begonnen wird. Das heißt, dass der zentrale Bereich der hinteren Seite 1b des Wafers 1, der dem Bauelementbereich 7 der vorderen Seite 1a entspricht, durch die abrasiven Elemente 30 geschliffen wird. Danach wird die Schleifscheibe 28 weiter abgesenkt (in der X-Richtung zugeführt) bis die Dicke des Wafers 1 in dem zentralen Bereich, der dem Bauelementbereich 7 entspricht, auf die fertige Dicke reduziert ist. Entsprechend, wie in 5 dargestellt, wird die Vertiefung 17 an der hinteren Seite 1b des Wafers 1 in den zentralen Bereich entsprechend dem Bauelementbereich 7 ausgebildet und der äußere Bereich um die Vertiefung 17 an der hinteren Seite 1b bleibt als der ringförmige Verstärkungsabschnitt 13 über. 5 ist eine schematische Schnittansicht, die einen Zustand zeigt, in welchem die Vertiefung 17 durch den hinteren Schleifschritt ausgebildet wurde. Die seitliche Oberfläche der Vertiefung 17 ist als eine geneigte Oberfläche 15 ausgebildet, die einen Neigungswinkel 15a aufweist.
  • Falls der ringförmige Verstärkungsabschnitt 13 nicht ausgebildet wird, das heißt, falls die gesamte hintere Seite des Wafers 1 gleichmäßig geschliffen wird, ist die Festigkeit des Wafers 1 nach dem Schleifen reduziert, was ein Problem verursacht, dass der Wafer 1 einfach in den darauffolgenden Schritten oder beim Transferieren des Wafers 1 deformiert wird und dass der Wafer 1 einfach zerstört werden kann. Im Gegensatz dazu kann das Bearbeitungsverfahren für einen Wafer entsprechend dieser bevorzugten Ausführungsform einen Effekt aufweisen, dass der Wafer 1 durch den ringförmigen Verstärkungsabschnitt 13 verstärkt wird, sodass eine notwendige Festigkeit des Wafers 1 in den darauffolgenden Schritten oder beim Transferieren des Wafers 1 beibehalten wird. Ferner in dem Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform ist die geneigte Oberfläche 15 zwischen der unteren Oberfläche 17a der Vertiefung 17 und dem ringförmigen Verstärkungsabschnitt 13 ausgebildet, sodass sie diese verbindet. Wie in 5 dargestellt, ist die geneigte Oberfläche 15 bezüglich einer Richtung senkrecht zu der unteren Oberfläche 17a der Vertiefung 17 geneigt.
  • Nach dem Durchführen des hinteren Schleifschritts wird ein Anbringungsschritt für ein Teilungsband durchgeführt, um ein Teilungsband 19 an der hinteren Seite 1b des Wafers 1 anzubringen, an welchem die Vertiefung 17 ausgebildet wurde, wie in 6A dargestellt. 6A ist eine schematische Schnittansicht, die einen Zustand zeigt, in welchem das Teilungsband 19 an der hinteren Seite 1b des Wafers 1 angebracht wurde. Wie in 6A dargestellt, ist ein umfänglicher Abschnitt des Teilungsbands 19, das eine kreisförmige Form aufweist, an dem ringförmigen Rahmen 21, der eine innere Öffnung aufweist, getragen und ein zentraler Abschnitt des Teilungsbands 19 ist an der hinteren Seite 1b des Wafers in dem Zustand angebracht, in dem der Wafer 1 in der inneren Öffnung des ringförmigen Rahmens 21 angeordnet ist. Folglich sind das Teilungsband 19 und der ringförmige Rahmen 21 miteinander verbunden, sodass sie eine Rahmeneinheit ausbilden.
  • Falls die Vertiefung 17 durch ein anderes Verfahren als das Bearbeitungsverfahren entsprechend der vorliegenden Ausführungsform bearbeitet wird, wird die seitliche obere Fläche der Vertiefung 17, welche die untere Oberfläche 17a und den ringförmigen Verstärkungsabschnitt 13 verbindet eine vertikale Oberfläche senkrecht zu der unteren Oberfläche 17a der Vertiefung 17. Das heißt, dass der Winkel, der zwischen der seitlichen Oberfläche und der Vertiefung 17 und dem ringförmigen Verstärkerabschnitt 13 ausgebildet wird, ungefähr 90° wird. Anders ausgedrückt, der Winkel, der zwischen der seitliche Oberfläche der Vertiefung 17 und der unteren Oberfläche 17a der Vertiefung 17 ausgebildet ist wird ungefähr 90°. In diesem Fall ist das Teilungsband 19 an der hinteren Seite 1b des Wafers 1 in dem folgenden Anbringungsschritt für ein Teilungsband so angebracht, dass das Teilungsband 19 in engem Kontakt mit der vertikalen, seitlichen Oberfläche der Vertiefung 17, der unteren Oberfläche 17a der Vertiefung 17 und dem ringförmigen Verstärkungsabschnitt 13 gebracht werden muss. Jedoch ist es nicht einfach, das Teilungsband 19 in engen Kontakt mit der hinteren Seite 1b des Wafers 1 zu bringen, weil die innere umfängliche Kante des ringförmigen Verstärkungsabschnitts 13 einen rechten Winkel aufweist und die äußere umfängliche Kante der unteren Oberfläche 17a der Vertiefung 17 in diesem Fall auch einen rechten Winkel aufweist. In solch einem Fall, in dem das Teilungsband 19 nicht in engen Kontakt mit der hinteren Seite 1b des Wafers 1 ist, existiert die Möglichkeit, dass ein Riss in einem Bereich generiert wird, in dem das Teilungsband 19 nicht in engem Kontakt ist, wenn ein folgender Teilungsschritt durchgeführt wird. Ferner existiert auch die Möglichkeit, dass Schneidstaub, der in dem Teilungsschritt generiert wird, in einen Raum eintritt, der zwischen dem Wafer 1 und dem Teilungsband 19 ausgebildet ist, und dieser Schneidstaub kann an der hinteren Seite 1b des Wafers 1 anhaften. Als ein Ergebnis entsteht ein Problem, nämich dass die Qualität von jedem Bauelementchip, der in der Nähe des äußeren Umfangs des Wafers 1 ausgebildet wird, reduziert sein kann.
  • Im Gegensatz dazu in dem Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform ist die seitliche Oberfläche der Vertiefung 17, die an der hinteren Seite 1b des Wafers 1 ausgebildet ist, sodass sie die untere Oberfläche 17a und den ringförmigen Verstärkungsabschnitt 13 verbindet, als eine geneigte Oberfläche 15 ausgebildet. Das heißt, dass der Winkel, der zwischen der geneigten Oberfläche 15 und dem ringförmigen Verstärkungsabschnitt 13 ausgebildet ist, nicht 90° ist, das heißt, dieser Winkel ist größer als 90°. Anders ausgedrückt, der Winkel, der zwischen der geneigten Oberfläche 15 und der unteren Oberfläche 17a der Vertiefung 17 ausgebildet ist, ist nicht 90°, das heißt, der Winkel ist größer als 90°. Entsprechend, beim Anbringen des Teilungsbands 19 an der hinteren Seite 1b des Wafers 1 kann das Teilungsband 19 einfach in engen Kontakt mit der hinteren Seite 1b des Wafers gebracht werden, wodurch eine Reduktion der Qualität der Bauelemente verhindert werden kann.
  • Der Neigungswinkel 15a der geneigten Oberfläche 15 wird jetzt mit Bezug zu 5 beschrieben. Der Neigungswinkel 15a ist als der Winkel definiert, der zwischen der geneigten Oberfläche 15 und der unteren Oberfläche 17a der Vertiefung 17, die an der hinteren Seite 1b des Wafers 1 ausgebildet ist, wie in 5 dargestellt, die ein Querschnitt des Wafers 1 ist, der entlang des Durchmessers davon gemacht wurde, ausgebildet ist. Alternativ ist der Neigungswinkel 15a auch als der Winkel definiert, der zwischen der geneigten Oberfläche 15 und einer Ausdehnung des ringförmigen Verstärkungsabschnitts 13 (genauer gesagt einer Ausdehnung der freiliegenden Oberfläche des ringförmigen Verstärkungsabschnitts 13) der an der hinteren Seite 1b des Wafers 1 ausgebildet ist, wie in 5 dargestellt, ausgebildet ist. Anders ausgedrückt, ist der Neigungswinkel 15a ein Komplementärwinkel des Winkels, der zwischen der geneigten Oberfläche 15 und der unteren Oberfläche 17A der Vertiefung 17 ausgebildet ist oder ein Komplementärwinkel des Winkels, der zwischen der geneigten Oberfläche 15 und dem ringförmigen Verstärkungsabschnitt 13 ausgebildet ist. Falls der Neigungswinkel 15a zu groß ist, ist es nicht einfach, das Teilungsband 19 in den Kontakt mit der hinteren Seite 1b des Wafers 1 zu bringen. Hingegen falls der Neigungswinkel 15 zu klein ist, ist das Verhältnis der geneigten Oberfläche 15 zu der Fläche der hinteren Seite 1b entsprechend dem unfänglichen Randabschnitt 9 der vorderen Seite 1a (siehe 1A) groß, das heißt, dass das Verhältnis der geneigten Oberfläche 15 zu dem ringförmigen Verstärkungsabschnitt 13 groß wird, sodass eine notwendige Festigkeit des ringförmigen Verstärkungsabschnitts 13 nicht sichergestellt werden kann. Entsprechend ist der Neigungswinkel 15a vorzugsweise in dem Bereich von 30 bis 75° gesetzt. Wenn der Neigungswinkel 15a in dem Bereich von 30 bis 75° ist, kann das Teilungsband 19 einfach in engen Kontakt mit der hinteren Seite 1b des Wafers 1 gebracht werden, der die Vertiefung 17 aufweist, und eine notwendige Festigkeit kann in dem ringförmigen Verstärkungsabschnitt 13 sichergestellt werden.
  • Nach dem Durchführen des Anbringungsschritts für ein Teilungsband wird ein Teilungsschritt durchgeführt, um den Wafer 1 in einzelne Bauelementchips zu teilen. Der Teilungsschritt wird unter Verwendung einer Schneidklinge 32, die in 6B dargestellt, durchgeführt, um den Wafer 1 entlang der Teilungslinien 3 (siehe 1A) zu teilen, die an der vorderen Seite 1A des Wafers 1 ausgebildet sind. Der Wafer 1 wird durch die Schneidklinge 32 in dem Zustand geschnitten, in dem die vordere Seite 1a des Wafers 1 nach oben freiliegt, wie in 6B dargestellt. 6B ist eine schematische Schnittansicht, die den Teilungsschritt unter Verwendung der Schneidklinge 32 darstellt. Vor dem Durchführen des Teilungsschritts wird das Schutzband 11 vorher von der vorderen Seite 1a des Wafers 1 abgelöst. Der Teilungsschritt wird durch eine Schneidvorrichtung (nicht dargestellt) durchgeführt, welche die Schneidklinge 32 aufweist. Die Schneidvorrichtung beinhaltet einen Einspanntisch (nicht dargestellt), der eine Halteoberfläche zum Halten des Wafers 1 durch das Teilungsband 19 aufweist. Diese Halteoberfläche weist einen Durchmesser auf, der kleiner als der Durchmesser der untere Oberfläche 17a der Vertiefung 17 ist, die an der hinteren Seite 1b des Wafers 1 ausgebildet ist. Die Konfiguration des Einspanntisches in dieser Schneidvorrichtung ist ähnlich zu der des Einspanntisches in der Schleifvorrichtung 2, die in 2 dargestellt ist. Die Schneidklinge 32 ist ein ringförmiges Element, das eine umfängliche Schneidkante und ein zentrales Durchgangsloch aufweist. Die Schneidklinge 32 ist dazu angepasst, um die Achse des zentralen Durchgangslochs gedreht zu werden. Beim Schneiden des Wafers 1 wird die Schneidklinge 32 gedreht und abgesenkt, um den Wafer 1 zu schneiden, während der Einspanntisch in einer Zufuhrrichtung bewegt wird.
  • In dem Teilungsschritt wird der Wafer 1 zuerst an der Halteoberfläche des Einspanntisches in der Schneidvorrichtung platziert. Zu diesem Zeitpunkt ist der Wafer 1 an der Halteoberfläche des Einspanntisches durch das Teilungsband 19 in dem Zustand platziert, in dem die hintere Seite 1b des Wafers 1 nach oben gerichtet ist, das heißt in dem Zustand, in dem die vordere Seite 1a des Wafers nach oben (frei) liegt. Danach wird eine Vakuumquelle (nicht dargestellt) betätigt, um den Wafer 1 durch das Teilungsband 19 an der Halteoberfläche des Einspanntisches unter einem Saugen zu halten. Folglich wird die Rahmeneinheit, die aus dem Wafer 1, dem Teilungsband 19 und im ringförmigen Rahmen 21 ausgebildet ist, an dem Einspanntisch unter einem Saugen gehalten. Danach wird die Schneidklinge 32 bezüglich ihrer Position angepasst, sodass der Wafer 1 entlang einer vorbestimmten der Teilungslinien 3 von einem Ende unter Verwendung der Schneidklinge 32 geschnitten werden kann. Danach wird die Schneidklinge 32 gedreht und abgesenkt, während der Wafer 1 (der Einspanntisch) in der Zufuhrrichtung, die mit der Erstreckungsrichtung der vorbestimmten Teilungslinie 3 zusammenfällt, bewegt wird. Zu diesem Zeitpunkt beginnt die Schneidklinge 32 ein Schneiden an einem Ende der vorbestimmten Teilungslinie 3 in dem äußeren Umfang des Wafers 1 und fährt als nächstes fort, um den Wafer 1 entlang der vorbestimmten Teilungslinie 3 zu schneiden. Danach, wenn die Schneidklinge 32 das andere Ende der vorbestimmten Teilungslinie 3 in dem äußeren Umfang des Wafers 1 erreicht, wird die Schneidklinge von dem Wafer 1 angehoben, um das Schneiden anzuhalten. Danach wird eine Schneidbetätigung ähnlich schrittweise entlang den anderen Teilungslinien 3, die an der vorderen Seite 1a des Wafers 1 ausgebildet sind, durchgeführt. 7 ist eine schematische, perspektivische Ansicht des Wafers 1 in dem Zustand, in dem der Teilungsschritt abgeschlossen ist. Wie in 7 dargestellt sind mehrere sich kreuzende geschnittene Nuten 23 an der vorderen Seite 1a des Wafers 1 entlang all den Teilungslinien 3 ausgebildet, wodurch der Wafer 1 in einzelne Bauelementchips geteilt ist. Wie 7 entnommen werden kann, ist der ringförmige Bereich entlang des äußeren Umfangs des Wafers 1 nicht in dem Teilungsschritt geschnitten worden.
  • In dem Teilungsschritt ist der Wafer 1 in dem Zustand der Rahmeneinheit an der Halteoberfläche des Einspanntisches gehalten. Da der Durchmesser der Halteoberfläche des Einspanntisches kleiner als der Durchmesser der unteren Oberfläche 17a der Vertiefung 17, die an der hinteren Seite 1b des Wafers 1 ausgebildet ist, steht der äußere umfängliche Abschnitt der Rahmeneinheit radial nach Außen von dem äußeren Umfang der Halteoberfläche vor. Als ein Ergebnis wird das Teilungsband 19 radial nach Außen durch das Gewicht des ringförmigen Rahmens 21, der außerhalb der Halteoberfläche des Einspanntisches vorliegt, gezogen. Falls der Wafer 1 von dem äußeren Umfang des Wafers 1 von einer Position zu dem äußeren Umfang des Wafers 1 bis zu einer gegenüberliegenden Position unter Verwendung der Schneidklinge 32 durch ein anderes Verfahren als das Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform geschnitten wird, nimmt jeder Bauelementchip, der durch Schneiden des Wafers 1 ausgebildet wird, beim Schneiden des Wafers 1 Kräfte auf, die unterschiedliche Richtungen aufweisen, sodass die Möglichkeit existiert, dass der Wafer 1 während des Schneidens bewegt wird, was ein Problem verursacht, dass der Wafer 1 nicht geeignet entlang jeder Teilungslinie 3 geschnitten werden kann.
  • Im Gegensatz dazu in dem Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform wird der ringförmige Bereich entlang des äußeren Umfangs des Wafers 1 nicht durch die Schneidklinge 32 in dem Schneidschritt geschnitten. Entsprechend, sogar wenn das Teilungsband 19 radial nach Außen durch das Gewicht des ringförmigen Rahmens 21 in dem Teilungsschritt gezogen wird, dient der ringförmige ungeschnittene Bereich des Wafers 1 dazu, das Teilungsband 19 zu tragen, das radial außerhalb des ringförmigen ungeschnittenen Bereichs vorliegt, sodass die Kraft, die das Teilungsband 19 zieht, nicht zu dem zentralen Bereich des Wafers 1 radial zum Inneren des ringförmigen ungeschnittenen Bereichs übertragen wird. Als ein Ergebnis kann die Bewegung des Wafers 1 in einer Ebene parallel zu der Halteoberfläche des Einspanntisches während eines Schneidens des Wafers 1 unterdrückt werden, um dadurch ein geeignetes Schneiden des Wafers 1 entlang jeder Teilungslinie 3 zu ermöglichen. Wie oben beschrieben, kann in dem Bearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform das Teilungsband 19 in engen Kontakt mit der hinteren Seite 1b des Wafers 1 gebracht werden, an welchem die Vertiefung 17 und der ringförmige Verstärkungsabschnitt 13, der die Vertiefung 17 umgibt, ausgebildet sind. Das Teilungsband 19 kann in engem Kontakt mit der Grenze zwischen der Vertiefung 17 und dem ringförmigen Verstärkungsabschnitt 13 gebracht werden, wodurch der Wafer 1 geeignet geschnitten wird.
  • Die vorliegende Erfindung ist nicht auf die obige bevorzugte Ausführungsform beschränkt, sondern verschiedene Modifikationen können gemacht werden. Zum Beispiel wird die Schleifbetätigung unter Verwendung der abrasiven Elemente 30 durchgeführt, die jeweils die geneigte Oberfläche 30a aufweisen, die in einem vorbestimmten Winkel geneigt ist, um die geneigte Oberfläche 15 auszubilden, die mit einem vorbestimmten Winkel, wie in 4A und 4B in der obigen bevorzugten Ausführungsform dargestellt, geneigt ist. Jedoch ist die Konfiguration des Bearbeitungsverfahrens entsprechend dieser bevorzugten Ausführungsform lediglich darstellend. Zum Beispiel kann eine Schleifbetätigung unter Verwendung einer Schleifscheibe 28 durchgeführt werden, die abrasive Elemente aufweisen, die jeweils keine geneigte Oberfläche aufweisen. Auch in diesem Fall kann die geneigte Oberfläche 15 unter Verwendung einer graduellen Bewegung der Schleifscheibe zu dem Zentrum der hinteren Seite 1b des Wafers 1, während die Schleifscheibe abgesenkt wird, ausgebildet werden.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, sind dadurch durch die Erfindung erfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000288881 [0003]
    • JP 2007019379 [0003]
    • JP 2007059829 [0004]

Claims (2)

  1. Bearbeitungsverfahren für einen Wafer zum Bearbeiten eines Wafers, der eine vordere Seite und eine hintere Seite gegenüber der vorderen Seite aufweist, wobei die vordere Seite des Wafers einen Bauelementbereich und einen umfänglichen Randbereich aufweist, der den Bauelementbereich umgibt, mehrere sich kreuzende Teilungslinien an der vorderen Seite des Wafers ausgebildet sind, um dadurch mehrere getrennte Bereiche zu definieren, in denen jeweils mehrere Bauelemente ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer umfasst: einen hinteren Schleifschritt zum Schleifen der hinteren Seite des Wafers in einem zentralen Bereich entsprechend dem Bauelementbereich der vorderen Seite, um dadurch eine Vertiefung auszubilden, die eine untere Oberfläche in dem zentralen Bereich der hinteren Seite aufweist, und auch einen ringförmigen Verstärkungsabschnitt auszubilden, der die Vertiefung umgibt; einen Anbringungsschritt für ein Teilungsband zum Anbringen eines Teilungsbands an der hinteren Seite des Wafers; und einen Teilungsschritt zum Schneiden des Wafers entlang der Teilungslinien von der vorderen Seite des Wafers unter Verwendung einer Schneidklinge, um dadurch den Wafer in mehrere einzelne Bauelementchips zu teilen, die den Bauelementen entsprechen; wobei der hintere Schleifschritt den Schritt des Ausbildens einer geneigten Oberfläche zwischen der unteren Oberfläche der Vertiefung und dem ringförmigen Verstärkungsabschnitt beinhaltet, sodass die geneigte Oberfläche die untere Oberfläche der Vertiefung und den ringförmigen Verstärkungsabschnitt verbindet und die geneigte Oberfläche bezüglich einer Richtung senkrecht zu der unteren Oberfläche der Vertiefung geneigt ist; der Teilungsschritt die Schritte des relativen Bewegens der Schneidklinge und des Wafers entlang der vorbestimmten Teiungslinien und Absenken der Schneidklinge zu dem Wafer beinhaltet, um ein Schneiden des Wafers an einem Ende der vorbestimmten Teilungslinie radial in dem äußeren Umfang des Wafers zu beginnen, wohingegen die Schneidklinge von dem Wafer angehoben wird, um ein Schneiden des Wafers an dem anderen Ende der vorbestimmten Teilungslinie radial in dem äußeren Umfang des Wafers anzuhalten.
  2. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, wobei die geneigte Oberfläche, die in dem hinteren Schleifschritt ausgebildet werden soll, einen Neigungswinkel aufweist, der als ein Ergängungswinkel des Winkels definiert ist, der zwischen der geneigten Oberfläche und der unteren Oberfläche der Vertiefung ausgebildet ist, wobei der Neigungswinkel in einem Bereich von 30 bis 75° gesetzt ist.
DE102018210109.4A 2017-06-30 2018-06-21 Bearbeitungsverfahren für einen wafer Pending DE102018210109A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017128922A JP2019012773A (ja) 2017-06-30 2017-06-30 ウェーハの加工方法
JP2017-128922 2017-06-30

Publications (1)

Publication Number Publication Date
DE102018210109A1 true DE102018210109A1 (de) 2019-01-03

Family

ID=64661673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018210109.4A Pending DE102018210109A1 (de) 2017-06-30 2018-06-21 Bearbeitungsverfahren für einen wafer

Country Status (8)

Country Link
US (1) US10629445B2 (de)
JP (1) JP2019012773A (de)
KR (1) KR20190003348A (de)
CN (1) CN109216270A (de)
DE (1) DE102018210109A1 (de)
MY (1) MY189803A (de)
SG (1) SG10201804906SA (de)
TW (1) TW201905996A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置
CN112599413B (zh) * 2021-03-04 2021-05-14 成都先进功率半导体股份有限公司 一种晶圆芯片切割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000288881A (ja) 1999-04-06 2000-10-17 Disco Abrasive Syst Ltd 研削装置及び研削方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007059829A (ja) 2005-08-26 2007-03-08 Disco Abrasive Syst Ltd ウエーハの加工方法およびウエーハの加工方法に用いる粘着テープ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811182A (en) * 1972-03-31 1974-05-21 Ibm Object handling fixture, system, and process
JPH091542A (ja) * 1995-06-23 1997-01-07 Matsushita Electron Corp 薄板状素材の切断方法
US6157213A (en) * 1998-10-19 2000-12-05 Xilinx, Inc. Layout architecture and method for fabricating PLDs including multiple discrete devices formed on a single chip
JP2004146487A (ja) * 2002-10-23 2004-05-20 Renesas Technology Corp 半導体装置の製造方法
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5266869B2 (ja) * 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2009141740A2 (en) * 2008-05-23 2009-11-26 Florian Bieck Semiconductor wafer and method for producing the same
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010186971A (ja) * 2009-02-13 2010-08-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011108746A (ja) * 2009-11-13 2011-06-02 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5964580B2 (ja) * 2011-12-26 2016-08-03 株式会社ディスコ ウェーハの加工方法
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000288881A (ja) 1999-04-06 2000-10-17 Disco Abrasive Syst Ltd 研削装置及び研削方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007059829A (ja) 2005-08-26 2007-03-08 Disco Abrasive Syst Ltd ウエーハの加工方法およびウエーハの加工方法に用いる粘着テープ

Also Published As

Publication number Publication date
SG10201804906SA (en) 2019-01-30
CN109216270A (zh) 2019-01-15
KR20190003348A (ko) 2019-01-09
US10629445B2 (en) 2020-04-21
US20190006185A1 (en) 2019-01-03
JP2019012773A (ja) 2019-01-24
TW201905996A (zh) 2019-02-01
MY189803A (en) 2022-03-08

Similar Documents

Publication Publication Date Title
DE102008060490B4 (de) Schleifvorrichtung
DE112015005458B4 (de) Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren
DE102017206400A1 (de) Bearbeitungsverfahren für einen wafer
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102017217793A1 (de) Einspannung zum Fixieren eines Rahmens
DE102008058822A1 (de) Schleifscheibenanbringungsmechanismus
DE102009004567A1 (de) Wafertrennverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102008022745A1 (de) Waferunterteilungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102011078726A1 (de) Bearbeitungsverfahren für einen Wafer
DE102021204071B4 (de) Waferbearbeitungsverfahren
DE102014206527A1 (de) Aufteilungsverfahren für scheibenförmiges Werkstück
DE102019219221A1 (de) Schneidvorrichtung und Waferbearbeitungsverfahren, das eine Schneidvorrichtung benutzt
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
DE102019212581A1 (de) Polierscheibe
DE102018210109A1 (de) Bearbeitungsverfahren für einen wafer
DE102017215047A1 (de) Wafer und verfahren zum bearbeiten eines wafers
DE102010051214A1 (de) Waferbearbeitungsverfahren
DE102010040221A1 (de) Schleifvorrichtung mit Waferlademechanismus
DE112017007411T5 (de) Halbleiter-Herstellungsverfahren
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication