CN116525427A - 晶圆背面减薄方法及晶圆背面减薄系统 - Google Patents

晶圆背面减薄方法及晶圆背面减薄系统 Download PDF

Info

Publication number
CN116525427A
CN116525427A CN202310631375.7A CN202310631375A CN116525427A CN 116525427 A CN116525427 A CN 116525427A CN 202310631375 A CN202310631375 A CN 202310631375A CN 116525427 A CN116525427 A CN 116525427A
Authority
CN
China
Prior art keywords
wafer
thinning
thinned
drum
tai
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310631375.7A
Other languages
English (en)
Inventor
郁新举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310631375.7A priority Critical patent/CN116525427A/zh
Publication of CN116525427A publication Critical patent/CN116525427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种晶圆背面减薄方法及晶圆背面减薄系统，晶圆背面减薄方法包括：提供一晶圆，所述晶圆包括相对设置的正面和背面；执行第一减薄工艺，以减薄所述晶圆的整个背面；执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。在后续光刻胶涂覆工艺中，减薄的所述中心区域和未减薄的所述边缘区域之间由于原来的垂直台阶改为斜坡，光刻胶在涂敷旋转过程中，晶圆边缘积累的光刻胶较原来的垂直台阶大大减少，可以很好的改善晶圆背面边缘区域光刻胶涂敷不均匀的问题，进而提升有效使用面积。

Description

晶圆背面减薄方法及晶圆背面减薄系统
技术领域
本发明涉及半导体技术领域，特别涉及一种晶圆背面减薄方法及晶圆背面减薄系统。
背景技术
为了满足快速发展的半导体集成电路技术，对芯片集成度越来越高的要求，芯片尺寸不断更小更薄，同时考虑到降低单颗芯片的生产成本，晶圆尺寸具有越来越大的趋势。对晶圆更大更薄的要求，一些半导体器件需要用到晶圆背面减薄工艺，用于降低晶圆的半导体衬底如硅衬底的厚度，半导体衬底的厚度降低，则半导体衬底的导电性能和散热性能会变化，从而能提高半导体器件的性能。
目前50um-150um厚度的晶圆薄片主要使用的是太鼓(Taiko)减薄工艺。太鼓减薄工艺是一种超薄减薄工艺，太鼓减薄工艺并不是对晶圆的整个平面都减薄，而是仅对晶圆的中间部分进行减薄，晶圆的边缘部分不进行研磨减薄，不进行减薄的边缘部分的宽度约为2毫米～5毫米，不进行减薄的边缘部分与减薄的中间部分会形成90°的垂直台阶。太鼓减薄工艺中晶圆背面形成的台阶会导致晶圆背面光刻涂胶时台阶周围的光刻胶涂敷不均匀，影响产品有效面积。
发明内容
本发明的目的在于提供一种晶圆背面减薄方法及晶圆背面减薄系统，以解决晶圆背面光刻涂胶时台阶周围的光刻胶涂敷不均匀的问题。
为解决上述技术问题，本发明提供一种晶圆背面减薄方法，包括：
提供一晶圆，所述晶圆包括相对设置的正面和背面；
执行第一减薄工艺，以减薄所述晶圆的整个背面；
执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。
可选的，所述第二减薄工艺为太鼓减薄工艺，采用太鼓减薄装置执行所述太鼓减薄工艺。
可选的，在所述第二减薄工艺中，通过调整所述太鼓减薄装置与所述晶圆的相对位置以形成减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡。
可选的，调整所述太鼓减薄装置与所述晶圆的相对位置包括移动所述太鼓减薄装置的主轴和/或用于支撑所述晶圆的支撑平台。
可选的，减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡的角度为10度至50度。
可选的，在执行第一减薄工艺之前，在所述晶圆的正面形成保护层。
可选的，在执行第二减薄工艺之后，将所述晶圆的正面的保护层去除。
基于同一发明构思，本发明还提供一种晶圆背面减薄系统，包括太鼓减薄装置，所述太鼓减薄装置位于所述晶圆上，用于减薄所述晶圆的背面，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，以及减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。
可选的，通过调整所述太鼓减薄装置与所述晶圆的相对位置以在所述晶圆的背面形成减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡。
可选的，还包括支撑平台，所述支撑平台用于支撑晶圆；调整所述太鼓减薄装置与所述晶圆的相对位置包括移动所述太鼓减薄装置的主轴和/或用于支撑所述晶圆的支撑平台。
在本发明提供的一种晶圆背面减薄方法及晶圆背面减薄系统中，通过执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。在后续光刻胶涂覆工艺中，减薄的所述中心区域和未减薄的所述边缘区域之间由于原来的垂直台阶改为斜坡，光刻胶在涂敷旋转过程中，晶圆边缘积累的光刻胶较原来的垂直台阶大大减少，可以很好的改善晶圆背面边缘区域光刻胶涂敷不均匀的问题，进而提升有效使用面积。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本发明实施例的晶圆背面减薄方法流程图。
图2是本发明实施例的形成保护层后的晶圆的结构示意图。
图3是本发明实施例的第一减薄工艺后的晶圆的结构示意图。
图4是本发明实施例的第二减薄工艺后的晶圆的结构示意图。
图5是本发明实施例的去除保护层后的晶圆的结构示意图。
图6是本发明实施例的形成光刻胶层后的晶圆的结构示意图。
图7是本发明实施例的晶圆背面减薄系统的结构示意图。
附图中：
10-晶圆；10a-正面；10b-背面；10c-中心区域；10d-边缘区域；10e-斜坡；11-保护层；12-光刻胶层；20-支撑平台；21-支撑平台旋转方向；30-太鼓减薄装置；31-主轴；32-研磨头；33-主轴旋转方向。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例的晶圆背面减薄方法流程图。如图1所示，本实施例提供一种晶圆背面减薄方法，包括：
步骤S10，提供一晶圆，所述晶圆包括相对设置的正面和背面；
步骤S20，执行第一减薄工艺，以减薄所述晶圆的整个背面；
步骤S30，执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。
图2是本发明实施例的形成保护层后的晶圆的结构示意图。图3是本发明实施例的第一减薄工艺后的晶圆的结构示意图。图4是本发明实施例的第二减薄工艺后的晶圆的结构示意图。图5是本发明实施例的去除保护层后的晶圆的结构示意图。图6是本发明实施例的形成光刻胶层后的晶圆的结构示意图。为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合说明书附图2至图6对本发明的具体实施例做详细的说明。
请参考图2，提供一晶圆10，所述晶圆10包括半导体衬底，所述半导体衬底可是以单晶硅或者多晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料，还可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底上形成的半导体器件选择所述半导体衬底的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。所述晶圆10包括相对设置的正面10a和背面10b；所述晶圆10的正面10a已完成正面的工艺，所述正面的工艺包括在所述半导体衬底中形成半导体器件的正面结构。形成金属互连结构，所述金属互连结构将所述半导体器件的正面结构的各掺杂区引出；所述金属互连结构包括图形化的金属层、层间介质层和穿过所述层间介质层的通孔，所述通孔实现不同所述金属层之间的连接。所述半导体器件包括功率器件，所述功率器件包括有源区、过渡区和终端区，所述终端区环绕在所述有源区的周侧，所述过渡区位于所述有源区和所述终端区之间，在所述有源区中形成有器件单元结构，在所述终端区中形成有终端结构。所述有源区通过形成于所述半导体衬底表面的场氧化层定义，所述场氧化层将所述有源区的所述半导体衬底表面露出，所述场氧化层覆盖部分所述过渡区，所述场氧化层从所述过渡区向所述终端区延伸从而将所述终端区表面全部覆盖或者仅将所述终端区的外侧部分区域露出。在一些实施例中，所述功率器件例如是IGBT。
请继续参考图2，在完成晶圆正面工艺的晶圆正面10a形成一层保护层11，以在对晶圆的背面执行减薄工艺时，保护晶圆10的正面结构。所述保护层11例如是蓝膜，所述蓝膜的材质例如是聚氯乙烯和胶层。所述保护层11的厚度例如是100微米至400微米。
请参考图3，翻转晶圆10，以使晶圆10的背面10b朝上，也即将晶圆10的背面10b远离支撑平台20。对所述晶圆的背面10b执行第一减薄工艺，以减薄所述晶圆的整个背面10b。所述第一减薄工艺为机械研磨工艺、抛光工艺或者等离子蚀刻工艺中的一种。较佳的，本实施例采用机械研磨工艺减薄所述晶圆的背面10b，为了提高操作的生产率，所述第一减薄工艺通常执行多步磨削操作。第一步使用大砂砾粗磨晶圆背面并沿晶圆背面去除大部分多余的晶圆厚度。在第二步中使用更细的砂砾来抛光晶圆背面并将晶圆精确地研磨到所需的厚度。所述第一减薄工艺将所述晶圆10的厚度减薄至目标厚度，所述目标厚度例如是200微米至400微米。经过所述第一减薄工艺之后，晶圆的背面10b是平坦的。
请参考图4，执行第二减薄工艺，以在所述晶圆的背面10b形成减薄的中心区域10c和未减薄的边缘区域10d，且减薄的所述中心区域10c和未减薄的所述边缘区域10d之间形成有斜坡10e。所述第二减薄工艺例如是太鼓减薄工艺，采用太鼓减薄装置30执行所述太鼓减薄工艺。在所述第二减薄工艺中，通过调整所述太鼓减薄装置30与所述晶圆10的相对位置以形成减薄的所述中心区域10c和未减薄的所述边缘区域10d之间的斜坡10e。具体的，调整所述太鼓减薄装置30与所述晶圆10的相对位置包括移动所述太鼓减薄装置的主轴31和/或用于支撑所述晶圆10的支撑平台20。执行第二减薄工艺之后，减薄的所述中心区域10c和未减薄的所述边缘区域10d之间的斜坡10e的角度θ例如是10度至50度。在第二减薄工艺中将原来的90°垂直台阶做成角度为10°-50°的斜坡10e。在后续的光刻胶层涂敷旋转过程中，晶圆10边缘积累的光刻胶较原来的台阶大大减少，可以很好的改善边缘光刻胶涂敷不均匀的问题，进而提升有效使用面积。
请参考图5，在执行第二减薄工艺之后，翻转晶圆10，以使晶圆10的正面10a远离支撑平台20，采用揭膜机将所述晶圆10的正面10a的保护层11去除。
请参考图6，执行光刻胶层涂覆工艺，以在所述晶圆10的背面10b上形成光刻胶层12。所述光刻胶层12的厚度例如是0.5微米至20微米。由于晶圆的背面10b的减薄的所述中心区域10c和未减薄的所述边缘区域10d之间形成有斜坡10e，由于原来的垂直台阶改为角度较小的斜坡10e，光刻胶在涂敷旋转过程中，晶圆10边缘积累的光刻胶较原来的垂直台阶大大减少，可以很好的改善边缘光刻胶涂敷不均匀的问题，进而提升有效使用面积。
在执行光刻胶层涂覆工艺之后，对晶圆10的背面10b执行离子注入工艺或者刻蚀工艺，均匀的光刻胶层12，避免了因为边缘光刻胶层不均匀导致的刻蚀或者离子注入的区域宽度异常的问题。执行晶圆的背面10b离子注入工艺形成晶圆的背面10b离子注入区之后，对所述晶圆的背面10b离子注入区进行退火激活如进行低温热退火激活或进行激光退火激活。以及形成晶圆的背面金属层以形成背面电极。
图7是本发明实施例的晶圆背面减薄系统的结构示意图。如图7所示，本实施例还提供一种晶圆背面减薄系统，包括太鼓减薄装置30，所述太鼓减薄装置30位于所述晶圆10上，用于减薄所述晶圆的背面10b，以在所述晶圆的背面10b形成减薄的中心区域10c和未减薄的边缘区域10d，以及减薄的所述中心区域10c和未减薄的所述边缘区域10d之间形成有斜坡10e。在第二减薄工艺中，通过调整所述太鼓减薄装置30与所述晶圆10的相对位置以在所述晶圆的背面10b形成减薄的所述中心区域10c和未减薄的所述边缘区域10d之间的斜坡10e。
请继续参考图7，晶圆背面减薄系统还包括支撑平台20，所述支撑平台20用于支撑晶圆10，并且所述支撑平台20能够旋转，如支撑平台旋转方向21。所述太鼓减薄装置30包括主轴31和研磨头32，主轴31和研磨头32固定连接，并且主轴31带动研磨头32移动和旋转，如主轴旋转方向33，所述研磨头32还能够施加向下的压力。具体的，调整所述太鼓减薄装置30与所述晶圆10的相对位置包括移动所述太鼓减薄装置的主轴31和/或支撑平台20，以形成减薄的所述中心区域10c和未减薄的所述边缘区域10d之间的斜坡10e。
综上可见，在本发明实施例提供的一种晶圆背面减薄方法及晶圆背面减薄系统中，通过执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。在后续光刻胶涂覆工艺中，减薄的所述中心区域和未减薄的所述边缘区域之间由于原来的垂直台阶改为斜坡，光刻胶在涂敷旋转过程中，晶圆边缘积累的光刻胶较原来的垂直台阶大大减少，可以很好的改善晶圆背面边缘区域光刻胶涂敷不均匀的问题，进而提升有效使用面积。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种晶圆背面减薄方法，其特征在于，包括：
提供一晶圆，所述晶圆包括相对设置的正面和背面；
执行第一减薄工艺，以减薄所述晶圆的整个背面；
执行第二减薄工艺，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，且减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。
2.根据权利要求1所述的晶圆背面减薄方法，其特征在于，所述第二减薄工艺为太鼓减薄工艺，采用太鼓减薄装置执行所述太鼓减薄工艺。
3.根据权利要求2所述的晶圆背面减薄方法，其特征在于，在所述第二减薄工艺中，通过调整所述太鼓减薄装置与所述晶圆的相对位置以形成减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡。
4.根据权利要求3所述的晶圆背面减薄方法，其特征在于，调整所述太鼓减薄装置与所述晶圆的相对位置包括移动所述太鼓减薄装置的主轴和/或用于支撑所述晶圆的支撑平台。
5.根据权利要求1所述的晶圆背面减薄方法，其特征在于，减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡的角度为10度至50度。
6.根据权利要求1所述的晶圆背面减薄方法，其特征在于，在执行第一减薄工艺之前，在所述晶圆的正面形成保护层。
7.根据权利要求6所述的晶圆背面减薄方法，其特征在于，在执行第二减薄工艺之后，将所述晶圆的正面的保护层去除。
8.一种晶圆背面减薄系统，其特征在于，包括太鼓减薄装置，所述太鼓减薄装置位于所述晶圆上，用于减薄所述晶圆的背面，以在所述晶圆的背面形成减薄的中心区域和未减薄的边缘区域，以及减薄的所述中心区域和未减薄的所述边缘区域之间形成有斜坡。
9.根据权利要求8所述的晶圆背面减薄系统，其特征在于，通过调整所述太鼓减薄装置与所述晶圆的相对位置以在所述晶圆的背面形成减薄的所述中心区域和未减薄的所述边缘区域之间的斜坡。
10.根据权利要求9所述的晶圆背面减薄系统，其特征在于，还包括支撑平台，所述支撑平台用于支撑晶圆；调整所述太鼓减薄装置与所述晶圆的相对位置包括移动所述太鼓减薄装置的主轴和/或用于支撑所述晶圆的支撑平台。
CN202310631375.7A 2023-05-31 2023-05-31 晶圆背面减薄方法及晶圆背面减薄系统 Pending CN116525427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310631375.7A CN116525427A (zh) 2023-05-31 2023-05-31 晶圆背面减薄方法及晶圆背面减薄系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310631375.7A CN116525427A (zh) 2023-05-31 2023-05-31 晶圆背面减薄方法及晶圆背面减薄系统

Publications (1)

Publication Number Publication Date
CN116525427A true CN116525427A (zh) 2023-08-01

Family

ID=87401215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310631375.7A Pending CN116525427A (zh) 2023-05-31 2023-05-31 晶圆背面减薄方法及晶圆背面减薄系统

Country Status (1)

Country Link
CN (1) CN116525427A (zh)

Similar Documents

Publication Publication Date Title
US5389579A (en) Method for single sided polishing of a semiconductor wafer
US20070249146A1 (en) Protective tape applying method
US8753176B2 (en) Device for treating wafers on assembly carriers
WO1996024467A1 (en) Chemical-mechanical polishing using curved carriers
TW200409229A (en) Apparatus and method for fabricating semiconductor devices
CN116525427A (zh) 晶圆背面减薄方法及晶圆背面减薄系统
JPH07321076A (ja) 半導体装置の製造方法と研磨装置
US6265325B1 (en) Method for fabricating dual gate dielectric layers
US9929052B2 (en) Wafer processing method
TW202306702A (zh) 半導體裝置及使用多個cmp程序製造半導體裝置之方法
US11694918B2 (en) Method and device for wafer taping
JPWO2004053967A1 (ja) 半導体装置、配線基板の形成方法及び基板処理装置
CN110890281A (zh) 半导体装置的制造方法
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
WO2016056124A1 (ja) 半導体装置の製造方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
US20230207303A1 (en) Semiconductor packaging method
CN115579282B (zh) 晶圆的处理方法
JP3524009B2 (ja) Ｓｏｉウェーハおよびその製造方法
WO2022190908A1 (ja) 積層基板の製造方法、及び基板処理装置
US9824926B1 (en) Wafer processing method
CN112992655B (zh) 控制Taiko晶圆断差的方法
CN110534423B (zh) 半导体器件及其制作方法
CN108597995B (zh) 半导体集成电路结构的研磨方法
CN114496774A (zh) 晶圆背面减薄方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination