JP2019149477A5

JP2019149477A5 -

Info

Publication number: JP2019149477A5
Application number: JP2018033692A
Authority: JP
Filing date: 2018-02-27
Publication date: 2020-08-27
Anticipated expiration: 2038-02-27

Description

上記の課題を解決するために、この出願にかかる半導体装置は、
表面および裏面を有する平面体形状を有し、前記平面体形状の平面視における中央領域に設けられたセル部と、前記平面体形状の前記平面視において前記セル部の周りに設けられた周縁部とを有する半導体チップと、
前記セル部における前記表面の上に設けられたセル表面電極部と、
前記周縁部における前記表面の上に設けられ、前記セル表面電極部の上面よりも高い上面を持つ周縁表面構造部と、
を備え、
前記セル部の前記裏面よりも前記周縁部の前記裏面が凹むように前記周縁部が前記セル部よりも薄くされており、
前記セル部の厚さを、ｔｃとし、
前記裏面における前記セル部と前記周縁部との段差の大きさを、ｄｔｂとした場合において、
０％＜ｄｔｂ／ｔｃ ≦ １．５％
である。

上記の課題を解決するために、この出願にかかる電力変換装置は、
半導体装置を含み、入力された電力を前記半導体装置で変換することで出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備え、
前記半導体装置は、
表面および裏面を有する平面体形状を有し、前記平面体形状の平面視における中央領域に設けられたセル部と、前記平面体形状の前記平面視において前記セル部の周りに設けられた周縁部とを有する半導体チップと、
前記セル部における前記表面の上に設けられたセル表面電極部と、
前記周縁部における前記表面の上に設けられ、前記セル表面電極部の上面よりも高い上面を持つ周縁表面構造部と、
を備え、
前記セル部の前記裏面よりも前記周縁部の前記裏面が凹むように前記周縁部が前記セル部よりも薄くされており、
前記セル部の厚さを、ｔｃとし、
前記裏面における前記セル部と前記周縁部との段差の大きさを、ｄｔｂとした場合において、
０％＜ｄｔｂ／ｔｃ ≦ １．５％
である。

実施の形態３．
図１０は、実施の形態３にかかる半導体装置１３０の構造を示す断面図である。半導体装置１３０は、セル部２１における層間絶縁膜７が層間絶縁膜１７に置換されている点が、実施の形態１にかかる半導体装置１００と相違している。これ以外の構成は、実施の形態１と同様である。セル表面電極部３０は層間絶縁膜１７を含んでおり、層間絶縁膜１７にはコンタクト部６が設けられている。周縁表面構造部３２は実施の形態１と同様に層間絶縁膜７および上層絶縁膜３７を含んでおり、上層絶縁膜３７を貫通するコンタクト部３６が設けられている。

半導体装置１３０においては、説明の便宜上、コンタクト部６を「セルコンタクト部６」とも称し、コンタクト部３６を「周縁コンタクト部３６」とも称し、層間絶縁膜１７を「セル部層間絶縁膜１７」とも称し、周縁部２２の上層絶縁膜３７を「周縁部絶縁膜３７」とも称する。実施の形態３では、セル部層間絶縁膜１７が周縁部絶縁膜３７よりも厚くされている。第一エミッタ電極８および半導体基板１と、これらに挟まれた層間絶縁膜とによって、寄生容量が生じる。実施の形態１にかかるセル部２１の層間絶縁膜７を、実施の形態３にかかる厚膜のセル部層間絶縁膜１７に置換することで、寄生容量を低減することができる。

実施の形態７．
図１７は、実施の形態７にかかる半導体装置の製造方法を示すフローチャートである。図１７のフローチャートに従って、実施の形態１にかかる半導体装置１００を製造することができる。図１７のフローチャートでは、まず、半導体ウエハを準備する工程が実施される（ステップＳ１００）。なお、実施の形態７における「半導体ウエハの表面」および「半導体ウエハの裏面」は、この半導体ウエハがダイシングされた後には、実施の形態１における「半導体チップ２０の表面」および「半導体チップ２０の裏面」にそれぞれ対応する。

また、電力変換装置２００が使用されるシステムは、上述したような負荷３００が電動機であるシステムに限定されない。電力変換装置２００は、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムの電源装置として用いられてもよい。電力変換装置２００は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられてもよい。

Claims

表面および裏面を有する平面体形状を有し、前記平面体形状の平面視における中央領域に設けられたセル部と、前記平面体形状の前記平面視において前記セル部の周りに設けられた周縁部とを有する半導体チップと、
前記セル部における前記表面の上に設けられたセル表面電極部と、
前記周縁部における前記表面の上に設けられ、前記セル表面電極部の上面よりも高い上面を持つ周縁表面構造部と、
を備え、
前記セル部の前記裏面よりも前記周縁部の前記裏面が凹むように前記周縁部が前記セル部よりも薄くされており、
前記セル部の厚さを、ｔｃとし、
前記裏面における前記セル部と前記周縁部との段差の大きさを、ｄｔｂとした場合において、
０％＜ｄｔｂ／ｔｃ ≦ １．５％
である半導体装置。
前記周縁表面構造部は、前記半導体チップの前記周縁部における前記表面の上に重ねられた周縁電極と、前記周縁電極を覆う保護絶縁膜と、を含み、
前記保護絶縁膜が、前記セル表面電極部の縁部を覆う請求項１に記載の半導体装置。
前記半導体チップは、前記平面体形状の前記平面視において前記周縁部の外周に設けられたダイシングライン部をさらに備え、
前記周縁部の前記裏面よりも前記ダイシングライン部の前記裏面が出張るように、前記ダイシングライン部が前記周縁部よりも厚くされ、
前記ダイシングライン部の厚さを、ｔｄとし、
前記裏面における前記ダイシングライン部と前記周縁部との段差の大きさを、ｄｔｐとした場合において、
１．５％ ≦ ｄｔｐ／ｔｄ
である請求項１に記載の半導体装置。
前記セル表面電極部は、前記半導体チップの前記セル部における前記表面の上に設けられた層間絶縁膜と、前記層間絶縁膜を貫通するコンタクト部と、前記層間絶縁膜の上に設けられ前記コンタクト部に接続するセル電極と、を含み、
前記周縁表面構造部は、前記半導体チップの前記周縁部における前記表面の上に重ねられた周縁電極と、前記周縁電極を覆う保護絶縁膜と、を含み、
前記セル電極の上面が前記周縁電極の上面よりも高い請求項１に記載の半導体装置。
前記セル表面電極部は、前記セル部における前記表面の上に設けられた層間絶縁膜と、前記層間絶縁膜を貫通するコンタクト部と、前記層間絶縁膜の上に設けられ前記コンタクト部に接続する第一セル電極と、前記第一セル電極に重ねられ前記第一セル電極よりも熱抵抗の低い第二セル電極と、を含む請求項１に記載の半導体装置。
前記セル表面電極部は、前記セル部における前記表面の上に設けられたセル部層間絶縁膜と、前記セル部層間絶縁膜を貫通するセルコンタクト部と、前記セル部層間絶縁膜の上に設けられ前記セルコンタクト部に接続するセル電極と、を含み、
前記周縁表面構造部は、前記周縁部における前記表面の上に設けられた周縁部絶縁膜と、前記周縁部絶縁膜を貫通する周縁コンタクト部と、前記周縁部絶縁膜の上に重ねられ前記周縁コンタクト部と接続する周縁電極と、前記周縁電極を覆う保護絶縁膜と、を含み、
前記セル部層間絶縁膜が前記周縁部絶縁膜よりも厚くされた請求項１に記載の半導体装置。
前記周縁表面構造部は、前記周縁部における前記表面の上に重ねられ前記表面の面方向に互いに離間した複数の周縁電極と、前記複数の周縁電極を覆う保護絶縁膜と、を含み、
前記周縁表面構造部の上に設けられた封止材に含まれるフィラーの所定基準粒径よりも前記複数の周縁電極が薄くされ、
前記所定基準粒径は、前記フィラーの粒径単純平均値から前記フィラーの粒径の標準偏差に予め定めた所定係数を乗じた値を減算することにより予め定められた請求項１に記載の半導体装置。
前記周縁表面構造部は、前記周縁部における前記表面の上に重ねられた周縁電極を含み、
前記周縁電極は半絶縁性窒化膜である請求項１に記載の半導体装置。
前記周縁表面構造部は、前記周縁部における前記表面の上に設けられた周縁電極を含み、
前記周縁電極はポリシリコン膜である請求項１に記載の半導体装置。
前記半導体チップは、前記セル部と前記周縁部との間に挟まれた内周境界部を含み、
前記周縁表面構造部は、第一導電型の第一ポリシリコン膜で構成された第一周縁電極と、前記第一周縁電極に重ねられた層間絶縁膜と、前記層間絶縁膜に重ねられた第二周縁電極とを含み、
前記内周境界部の上に、前記第一ポリシリコン膜で形成され一部が第二導電型にドーピングされた温度センサダイオードが設けられた請求項１に記載の半導体装置。
半導体装置を含み、入力された電力を前記半導体装置で変換することで出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備え、
前記半導体装置は、
表面および裏面を有する平面体形状を有し、前記平面体形状の平面視における中央領域に設けられたセル部と、前記平面体形状の前記平面視において前記セル部の周りに設けられた周縁部とを有する半導体チップと、
前記セル部における前記表面の上に設けられたセル表面電極部と、
前記周縁部における前記表面の上に設けられ、前記セル表面電極部の上面よりも高い上面を持つ周縁表面構造部と、
を備え、
前記セル部の前記裏面よりも前記周縁部の前記裏面が凹むように前記周縁部が前記セル部よりも薄くされており、
前記セル部の厚さを、ｔｃとし、
前記裏面における前記セル部と前記周縁部との段差の大きさを、ｄｔｂとした場合において、
０％＜ｄｔｂ／ｔｃ ≦ １．５％
である電力変換装置。
表面および裏面を有する半導体ウエハを準備する準備工程と、
前記半導体ウエハにおいて予め定められた部位であるセル部に、半導体能動素子を形成する素子形成工程と、
前記半導体能動素子を形成した後に前記セル部の前記表面の上にセル表面電極部を形成し、且つ前記半導体ウエハの前記表面における前記セル部の周りの周縁部に前記セル表面電極部の上面よりも高い上面を持つ周縁表面構造部を形成するとともに、前記セル部の厚さをｔｃとし且つ前記セル表面電極部の上面と前記周縁表面構造部の上面との高さの差をｄｔｆとした場合において
０％＜ｄｔｆ／ｔｃ ≦ １．５％
とするように前記セル表面電極部および前記周縁表面構造部を形成する表面構造形成工程と、
前記セル表面電極部および前記周縁表面構造部を形成した後に前記半導体ウエハの前記裏面を研削するウエハ薄型化を行うことで、前記セル表面電極部と前記周縁表面構造部とで生ずる前記表面の段差が前記周縁部の前記裏面に転写される裏面研削工程と、
前記ウエハ薄型化を行った後に、前記周縁部の外周に設けられたダイシングラインに沿って前記半導体ウエハをダイシングするダイシング工程と、
を備える半導体装置の製造方法。
前記表面構造形成工程は、
前記半導体ウエハの前記表面における前記セル部の一部に前記半導体能動素子を形成する工程と、
前記半導体ウエハの前記表面における前記セル部の他の部位に前記半導体能動素子の制御電極に接続された制御電極パッドを形成する工程と、
前記周縁部に第一フィールドプレート電極、前記第一フィールドプレート電極に重ねられた層間絶縁膜、および前記層間絶縁膜に重ねられた第二フィールドプレート電極を設けることで前記周縁表面構造部を形成する工程と、
を含み、
前記制御電極パッドおよび前記第二フィールドプレート電極は、同一の工程で積層されたポリシリコンで構成された請求項１２に記載の半導体装置の製造方法。