CN108109901A - 一种半导体器件的制作方法 - Google Patents
一种半导体器件的制作方法 Download PDFInfo
- Publication number
- CN108109901A CN108109901A CN201611061550.XA CN201611061550A CN108109901A CN 108109901 A CN108109901 A CN 108109901A CN 201611061550 A CN201611061550 A CN 201611061550A CN 108109901 A CN108109901 A CN 108109901A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor devices
- protective layer
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
Abstract
本发明提供一种半导体器件的制作方法，所述方法包括:提供基底，在所述基底上形成有金属层；在所述基底上形成保护层，以密封所述金属层；在对所述半导体器件进行测试之前去除所述保护层。根据本发明提供的半导体器件的制作方法，通过在背面金属层表面形成保护层，并在半导体器件进行测试前将保护层去除，以避免产生背面金属表面缺陷。该方法能保证半导体器件的性能稳定，并有效提高生产良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
晶圆的背面金属化工艺是功率晶体管的一个重要组成部份。现在，功率晶体管器件的背面金属化一般采用的是多层金属化薄膜结构，其制备的工艺方法包括蒸发或溅射制成所需的多层金属化薄膜结构。背面金属化主要有两个方面的功能：第一方面是作为晶体管功率器件工作电流的一条电路通路，具有导电作用；第二个方面它是传递晶体管功率器件工作时所产生大量热量的散热通路，具有导热作用。因此背面金属化工艺对于功率晶体管的性能、可靠性和稳定性都有很大的影响。一个良好的背面金属化工艺要求其所制备的金属薄膜具有接触电阻小、热阻低、应力小和可靠性高等特点。
晶圆在经过背面金属化处理后，易产生表面缺陷，导致晶圆测试(CP Testing)失效，严重影响功率晶体管器件性能和良率。
因此，有必要提出一种半导体器件的制作方法，能有效避免背面金属表面缺陷，保证半导体器件的性能稳定，提高生产良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，在所述基底上形成有金属层；
在所述基底上形成保护层，以密封所述金属层；
在对所述半导体器件进行测试之前去除所述保护层。
进一步，所述金属层包括银层。
进一步，所述金属层还包括位于所述银层与所述基底之间的欧姆接触层和扩散阻挡层。
进一步，所述欧姆接触层包括钛层，所述扩散阻挡层包括镍层。
进一步，所述保护层的材料包括有机硅。
进一步，形成所述保护层的方法包括旋涂法。
进一步，去除所述保护层的方法包括等离子清洗。
进一步，进行等离子清洗后还包括退火处理的步骤。
进一步，去除所述保护层的方法包括有机溶剂清洗。
进一步，所述半导体器件为功率型MOS器件。
进一步，所述金属层为背部金属层。
根据本发明提供的半导体器件的制作方法，通过在背面金属层表面形成保护层，并在半导体器件进行测试前将保护层去除，以避免产生背面金属表面缺陷。该方法能保证半导体器件的性能稳定，并有效提高生产良率。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1是根据本发明示例性实施例一的一种半导体器件的制作方法的示意性流程图。
图2是根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
晶圆的背面金属化工艺是功率晶体管的一个重要组成部份。现在，功率晶体管器件的背面金属化一般采用的是多层金属化薄膜结构，其制备的工艺方法包括蒸发或溅射制成所需的多层金属化薄膜结构。背面金属化主要有两个方面的功能：第一方面是作为晶体管功率器件工作电流的一条电路通路，具有导电作用；第二个方面它是传递晶体管功率器件工作时所产生大量热量的散热通路，具有导热作用。因此背面金属化工艺对于功率晶体管的性能、可靠性和稳定性都有很大的影响。一个良好的背面金属化工艺要求其所制备的金属薄膜具有接触电阻小、热阻低、应力小和可靠性高等特点。
晶圆在经过背面金属化处理后，导电层Ag暴露在空气中，与空气中的O2和H2O等发生反应生成AgO，造成背面金属表面“白点”不良，此外，由于导电层长期暴露，表面还容易发生物理性划伤等不良，这些表面缺陷会导致晶圆测试(CP Testing)失效，严重影响功率晶体管器件性能和良率。
因此，有必要提出一种半导体器件的制作方法，能有效避免背面金属表面缺陷，保证半导体器件的性能稳定，提高生产良率。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供基底，在所述基底上形成有金属层；
在所述基底上形成保护层，以密封所述金属层；
在对所述半导体器件进行测试之前去除所述保护层。
其中，所述金属层包括银层，所述金属层还包括位于所述银层与所述基底之间的欧姆接触层和扩散阻挡层，所述欧姆接触层包括钛层，所述扩散阻挡层包括镍层；所述保护层的材料包括有机硅，形成所述保护层的方法包括旋涂法；去除所述保护层的方法包括等离子清洗，进行等离子清洗后还包括退火处理的步骤；去除所述保护层的方法包括有机溶剂清洗；所述半导体器件为功率型MOS器件；所述金属层为背部金属层。
根据本发明提供的半导体器件的制作方法，通过在背面金属层表面形成保护层，并在半导体器件进行测试前将保护层去除，以避免产生背面金属表面缺陷。该方法能保证半导体器件的性能稳定，并有效提高生产良率。
[实施例一]
下面参考图1-图2，其中图1其中示出了本发明示例性实施例一的一种半导体器件的制作方法的示意性流程图。图2是根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
本发明提供一种半导体器件的制作方法，如图1所示，主要步骤包括：
步骤S101：提供基底，在所述基底上形成有金属层；
步骤S102：在所述基底上形成保护层，以密封所述金属层；
步骤S103：在对所述半导体器件进行测试之前去除所述保护层。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，执行步骤S101，提供基底200，在所述基底上形成有金属层201；所述金属层包括银层201c，所述金属层201还包括位于所述银层201c与所述基底200之间的欧姆接触层201a和扩散阻挡层201b，所述欧姆接触层201a包括钛层，所述扩散阻挡层201b包括镍层；
具体地，如图2所示，所述基底200可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在基底200中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将基底200分为不同的有源区，有源区中可以形成各种半导体器件，例如NMOS和PMOS等。在基底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。示例性地，本实施例的半导体器件为功率型MOS器件，所述基底的上表面为该功率型MOS器件的背面，所述金属层201为背面金属层。
半导体器件的背面金属层，其结构一般由三个部分组成：欧姆接触层、扩散阻挡层和导电层。示例性地，所述导电层为银层201c。导电层位于金属层结构的最外层，要求其性能稳定，导电和导热性能好且易于焊接。通常选用Ag基作为导电材料层，因为Ag比Au成本低，导热性能好，而且Ag与PbInAg焊料具有更好的浸润性能。所述金属层201还包括位于所述银层201c与所述基底200之间的欧姆接触层201a和扩散阻挡层201b。作为欧姆接触层，除要求它与硅的接触电阻低而且是低势垒材料外，还要求该材料与硅的浸润性好，热膨胀系数匹配。Ti、V和Cr是较为理想的欧姆接触材料。为了防止欧姆接触层和导电层之间相互渗透、扩散和反应形成有害的高阻化合物，两层间需要有一定厚度的扩散阻挡层。Ni是一种良好的扩散阻挡层材料。作为一个实例，所述欧姆接触层包括钛层，所述扩散阻挡层包括镍层。
形成所述金属层201的方法可采用本领域技术人员熟悉的方式，如物理气相沉积法。运用PVD金属化技术，在半导体器件背面依次形成钛层、镍层和银层的具体步骤如下：(1)真空热蒸发沉积Ti层：在真空条件下(真空度为4×10-4Pa)，将基底加热至250～300℃，通入Ar气预溅射300～600s除去靶材表面的污染物，然后控制反应气压1～100Pa，溅射功率20～500W，轰击高纯钛靶，反应时间50～200s，沉积Ti层，所述Ti层厚度为1000～1500埃；(2)真空溅射沉积Ni层：在真空条件下，将沉积Ti层后的基底加热至250～300℃，通入Ar气预溅射300～600s除去靶材表面的污染物，然后控制反应气压1～40Pa，溅射功率30～300W，轰击高纯镍靶，反应时间100～300s，沉积Ni层，所述Ni层厚度为1500～2000埃；(3)真空溅射沉积Ag层：在真空条件下，将沉积Ti层和Ni层后的基底加热至250～300℃，之后通入Ar气预溅射300～600s除去靶材表面的污染物，然后控制反应气压1～50Pa，溅射功率30～600W，轰击高纯银靶，反应时间500～2000s，沉积Ag层，所述Ag层厚度为10000～15000埃。
接着，执行步骤S102，在所述基底200上形成保护层202，以密封所述金属层201；
具体地，如图2所示，所述保护层202的材料为有机硅，采用旋涂法形成所述保护层。
示例性地，所述有机硅层包括有机硅树脂。有机硅树脂是以Si-O-Si为主链，硅原子上连接有机基团的交联型半无机高聚物，常用甲基氯硅烷和苯基氯硅烷这类具有可以水解的活泼基团的有机硅单体缩聚反应而得。有机硅树脂固化一般是在200～250℃热固化，最常用的固化剂为三乙醇胺或它和过氧化二苯甲酰的混合物，固化时间较长。为加速反应进行，需加入催化剂，许多物质可以起到硅醇缩合反应的催化作用，它们包括铅、钴、锡、铁等金属的可溶性有机盐类或有机化合物，如二丁基二月桂酸锡。作为一个实例，将正硅酸乙酯、γ-环氧丙氧基三甲氧基硅烷在催化剂二丁基二月桂酸锡作用下，在醇、水中溶解并熟化，加入固化剂等助剂，在20℃左右混合均匀，熟化几小时后即可得到有机硅树脂材料。上述有机硅树脂只是可用于形成保护层的一个实例，所述保护层的材料并不局限于此，还可以包括丙烯酸类、环氧类、聚氨酯类有机硅树脂或其它有机硅材料。
示例性地，所述保护层可以使用本领域技术人员所熟悉的方法进行沉积，例如旋涂、浸涂、喷涂、刷涂或丝网印刷。作为一个实例，将所述有机硅树脂旋涂于导电层表面，旋涂速度为3000r/min，旋涂时间为30s。
接着，执行步骤S103，在对所述半导体器件进行测试之前去除所述保护层202。
具体地，如图2所示，可以采用等离子清洗或者有机物溶解的方式去除所述保护层202。示例性地，采用氢等离子清洗和退火处理的方法去除所述保护层。等离子清洗的反应机理包括以下过程：无机气体被激发为等离子态；气相物质被吸附在固体表面；被吸附基团与固体表面分子反应生成产物分子；产物分子解析形成气相；反应残余物脱离表面。等离子清洗包括物理等离子清洗和化学等离子清洗。物理等离子体清除过程中，原子和离子以高能量、高速度轰击待清洗物表面，使分子分解，通过真空泵抽出；化学等离子清洗是活性的粒子和待清洗物表面的污染物发生化学反应生成易挥发性的物质，再由真空泵吸走挥发性的物质。物理等离子清洗可以选用氧气、氩气、氢气、氟化气体等作为反应气体。在本实施例中，选用氢气作为反应气体，通入氢气的流量为100sccm～400sccm，通入的时间为10～40s。
等离子清洗后还包括退火处理步骤，将所述半导体加热到800～900℃，随空气缓慢冷却至室温，以去除所述有机硅树脂残留。
接着，进行晶圆测试(CP Testing)步骤。由于在金属层表面形成了保护层，银层不再与空气中的O2和H2O等接触并发生化学反应，从而避免了金属层表面的“白点”不良；此外，由于保护层的隔离作用，金属层表面也不易发生物理性划伤等不良。去除保护层后的半导体器件表面平整光滑，保证了功率晶体管器件性能稳定，并显著提高晶圆测试(CPTesting)良品率，。
根据本发明提供的半导体器件的制作方法，通过在背面金属层表面形成保护层，并在半导体器件进行测试前将保护层去除，以避免产生背面金属表面缺陷。该方法能保证半导体器件的性能稳定，并有效提高生产良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供基底，在所述基底上形成有金属层；
在所述基底上形成保护层，以密封所述金属层；
在对所述半导体器件进行测试之前去除所述保护层。
2.如权利要求1所述的方法，其特征在于，所述金属层包括银层。
3.如权利要求2所述的方法，其特征在于，所述金属层还包括位于所述银层与所述基底之间的欧姆接触层和扩散阻挡层。
4.如权利要求3所述的方法，其特征在于，所述欧姆接触层包括钛层，所述扩散阻挡层包括镍层。
5.如权利要求1所述的方法，其特征在于，所述保护层的材料包括有机硅。
6.如权利要求1所述的方法，其特征在于，形成所述保护层的方法包括旋涂法。
7.如权利要求1所述的方法，其特征在于，去除所述保护层的方法包括等离子清洗。
8.如权利要求7所述的方法，其特征在于，进行等离子清洗后还包括退火处理的步骤。
9.如权利要求1所述的方法，其特征在于，去除所述保护层的方法包括有机溶剂清洗。
10.如权利要求1所述的方法，其特征在于，所述半导体器件为功率型MOS器件。
11.如权利要求1所述的方法，其特征在于，所述金属层为背部金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611061550.XA CN108109901A (zh) | 2016-11-25 | 2016-11-25 | 一种半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611061550.XA CN108109901A (zh) | 2016-11-25 | 2016-11-25 | 一种半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108109901A true CN108109901A (zh) | 2018-06-01 |
Family
ID=62204498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611061550.XA Pending CN108109901A (zh) | 2016-11-25 | 2016-11-25 | 一种半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109901A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109819145A (zh) * | 2019-01-18 | 2019-05-28 | 宁波舜宇光电信息有限公司 | 摄像模组半成品及其组装和回收的方法 |
| CN110783292A (zh) * | 2020-01-02 | 2020-02-11 | 南京市产品质量监督检验院 | 一种硅片背面金属化结构及其制造工艺 |
| CN112786459A (zh) * | 2019-11-08 | 2021-05-11 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及其测试方法 |
| CN113223975A (zh) * | 2020-02-05 | 2021-08-06 | 英飞凌科技股份有限公司 | 在半导体裸片的背侧金属化部上使用牺牲层的烧结方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945591A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 固体電解コンデンサ |
| US20020043932A1 (en) * | 2000-08-22 | 2002-04-18 | Toshitaka Kawashima | Organic electroluminescence device and manufacturing method therefor |
| US20100163863A1 (en) * | 2008-06-24 | 2010-07-01 | Fujifilm Corporation | Thin film field effect transistor and display |
| CN103811536A (zh) * | 2014-01-24 | 2014-05-21 | 南通富士通微电子股份有限公司 | 圆片级封装工艺晶圆减薄结构 |
| CN105789108A (zh) * | 2014-12-16 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 功率晶体管芯片的制作方法及功率晶体管芯片 |
-
2016
- 2016-11-25 CN CN201611061550.XA patent/CN108109901A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945591A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 固体電解コンデンサ |
| US20020043932A1 (en) * | 2000-08-22 | 2002-04-18 | Toshitaka Kawashima | Organic electroluminescence device and manufacturing method therefor |
| US20100163863A1 (en) * | 2008-06-24 | 2010-07-01 | Fujifilm Corporation | Thin film field effect transistor and display |
| CN103811536A (zh) * | 2014-01-24 | 2014-05-21 | 南通富士通微电子股份有限公司 | 圆片级封装工艺晶圆减薄结构 |
| CN105789108A (zh) * | 2014-12-16 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 功率晶体管芯片的制作方法及功率晶体管芯片 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109819145A (zh) * | 2019-01-18 | 2019-05-28 | 宁波舜宇光电信息有限公司 | 摄像模组半成品及其组装和回收的方法 |
| CN109819145B (zh) * | 2019-01-18 | 2022-03-15 | 宁波舜宇光电信息有限公司 | 摄像模组半成品的组装方法和回收方法 |
| CN112786459A (zh) * | 2019-11-08 | 2021-05-11 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及其测试方法 |
| CN112786459B (zh) * | 2019-11-08 | 2023-03-24 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及其测试方法 |
| CN110783292A (zh) * | 2020-01-02 | 2020-02-11 | 南京市产品质量监督检验院 | 一种硅片背面金属化结构及其制造工艺 |
| WO2021136222A1 (zh) * | 2020-01-02 | 2021-07-08 | 南京市产品质量监督检验院 | 一种硅片背面金属化结构及其制造工艺 |
| CN113299621A (zh) * | 2020-01-02 | 2021-08-24 | 南京市产品质量监督检验院 | 一种轻掺杂n型硅片背面金属化结构及其制造工艺 |
| CN113223975A (zh) * | 2020-02-05 | 2021-08-06 | 英飞凌科技股份有限公司 | 在半导体裸片的背侧金属化部上使用牺牲层的烧结方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402887B (zh) | 用以整合具有改良可靠度之超低ｋ介電質之結構與方法 | |
| CN108109901A (zh) | 一种半导体器件的制作方法 | |
| TWI277158B (en) | Multilayered cap barrier in microelectronic interconnect structures | |
| TWI453822B (zh) | 用以改善銅與阻隔層間之黏接的自組裝單層膜 | |
| TWI270313B (en) | Organic EL device and method of manufacturing the same | |
| US6723598B2 (en) | Method for manufacturing aluminum oxide films for use in semiconductor devices | |
| TW200837813A (en) | Method of film deposition and apparatus for treating substrate | |
| US20130153093A1 (en) | Treatment, before the bonding of a mixed cu-oxide surface, by a plasma containing nitrogen and hydrogen | |
| TW200810014A (en) | Method of manufacturing semiconductor device | |
| TW200300571A (en) | Semiconductor device having a low-resistance gate electrode | |
| TW201207995A (en) | Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication | |
| WO2008076677A1 (en) | Methods and systems for barrier layer surface passivation | |
| US20100112805A1 (en) | Semiconductor device and method of fabricating the same | |
| TW200811951A (en) | After treatment method for amorphous carbon film | |
| JP2007180496A (ja) | 金属シード層の製造方法 | |
| US20140183737A1 (en) | Diffusion Barriers | |
| JPH10313054A (ja) | 集積回路用の相互結合構造 | |
| US20130078797A1 (en) | Method for manufacturing a copper-diffusion barrier layer used in nano integrated circuit | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| TWI742251B (zh) | 半導體裝置及其製造方法 | |
| WO2006046386A1 (ja) | 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体 | |
| JP2001274188A (ja) | 半導体装置およびその製造方法 | |
| US7670438B2 (en) | Method of removing particles from wafer | |
| TWI758813B (zh) | 組成物及接著性聚合物之洗淨方法 | |
| CN104835778B (zh) | 一种半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180601 |