JP2006148009A - 半導体素子の電極形成方法 - Google Patents

半導体素子の電極形成方法 Download PDF

Info

Publication number
JP2006148009A
JP2006148009A JP2004338981A JP2004338981A JP2006148009A JP 2006148009 A JP2006148009 A JP 2006148009A JP 2004338981 A JP2004338981 A JP 2004338981A JP 2004338981 A JP2004338981 A JP 2004338981A JP 2006148009 A JP2006148009 A JP 2006148009A
Authority
JP
Japan
Prior art keywords
layer
metal
forming
silicide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004338981A
Other languages
English (en)
Inventor
Makiko Noma
真樹子 野間
Takasato Hinuma
孝吏 日沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2004338981A priority Critical patent/JP2006148009A/ja
Publication of JP2006148009A publication Critical patent/JP2006148009A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電極におけるシリサイド層と金属層（ＮiとＰとの共析層）との間の剥がれを防止する半導体素子の電極の製造方法を提供する。
【解決手段】本発明の半導体素子の電極形成方法は、半導体基板１のいずれか一方又は両方の面上に、所定の金属２をメッキする第１のメッキ工程と、加熱処理を行い、半導体と前記金属とを合金化させてシリサイド層３を形成するシリサイド形成工程と、該シリサイド層表面に生成された未反応の金属を含む析出層４，５を、酸を含む第１の溶液にてエッチングする第１のエッチング工程と、前記シリサイド層上面の酸化膜９を、弗酸を含む第２の溶液にてエッチングする第２のエッチング工程と、前記シリサイド層上面に所定の金属をメッキし、金属層６を形成する第２のメッキ工程とを含んでいる。
【選択図】図１

Description

本発明は、半導体基板表面素子の電極、特にはんだ接合用電極の形成を行う半導体素子の電極形成方法である。
半導体装置には、半導体（シリコン，ゲルマニウム，ＳiＣ，セレン等）基板表面に形成された素子を外部と接続するための電極、特に、はんだボール等を介して直接基板に半導体装置を接合させるはんだ接合用電極が設けられている。
半導体装置における素子（拡散層やゲートに対する電極）に対して、形成する電極を低抵抗のオーミック接続とするため、電極を形成する面のほぼ全域にＮi（ニッケル）等の金属を一面にメッキし、所定の温度に加熱し、合金化させてシリサイドを形成している（例えば、特許文献１参照）。
上記ニッケルをメッキさせる手法としては、電解メッキ法があり、たとえばはんだボールを介して直接基板に半導体装置を接合させるはんだ接合用電極の形成に用いられている（例えば、特許文献２参照）。
特開２００３−２４３６５４号公報 特開２０００−３４９１１１号公報
しかしながら、特許文献１のような従来の電極形成方法にあっては、表面に形成される素子の電極が剥がれてしまうという問題がある。
すなわち、電極の製造方法としては、図２に示すように、半導体基板１、例えばシリコン基板のいずれか一方の面にメッキ処理を行い（図２（ａ））、図２（ｂ）に示すように所定の厚さの金属層２、例えばＮiの層を堆積させる。
このとき、Ｎiメッキの工程が無電解メッキであると、還元剤に燐が含まれているため、Ｎi及びＰ（燐）の共析した金属層２として形成される。
オーミックな接続を形成するため、加熱することにより、Ｎiとシリコンとを合金化させ、Ｎiシリサイドの層であるシリサイド層３を形成する。
次に、Ｎiシリサイドのシリサイド層３を形成した後、図２（ｃ）のように、このシリサイド層３の表面に、シリコンと合金化されなかったＮi及びＰのＮi・Ｐ高濃度層５が形成される。
また、上記Ｎi・Ｐ高濃度層５とシリサイド層３との間に、極く薄い界面酸化膜層４が生成される。
そして、上記界面酸化層４とＮi・Ｐ高濃度層５とを、７０℃程度に加熱した硝酸により、図２（ｄ）のように除去し、その後、新たにＮiメッキを行い、図２（ｅ）に示すように、金属層６をシリサイド層３の上面に形成する。
そして、はんだ層７を上記金属層６の上面に形成する。このとき、はんだのＳnと、Ｎiとが反応して、ＳnＮi層８が形成される。
ところが、上述した上記Ｎi・Ｐ高濃度層５を除去する工程で、硝酸によりＮi・Ｐ高濃度層５と界面酸化膜４の除去はできるものの、露出したシリサイド層３とこの酸との反応で新たな酸化膜が生成されるので、結局のところ酸化膜を完全に除去することができない。
これにより、従来の製造方法においては、シリサイド層３と金属層６との間の密着性が、新たな酸化膜層９の存在のため悪くなり、シリサイド層３と金属層６との剥がれが容易に生じることとなる。
本発明は、このような事情に鑑みてなされたもので、電極におけるシリサイド層と金属層（ＮiとＰとの共析層）との間の剥がれを防止する半導体素子の電極形成方法を提供することを目的とする。
本発明の半導体素子の電極形成方法は、半導体基板のいずれか一方又は両方の面上に、所定の金属をメッキする第１のメッキ工程と、加熱処理を行い、半導体と前記金属とを合金化させてシリサイド層を形成するシリサイド形成工程と、該シリサイド層表面に生成された未反応の金属を含む析出層を、酸を含む第１の溶液にてエッチングする第１のエッチング工程と、前記シリサイド層上面の酸化膜を、弗酸を含む第２の溶液にてエッチングする第２のエッチング工程と、前記シリサイド層上面に所定の金属をメッキし、金属層を形成する第２のメッキ工程とを含むことを特徴とする。
本発明の半導体素子の電極形成方法は、前記第２の溶液が希弗酸であることを特徴とする。
本発明の半導体素子の電極形成方法は、前記金属層の上面に、はんだ層を形成するはんだ層形成過程と有することを特徴とする。
以上説明したように、本発明によれば、第２のメッキ工程を行う前に、シリサイド層表面の酸化膜層（余分な酸化膜）を、希弗酸によるエッチングで除去するため、シリサイド層と第２メッキ工程で形成される金属層との密着性（あるいは付着性）を向上させることが可能となり、シリサイド層と金属層との剥がれを防止することができる。
これにより、本発明によれば、上述した製造方法にて電極を形成することにより、はんだボールを介して半導体素子を基板に接合する際など、半導体素子の電極が剥がれ難くなることで、半導体素子の信頼性を向上させることが可能である。
以下、本発明の一実施形態による半導体装置における半導体素子の電極の製造方法を図面を参照して説明する。
図１は同実施形態による半導体素子の電極（たとえば、はんだボール等を介して直接基板に半導体装置を接合させるはんだ接合用電極）の製造方法の流れを説明する、各工程終了後における半導体装置の断面を示す概念図である。
この図において、図１（ａ）において、半導体基板１を例えばシリコン基板とすると、この半導体基板１の電極を形成する面の洗浄（例えば、ＲＣＡ洗浄など）を行い、第１のメッキ工程として、清浄化した半導体基板１の上面（いずれか一方の面）に金属をメッキ、例えば、ニッケル（Ｎi）を無電解メッキ法によりメッキする。
上記半導体としては、シリコン、ゲルマニウム、ＳiＣ（炭化珪素）、セレン等をもちいることができる。
また、上記金属としては、ＮiだけでなくＣｒ（クロム）等を用いることができる。
図１（ｂ）に示すように、所定の厚さ（例えば、５００ｎｍ程度）の金属層２が形成されるが、金属をＮiとした場合、この金属層２は、Ｎiと、メッキ処理に用いる還元剤に含まれるＰ（燐）との混晶となっている。
次に、オーミックな接続を形成するため、加熱することにより、Ｎiとシリコンとを合金化させ、Ｎiシリサイドであるシリサイド層３を形成する。
すなわち、所定の温度（４７０℃〜８４０℃）にて加熱して、焼鈍処理（アニーリング）を行い、金属とシリコンとを合金化して、図１（ｃ）に示すようにシリサイド層（Ｎiシリサイド層）３を、約５００〜６００ｎｍの厚さで形成する。
このシリサイド層３を形成する焼鈍処理のとき、合金層であるシリサイド層３の上面に、副次的に、界面酸化膜層４とＮi・Ｐ高濃度層５とが形成される。
上述した温度においては、Ｐはシリコン内に拡散されることはなく、シリサイド層３の外部に析出されることになる。
この界面酸化膜層４とＮi・Ｐ高濃度層５とは、組成がいずれも酸素，シリコン，燐及び未反応のニッケルを含んでいる。
しかしながら、界面酸化膜層４が酸素，シリコンを他に比較して多く含み、一方、Ｎi・Ｐ高濃度層５が燐，ニッケル（未反応）を他に比して多く含んでいるため、このように名称を定義することとした。
次に、第１の洗浄として、酸を含む第１の溶液、例えば硝酸を７０℃程度に加熱したものをエッチング液として用い、Ｎi・Ｐ高濃度層５の除去を行う。
このとき、従来例に説明で述べたように、硝酸によりシリサイド層３上面の界面酸化膜４も除去できるが、酸によるシリサイド層３の酸化が進むため、新たに生成した酸化膜９が残った状態となる。
そして、第２の洗浄として、弗酸を含む第２の溶液、例えばＢＨＦ（バファード弗酸、ＮＨ4：ＨＦ＝１０：１）またはＤＨＦ（Dilute Hydrofuoric acid；希弗酸または希フッ酸）のいずれか、界面酸化膜層４の十分なエッチングとして、好ましくはＤＨＦを用い、図１（ｄ）のように界面酸化膜層４の除去を行う。
ここで、ＤＨＦは、水と弗酸との割合を、例えば、体積比において１０〜１００対１とし、非常に薄い弗酸の溶液を生成する。
次に、第２のメッキ工程として、第２の洗浄により酸化膜が除去されたシリサイド層３上面に、金属をメッキ、例えば、ニッケル（Ｎi）を無電解メッキ法によりメッキする。
このメッキ処理により、図１（ｅ）に示すように、所定の厚さ（例えば、６００ｎｍ程度）の金属層６が形成されるが、金属をＮiとした場合、この金属層６は、金属層２と同様に、Ｎiと、メッキ処理に用いる還元剤に含まれるＰ（燐）との混晶となっている。
この第２のメッキ処理により、金属層６を形成する理由としては、シリサイド層３上面に、はんだ層を直接形成すると、シリサイドとはんだとの接合面における特性において、シリサイド面に対するはんだの密着性が悪いため、密着性を確保するための層として形成する。
そして、金属層６上面をはんだ槽に浸け、金属層６上面にはんだ層７を、はんだ槽のはんだの表面張力により、所定の厚さに形成する。
このとき、はんだの溶融している温度が３５０℃〜４００℃なので、図１（ｆ）に示すように、はんだ層７と金属層６との面が接触した際、はんだのスズ（Ｓn）と金属層６のニッケル（Ｎi）とが反応して、合金化された層、すなわち界面金属（Ｓn・Ｎi）層８が形成される。
なお、清浄化した半導体基板１の両面にＮiをメッキする場合には、第１の洗浄、第２の洗浄、第２のメッキ工程を両面に対して行う。
上述した製造方法において形成した電極に対し、密着性を評価するため、半導体装置（チップ）の両面にリード線をはんだ付けして、両側から、上記電極が破壊されるまで引っ張る引っ張り試験を行う。
この試験結果を観察すると、従来の製造方法におけるように、シリサイド層３と金属層６との界面で破壊されず、半導体基板１のシリコンの面が見える、ずなわちシリサイド層３と半導体基板１との界面が破壊されているのが確認された。
したがって、上述した本発明の製造方法により、シリサイド層３と金属層６との間の密着性が向上（すなわち、密着の強度が向上）したことが確認された。
本発明の一実施形態による半導体素子の電極の製造方法を説明する、各工程後の半導体装置の断面を示す概念図である。 従来例による半導体素子の電極の製造方法を説明する、各工程後の半導体装置の断面を示す概念図である。
符号の説明
１…半導体基板
２，６…金属層
３…シリサイド層
４…界面酸化膜層
５…Ｎi・Ｐ高濃度層（析出層）
７…はんだ層
８…界面金属層
９…新たな酸化膜層

Claims (3)

  1. 半導体基板のいずれか一方又は両方の面上に、所定の金属をメッキする第１のメッキ工程と、
    加熱処理を行い、半導体と前記金属とを合金化させてシリサイド層を形成するシリサイド形成工程と、
    該シリサイド層表面に生成された未反応の金属を含む析出層を、酸を含む第１の溶液にてエッチングする第１のエッチング工程と、
    前記シリサイド層上面の酸化膜を、弗酸を含む第２の溶液にてエッチングする第２のエッチング工程と、
    前記シリサイド層上面に所定の金属をメッキし、金属層を形成する第２のメッキ工程と
    を含むことを特徴とする半導体素子の電極形成方法。
  2. 前記第２の溶液が希弗酸であることを特徴とする請求項１記載の半導体素子の電極形成方法。
  3. 前記金属層の上面に、はんだ層を形成するはんだ層形成過工程とを有することを特徴とする請求項１または請求項２に記載の半導体素子の電極形成方法。
JP2004338981A 2004-11-24 2004-11-24 半導体素子の電極形成方法 Pending JP2006148009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004338981A JP2006148009A (ja) 2004-11-24 2004-11-24 半導体素子の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004338981A JP2006148009A (ja) 2004-11-24 2004-11-24 半導体素子の電極形成方法

Publications (1)

Publication Number Publication Date
JP2006148009A true JP2006148009A (ja) 2006-06-08

Family

ID=36627316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004338981A Pending JP2006148009A (ja) 2004-11-24 2004-11-24 半導体素子の電極形成方法

Country Status (1)

Country Link
JP (1) JP2006148009A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177102A (ja) * 2008-01-28 2009-08-06 Nissan Motor Co Ltd 半導体装置の電極の製造方法
JP2010034251A (ja) * 2008-07-29 2010-02-12 Shindengen Electric Mfg Co Ltd 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177102A (ja) * 2008-01-28 2009-08-06 Nissan Motor Co Ltd 半導体装置の電極の製造方法
JP2010034251A (ja) * 2008-07-29 2010-02-12 Shindengen Electric Mfg Co Ltd 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム

Similar Documents

Publication Publication Date Title
TW517334B (en) Method of forming barrier layers for solder bumps
JP3974284B2 (ja) 半導体装置の製造方法
JP2967743B2 (ja) ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
TWI337765B (en) Semiconductor device and manufacturing method of the same
JP2006332358A (ja) 炭化珪素半導体装置およびその製造方法
CN110249074B (zh) 半导体元件及其制造方法
JP2020534695A (ja) 合金拡散障壁層
JP5663886B2 (ja) 半導体装置の製造方法
JP6115684B2 (ja) 半導体装置、半導体装置の製造方法
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
JP2006148009A (ja) 半導体素子の電極形成方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP5200837B2 (ja) 半導体装置の製造方法
JP4343089B2 (ja) 半導体素子の電極形成方法
JP2006237374A (ja) 半導体集積回路装置及びその製造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
TWI231019B (en) Lead frame and manufacturing method thereof and a semiconductor device
JP3340633B2 (ja) ガラス被覆半導体装置の電極形成方法
JP2002289652A (ja) 半導体装置用テープキャリアおよびその製造方法
JP6873311B2 (ja) 半導体素子及びその製造方法
JP7313559B2 (ja) 半導体素子および半導体素子の製造方法
JP2976955B2 (ja) 半導体装置の製造方法
JP2005026612A (ja) 半導体装置
JPS6113375B2 (ja)
JP6333062B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715