JP2010034251A - 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム - Google Patents
半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム Download PDFInfo
- Publication number
- JP2010034251A JP2010034251A JP2008194341A JP2008194341A JP2010034251A JP 2010034251 A JP2010034251 A JP 2010034251A JP 2008194341 A JP2008194341 A JP 2008194341A JP 2008194341 A JP2008194341 A JP 2008194341A JP 2010034251 A JP2010034251 A JP 2010034251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicide
- light
- semiconductor wafer
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】 電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射する照射工程と、照射による反射光の光強度測定を行う測定工程と、測定値および予め保持する閾値を比較し半導体基板の良否判定を行う判定工程と、を備える。これにより、電極形成のためのシリサイドの形成に先立ち、予め半導体基板の良否を検査することができる。
【選択図】 図1
Description
更に本発明の他の目的は、良好にシリサイドを形成し得る半導体基板の検査装置および半導体基板の選別装置を提供することにある。
測定工程において、紫外線を含む反射光の光強度を検出してもよい。
シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする。
測定部は、紫外線を含む反射光の光強度を検出してもよい。
シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする。
本発明の半導体基板の検査方法は、図1に示すフローチャートに示すように、照射工程と、測定工程と、判定工程とから成り、該各工程がこの順番に行われる。
用意する半導体ウェハを人的に視覚検査した場合、特に欠陥等は認められない。また検体である半導体ウェハを複数視覚検査した場合では、各半導体ウェハ間の差異を認めることはできない。すなわち、検体である半導体ウェハは、半導体ウェハ製造メーカにおいて所定の仕様に基づいて製造されたものであり、同一規格の製品として入荷されたものである。
本実施例では、閾値として0.6mW/cm2が設定されており、0.6mW/cm2以下のとき、良しと判断する。
この実験では、半導体ウェハの表面の粗さ状態に関係なく、半導体ウェハに照射する光の反射光の光強度に基づいて半導体ウェハを選別できること、すなわち光強度に基づく選別により電極形成のためのシリサイドを良好に形成し得る半導体ウェハであるか否か選別し得ることを実験で確認した。
先ず、検体である半導体ウェハが検査ステージ上に載置される。そして、検査ステージの脇に配置された照明装置から半導体ウェハに対し60度の照射角を有するように光を照射する。このとき、照射光は25mW/cm2の光エネルギー(光強度)である。
シリサイドは、電極の形成において施されるNiメッキの形成工程中において形成される。
Niメッキの形成は、先ず半導体ウェハに対しフッ化水素等を用いた前処理を行う。その後、前処理を施した半導体ウェハをNiを用いたメッキ液に所定の時間浸漬する。Niメッキ液から取出した半導体ウェハは約600℃で焼鈍され、Niメッキ層の焼き締めが施される。このとき、半導体ウェハとNiメッキとの界面にNiシリサイドが形成される。
本発明の半導体ウェハの検査装置10は、図5に示す一点鎖線で囲まれた構成であり、具体的には照射部1と、測定部2と、表示入力部3と、制御部4と、記憶部5とを備える。
先ず、検査に先立ち閾値や設定値などをオペレータが入力する。この入力は、表示入力部3を用いて行われ、入力値は制御部4を解して記憶部5で保持される。
本発明の検査システム100は、図5の破線で囲まれた構成であり、具体的には図2で説明した検査装置10の構成に選別部101が追加されている。
2 測定部
3 表示入力部
4 制御部
5 記憶部
6 判定部
10 検査装置
100 検査システム
101 選別部
Claims (11)
- 電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射する照射工程と、
照射による反射光の光強度測定を行う測定工程と、
測定値および予め保持する閾値を比較し前記半導体基板の良否判定を行う判定工程と、を備えることを特徴とする半導体基板の検査方法。 - 前記照射工程において、前記半導体基板の表面全面に渡って光を照射することを特徴とする請求項1記載の半導体基板の検査方法。
- 前記測定工程において、紫外線を含む反射光の光強度を検出することを特徴とする請求項1記載の半導体基板の検査方法。
- 前記照射工程において、前記半導体基板に対し25mW/cm2の光強度で光を照射したとき、
前記判定工程において、前記閾値は0.6mW/cm2であり、
前記測定値が0.6mW/cm2以下のとき、良しと判断することを特徴とする請求項1および3記載の半導体基板の検査方法。 - 前記シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする請求項1記載の半導体基板の検査方法。
- 電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射する照射部と、
照射による反射光の光強度測定を行う測定部と、
測定値および予め保持する閾値を比較し前記半導体基板の良否判定を行う判定部と、を備えることを特徴とする半導体基板の検査装置。 - 前記照射部は、前記半導体基板の表面全面に渡って光を照射することを特徴とする請求項6記載の半導体基板の検査装置。
- 前記測定部は、紫外線を含む反射光の光強度を検出することを特徴とする請求項6および請求項7記載の半導体基板の検査装置。
- 前記照射部は、前記半導体基板に対し25mW/cm2の光強度で光を照射するとき、
前記判定部は、前記測定値が0.6mW/cm2以下のとき、良しと判定することを特徴とする請求項6および8記載の半導体基板の検査装置。 - 前記シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする請求項6記載の半導体基板の検査装置。
- 請求項8および請求項10記載の半導体基板の検査装置による検査結果に基づいて、半導体基板の選別を行う選別部を備えたことを特徴とする半導体基板の選別システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194341A JP5414214B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194341A JP5414214B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034251A true JP2010034251A (ja) | 2010-02-12 |
JP5414214B2 JP5414214B2 (ja) | 2014-02-12 |
Family
ID=41738393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008194341A Active JP5414214B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414214B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115132604A (zh) * | 2022-08-30 | 2022-09-30 | 广州粤芯半导体技术有限公司 | 硅化物工艺监测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252231A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 気相成長化合物半導体ウェーハの評価方法 |
JP2002359194A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 膜質測定方法とその装置および薄膜処理装置 |
JP2006148009A (ja) * | 2004-11-24 | 2006-06-08 | Shindengen Electric Mfg Co Ltd | 半導体素子の電極形成方法 |
WO2006121843A2 (en) * | 2005-05-06 | 2006-11-16 | Kla-Tencor Technologies Corporation | Wafer edge inspection |
-
2008
- 2008-07-29 JP JP2008194341A patent/JP5414214B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252231A (ja) * | 1993-02-23 | 1994-09-09 | Toshiba Corp | 気相成長化合物半導体ウェーハの評価方法 |
JP2002359194A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 膜質測定方法とその装置および薄膜処理装置 |
JP2006148009A (ja) * | 2004-11-24 | 2006-06-08 | Shindengen Electric Mfg Co Ltd | 半導体素子の電極形成方法 |
WO2006121843A2 (en) * | 2005-05-06 | 2006-11-16 | Kla-Tencor Technologies Corporation | Wafer edge inspection |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115132604A (zh) * | 2022-08-30 | 2022-09-30 | 广州粤芯半导体技术有限公司 | 硅化物工艺监测方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5414214B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8976348B2 (en) | Wafer inspection system | |
US10718722B2 (en) | Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer | |
US20060278831A1 (en) | Infrared inspection apparatus, infrared inspecting method and manufacturing method of semiconductor wafer | |
JP4864504B2 (ja) | シリコンウェーハの結晶欠陥検査方法及び装置 | |
US10338005B2 (en) | Apparatus for inspecting back surface of epitaxial wafer and method of inspecting back surface of epitaxial wafer using the same | |
JP5022648B2 (ja) | 欠陥検査方法および欠陥検査装置 | |
KR20130105387A (ko) | 결함 검사방법 | |
JP2010206013A (ja) | 半導体基板の検査方法および検査装置 | |
CN114460432A (zh) | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 | |
WO2010113232A1 (ja) | 検査方法及び検査装置 | |
JP5414214B2 (ja) | 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム | |
KR102430478B1 (ko) | 웨이퍼 검사 방법 | |
TW201705326A (zh) | 半導體基板的評估方法及半導體基板的製造方法 | |
EP2261644B1 (en) | Method for judging whether a semiconductor wafer is a non-defective wafer by using a laser scattering method | |
TWI231557B (en) | Method of defect inspection | |
JP2008311364A (ja) | 半導体検査装置 | |
TWI417559B (zh) | 太陽能電池的電性分析方法 | |
TW202303786A (zh) | 製造方法、檢查方法及檢查裝置 | |
KR101885614B1 (ko) | 웨이퍼 검사 방법 및 웨이퍼 검사 장치 | |
JP3585469B2 (ja) | カバレージ検査方法 | |
KR100817082B1 (ko) | 표면 균일도 평가 시스템 및 그 평가 방법 | |
JP2015129662A (ja) | 外観検査装置及び外観検査方法 | |
JP2021189142A (ja) | 燃料電池セパレータの検査装置 | |
JP2013101143A (ja) | 検査装置 | |
JP5742496B2 (ja) | 欠陥検査装置および欠陥検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5414214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |