JP5414214B2 - 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム - Google Patents

半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム Download PDF

Info

Publication number
JP5414214B2
JP5414214B2 JP2008194341A JP2008194341A JP5414214B2 JP 5414214 B2 JP5414214 B2 JP 5414214B2 JP 2008194341 A JP2008194341 A JP 2008194341A JP 2008194341 A JP2008194341 A JP 2008194341A JP 5414214 B2 JP5414214 B2 JP 5414214B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicide
light
semiconductor wafer
light intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008194341A
Other languages
English (en)
Other versions
JP2010034251A (ja
Inventor
賢一 吉田
信儀 佐藤
英之 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008194341A priority Critical patent/JP5414214B2/ja
Publication of JP2010034251A publication Critical patent/JP2010034251A/ja
Application granted granted Critical
Publication of JP5414214B2 publication Critical patent/JP5414214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、導体基板の検査方法に関するものであり、特に電極形成のためのシリサイドが良好に形成され得る半導体基板であるか否かを検査する検査方法であり、更に当該半導体基板の検査方法を用いた半導体基板の検査装置および半導体基板の選別システムに関するものである。
半導体基板の表面に例えば電極を形成するためのメッキ処理が施されている。このメッキは、例えばNiメッキであり、該Niメッキおよび半導体基板間にはシリサイドが介在している。シリサイドはNiメッキおよび半導体基板間の剥離強度に関係しており、一般的にはシリサイドの層厚が剥離強度との関係において重要となる。
発明者は、シリサイドの成長は半導体基板の表面の粗さに応じて成長するのではないかと考えていた。それは、半導体基板の表面をアルミナ等を用いてブラストすることで半導体基板の表面を荒らした場合、特にシリサイドが良好に成長ですることを経験により把握していたからである。
ところで、ブラストを用いること無くシリサイドを良好に形成できないか求められている。そこで発明者は、表面が荒れている半導体基板ほど、良好にシリサイドが形成されるのではないかと考え、各社から販売されている半導体基板の表面の荒れを測定し、測定値の値に応じてシリサイドの成長が確認できるのでは無いかと思い実験を行った。しかし、発明者の思惑に沿うこと無く、半導体基板の表面荒れを示す測定値に応じてシリサイドが成長しないことが実験で確認された。
ところで、半導体基板を検査する装置が例えば特許文献1に開示されている。当該特許文献1によれば、照明光を照射し、その散乱光を目視観察することで半導体基板のピンホールや基板表面に付着したゴミ等の有無を検出することを開示している。
また、特許文献2には、半導体基板上に形成したフォトマスクの形成状態を検査するために透過光および反射光の光強度(照度)を用いて検査することを開示している。
特開2002−071571 特開2001−183812
前記した各特許文献には、光を用いてピンホールや半導体基板上に形成するフォトマスクを検査する方法が開示されているものの、良好なシリサイドが形成され得る半導体基板であるか否かを、シリサイドの形成に先立ち検査するためのものではない。
従って本発明は、前記した課題に鑑みて成されたものであり、本発明の目的は良好にシリサイドを形成し得る半導体基板であるか否かを検査する半導体基板の検査方法を提供することにある。
更に本発明の他の目的は、良好にシリサイドを形成し得る半導体基板の検査装置および半導体基板の選別装置を提供することにある。
本発明は、前記した課題に目的を達成すべく、電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射する照射工程と、照射による反射光の光強度測定を行う測定工程と、測定値および予め保持する閾値を比較し半導体基板の良否判定を行う判定工程と、を備えることを特徴とする。
照射工程において、半導体基板の表面全面に渡って光を照射してもよい。
測定工程において、紫外線を含む反射光の光強度を検出してもよい。
照射工程において、半導体基板に対し25mW/cm2の光強度で光を照射したとき、判定工程において、測定値が0.6mW/cm2以下のとき、良しと判定するようにしてもよい。
シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする。
準備工程で用意された半導体基板は、表面がエッチングにより化学的に荒らされても良い。
電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射する照射部と、照射による反射光の光強度測定を行う測定部と、測定値および予め保持する閾値を比較し前記半導体基板の良否判定を行う判定部と、を備えることを特徴とする。
照射部は、半導体基板の表面全面に渡って光を照射してもよい。
測定部は、紫外線を含む反射光の光強度を検出してもよい。
照射部は、半導体基板に対し25mW/cm2の光強度で光を照射するとき、判定部は、測定値が0.6mW/cm2以下のとき、良しと判定するようにしてもよい。
シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする。
用意された半導体基板は、表面がエッチングにより化学的に荒らされても良い。
半導体基板の検査装置による検査結果に基づいて、半導体基板の選別を行う選別部を備えてもよい。
本発明によれば、電極形成のためのシリサイドが表面に形成される半導体基板に対し、光を照射し、その反射光の光強度の測定値と、予め保持する閾値とを比較し、半導体基板の良否判定を行う。これにより、本発明によれば電極形成のためのシリサイドの形成に先立ち、予め半導体基板の良否を検査することができる。
以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
本発明の半導体基板の検査方法は、検体としての半導体ウェハの表面にシリサイドが良好に形成され得るか否か、シリサイドの形成に先立ち半導体ウェハの検査を行う方法である。尚、シリサイドは、半導体ウェハ(半導体基板)の表面上に良好に電極を形成するためのNiメッキ処理によって形成されるものであり、シリサイドの層厚が所定の厚さ寸法以上に形成される場合に、良好なシリサイドであると判断される。
尚、良好なシリサイドが形成されて成るNiメッキ上には半田層が形成され、これらによって電極が形成される。
以下、本発明を詳細に述べる。
本発明の半導体基板の検査方法は、図1に示すフローチャートに示すように、照射工程と、測定工程と、判定工程とから成り、該各工程がこの順番に行われる。
照射工程では、先ず検体である半導体基板(半導体ウェハ)を用意する(ステップS1)。
用意する半導体ウェハを人的に視覚検査した場合、特に欠陥等は認められない。また検体である半導体ウェハを複数視覚検査した場合では、各半導体ウェハ間の差異を認めることはできない。すなわち、検体である半導体ウェハは、半導体ウェハ製造メーカにおいて所定の仕様に基づいて製造されたものであり、同一規格の製品として入荷されたものである。
用意した半導体ウェハは、図2の模式図に示すように検査ステージ上の所定の位置に配置される。検査ステージの脇には照明装置が設けられており、当該照明装置から半導体ウェハに光が照射される(ステップS2)。
照射光は、ハロゲンランプによるものであり、特定の波長に限った光では無く、例えば可視光線領域や紫外線領域などの波長を含む光である。このような光を照明装置は、25mW/cm2の光エネルギー(光強度)で半導体ウェハに対し照射する。
半導体ウェハと照明装置との位置関係は、照射光が半導体ウェハに対し60度の投光角を有するように設定されており、また半導体ウェハの表面全体が照射されるように、照明装置と半導体ウェハ(検査ステージ)の離間距離が設定されている。尚、当該実施例では、10cmの離間距離が設定されている。
ところで、照明装置と半導体ウェハ(検査ステージ)を介して対峙する位置、すなわち半導体ウェハに対し60度の受光角を有する位置には、光強度測定装置が設けられており、半導体ウェハ(検査ステージ)と10cmの離間距離を有するように配置されている。
光強度測定装置は従来から知られた紫外線測定装置と称されているものであり、例えばウシオ電機株式会社製のユニメータ(UNI MERERE UIT−101)などを用いて実現することができる。この光強度測定装置は、紫外線領域の波長を検出でき、その感度波長域の中心を480nmとして(光強度測定装置における表示が480nm)、反射光の光エネルギー(mW/cm2)を光強度として測定する(ステップS3)。
そして測定した光強度と所定の閾値とを比較し、検体である半導体ウェハの良否判定を行う(ステップS4)。
本実施例では、閾値として0.6mW/cm2が設定されており、0.6mW/cm2以下のとき、良しと判断する。
これにより、本発明によれば、電極形成のためのNiシリサイドの形成に先立ち、予め半導体ウェハの良否を検査することができる。
ここで、本発明の半導体基板の検査方法を見出した実験について説明する。
この実験では、半導体ウェハの表面の粗さ状態に関係なく、半導体ウェハに照射する光の反射光の光強度に基づいて半導体ウェハを選別できること、すなわち光強度に基づく選別により電極形成のためのシリサイドを良好に形成し得る半導体ウェハであるか否か選別し得ることを実験で確認した。
実験には、製造メーカの異なる複数の半導体ウェハが用意されている。各半導体ウェハの表面粗さは、異なっており表面粗さ計によって測定した結果やその表面状態を示す写真が図3に示されている。
図3に示す内容から明らかなように、表面粗さ計によって得た測定結果と表面状態の写真とが一義的に因果関係があるとは言切れない。つまり、表面粗さ計による粗さ(ラフネス)を示す値と、写真の粗さ状態とは必ずしも一致しない。
より詳細には、表面粗さ計による計測結果によれば、表面が粗いと判断されるような半導体ウェハであっても、その表面状態を示す写真は比較的滑らかな状態を示していることもあり、またその逆の場合もある。これについて、発明者は表面粗さ計のサンプリング間隔と半導体ウェハの表面の粗さ間隔とが起因しているのではないかと考えている。
ところで、図3に示す4種類の半導体ウェハは、左から順に検体1、検体2、検体3および検体4とする。
第1検体は、ある会社で製造された半導体ウェハであり、その半導体ウェハに対しアルミナを用いたブラスト処理を行い、洗浄処理を施して得たものである。この検体1の半導体ウェハ1に後述するメッキ処理を施した場合、所望の層厚を有する良好なNiシリサイドが形成され得ることは、既に確認されている。
図3に示す半導体ウェハにおいて、検体2はA社の半導体ウェハであり、検体3はB社の半導体ウェハおよび検体4はC社の半導体ウェハであり、検体1から検体4の各半導体ウェハにおける電気的な特性については、ほぼ同じである。
各検体に対し、以降述べる処理をそれぞれ行う。
先ず、検体である半導体ウェハが検査ステージ上に載置される。そして、検査ステージの脇に配置された照明装置から半導体ウェハに対し60度の照射角を有するように光を照射する。このとき、照射光は25mW/cm2の光エネルギー(光強度)である。
そして検査ステージを介して照明装置と対峙する位置に配置された光強度測定装置によって半導体ウェハからの反射光の光強度を測定する。これを全ての検体について行った結果が図4に示す表に纏められている。
その後、光強度を測定し終わった各検体(半導体ウェハ)にシリサイドを形成し、その層厚を測定する。
ここで、シリサイドについて説明する。
シリサイドは、電極の形成において施されるNiメッキの形成工程中において形成される。
具体的にはNiメッキは1次メッキおよび2次メッキを経て形成されるが、1次メッキ後に行う焼鈍処理により、半導体ウェハとNiメッキとの界面においてシリサイド(Niシリサイド)が形成される。
ここで、Niメッキの形成工程を詳細に説明する。
Niメッキの形成は、先ず半導体ウェハに対しフッ化水素等を用いた前処理を行う。その後、前処理を施した半導体ウェハをNiを用いたメッキ液に所定の時間浸漬する。Niメッキ液から取出した半導体ウェハは約600℃で焼鈍され、Niメッキ層の焼き締めが施される。このとき、半導体ウェハとNiメッキとの界面にNiシリサイドが形成される。
このとき、Niシリサイド上にもNiを主とする層が形成される。この層は、電気的特性において好ましくなく、よって当該層は硝酸を用いたボイル処理により取除かれる。
その後、硝酸ボイル処理を施した半導体ウェハに対し洗浄処理を施した後、Niを用いたメッキ液に所定の時間浸漬し2次メッキを施す。これにより、Niメッキが完成する。
本実験では、前記した硝酸ボイル処理後の半導体ウェハに形成されるNiシリサイドの層厚寸法を測定した。測定結果は所定の閾値と比較され、当該閾値以上の層厚寸法を有する場合には良好なシリサイドが形成されていると判断した。
前記したようにして求めたNiシリサイドの生成状態と光強度との関係が図4に纏められている。図4における表は、横軸に各検体が示されており、縦軸にはその検体(各半導体ウェハ)における反射光の光強度が示されている。また、各検体におけるシリサイドの良否判定も検体毎に「○」「×」で表記されている。
図4の実験結果から明らかなように、検体1および検体2の半導体ウェハはNiシリサイドを良好に形成し得るものであり、それらにおける光強度測定装置による光強度の測定値は、検体1が0.5mW/cm2であり検体2が0.5mW/cm2である。従って良好にNiシリサイドを形成し得る半導体ウェハの反射光の光強度は、何れも0.6mW/cm2以下であることが確認された。尚、この閾値は、前記した実験を複数回繰返して得た値である。
ところで、検体3の半導体ウェハにおいては光強度測定装置による測定結果は0.75mW/cmであり、検体4の半導体ウェハにおいては光強度が1.1mW/cm2であった。また、検体3および検体4の何れの半導体ウェハも良好なシリサイドを形成することができなかった。すなわち、Niメッキの層厚寸法において、その値は所定の閾値よりも低い値であった。
ところで、前記した実験では、製造会社の異なる半導体ウェハを検体として実験を行う例で説明を行ったが、例えば任意の会社の半導体ウェハの表面を例えば水酸化カリウム(KOH)を用いてエッチングを施した場合、すなわち半導体ウェハの表面形状をアルミナを用いたブラスト処理を施したように擬似的に荒らすべく、KOHの濃度やエッチング時間を制御して様々な状態に化学的に荒らした場合であっても、その反射光の光強度が閾値以上である場合には、所望の層厚のNiシリサイドを形成し得る半導体ウェハであることが確認されている。
以上より、本発明の半導体基板の検査方法によれば、電極形成のためのNiシリサイドの形成に先立ち、予め半導体基板の良否を検査することができる。
次に、本発明の半導体基板の検査方法を用いた半導体ウェハの検査装置を説明する。
本発明の半導体ウェハの検査装置10は、図5に示す一点鎖線で囲まれた構成であり、具体的には照射部1と、測定部2と、表示入力部3と、制御部4と、記憶部5とを備える。
照射部1は、前記した照明装置としての機能を有しし、照射光の光強度を検体(半導体ウェハ)のサイズや組成種類等に応じた制御を制御部4からの指示に基づいて行う。
測定部2は、前記した光強度測定装置としての機能を有し、測定環境、検体のサイズおよび組成種類等に応じた制御(補正制御)を制御部4からの指示に基づいて行う。尚、測定部2の計測値は、制御部4へ送られる。
制御部4は、予め記憶されているプログラムに基づいて制御を行う。具体的には、制御部4は、該制御部4に接続された各構成の統括制御を行うと共に、測定部2からの測定結果に基づいて半導体ウェハの良否判定を行う。この判定は、制御部4に備えた判定部6によって行われる。
判定部6は、検査対象の半導体ウェハが良好なNiシリサイドを形成し得る半導体ウェハであるか否か判定すべく、測定部2から取得する測定値と記憶部5に記憶されている閾値とを比較し、その結果を表示入力部3へ出力する。
表示入力部3はモニタ、キーボードおよびスピーカーなどのヒューマンインタフェースであり、これらによって判定部6の判定結果をオペレータは視覚や聴覚等で確認することができる。また、表示入力部3は、オペレータが記憶部5へ閾値を記憶させるために行う入力や、オペレータが記憶部5へ照射部1および測定部2の制御のための設定値などを記憶させるために行う入力などにも用いられている。
記憶部5は、判定部6で用いる閾値や照射部1や測定部2を制御するための設定値などを保持している。
次に、本発明の半導体ウェハの検査装置10の動作を説明する。
先ず、検査に先立ち閾値や設定値などをオペレータが入力する。この入力は、表示入力部3を用いて行われ、入力値は制御部4を解して記憶部5で保持される。
次に、検査対象の半導体ウェハを検査ステージ(図5において省略)に載置する。半導体ウェハの載置を確認した制御部4は、記憶部5に記憶されている設定値を読出し、読出した設定値に基づいて照射部1を制御する。
照射部1は、制御部4からの制御により載置台に載置された半導体ウェハに対し光を照射する。
その後、制御部4は、記憶部5に記憶されている設定値を読出し、読出した設定値に基づいて測定部2に半導体ウェハの反射光の光強度を測定させる制御を行う。
測定部2は、制御部4からの制御により光強度を測定すると、その測定結果を制御部4へ出力する。
測定部2からの測定結果を受けた制御部4は、判定部6において半導体ウェハの良否判定を行う。具体的には、判定部6は記憶部5に記憶されている閾値と、測定部2からの測定値とを比較し、測定値が閾値以下であるとき、良好なNiシリサイドを形成し得る半導体ウェハであると判定し、その結果を表示入力部3へ出力する。
一方、判定部6は、測定値が閾値より大きいとき、良好なNiシリサイドを形成し得ない半導体ウェハであると判定し、その結果を表示入力部3へ出力する。
判定結果を受けた表示入力部3は、その結果を画面表示し、必要に応じて判定結果を音声案内する。
以上のように、本発明の半導体ウェハの検査装置によれば、半導体ウェハに対し光を照射してその反射光の光強度の測定値と予め保持する閾値とを比較し、半導体基板の良否判定を行う。これにより、判定結果で電極形成のためのNiシリサイドを良好に形成し得る半導体ウェハと判断された半導体ウェハのみを用いて半導体素子を形成することができ、結果的に良好な電極を備えた半導体素子を良好な歩留まりで製造することができる。
次に、本発明の半導体ウェハの選別システムを説明する。
本発明の検査システム100は、図5の破線で囲まれた構成であり、具体的には図2で説明した検査装置10の構成に選別部101が追加されている。
ところで選別部101以外の構成については、前記した実施例2と同様であることから、以降の説明では、選別部101とその制御を行う制御部4に限って説明を行う。
選別部101は、制御部4からの制御指示に基づいて半導体ウェハの選別制御を行う。制御部4からの制御指示は、当該制御部4の判定部6における判定結果に基づくものであり、該判定部6において良好なNiシリサイドを形成し得ると判定された半導体ウェハのみを選別するよう制御指示する。
これにより、良好なNiシリサイドを形成し得ると判定された半導体ウェハのみが選別されて、半導体素子形成のための処理工程へ送られる。
以上説明したように、本発明の半導体ウェハの判定システムによれば、電極形成のためのNiシリサイドの形成に先立ち、予め半導体ウェハの良否を検査することができると共に、検査結果に基づいて人的に半導体ウェハを選別する必要がなく、人的作業を抑えて人件費の低減による製造コスト低減を図ることができる。
前記した実施例では、電極形成のためのNiシリサイドが良好に形成され得る半導体ウェハであるか否かを判断する例で説明を行ったが、本発明はNiシリサイドに限定する必要は無く、例えばチタンやアルミなどのシリサイドの形成を予め判断する場合にも適用することができ、この場合に形成するシリサイドの種類に応じて閾値を適宜設定することは言うまでもない。
前記した実施例では、検体である半導体ウェハに対し60度の投受光角を有する例で説明を行ったが、本発明はこれに限定する必要はなく、適宜その角度や離間距離を変更してもよい。また、投受光角の変更に応じて良否判定のための閾値も適宜変更することが好ましい。
本発明の半導体基板の検査方法を示すフローチャートである。 本発明の半導体基板の検査方法の模式図である。 本発明の半導体基板の検査方法のために用意した検体の表面写真と面粗さ計によって得た測定結果とを示す図である。 本発明の半導体基板の検査方法のために用意した検体の反射光の光強度と、それらの検体における良否判定結果とを示すグラフである。 本発明の半導体基板の検査装置および半導体基板の検査システムの機能ブロック図である。
符号の説明
1 照射部
2 測定部
3 表示入力部
4 制御部
5 記憶部
6 判定部
10 検査装置
100 検査システム
101 選別部

Claims (11)

  1. 電極形成のためのシリサイドが表面に形成される半導体基板を用意する準備工程と、
    該半導体基板に対し、光を照射する照射工程と、
    照射による反射光の光強度測定を行う測定工程と、
    測定値および予め保持する閾値を比較し前記半導体基板の表面に良好な前記シリサイドを形成し得る前記半導体基板か否かの判定を行う判定工程と、
    を備えることを特徴とする半導体基板の検査方法。
  2. 前記測定工程において、紫外線を含む反射光の光強度を検出することを特徴とする請求項1記載の半導体基板の検査方法。
  3. 前記照射工程において、前記半導体基板に対し25mW/cm2の光強度で光を照射したとき、
    前記判定工程において、前記閾値は0.6mW/cm2であり、
    前記測定値が0.6mW/cm2以下のとき、良しと判断することを特徴とする請求項1または2記載の半導体基板の検査方法。
  4. 前記シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする請求項1記載の半導体基板の検査方法。
  5. 前記準備工程で用意された前記半導体基板は、表面がエッチングにより化学的に荒らされていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体基板の検査方法。
  6. 電極形成のためのシリサイドが表面に形成される、予め用意された半導体基板に対し、光を照射する照射部と、
    照射による反射光の光強度測定を行う測定部と、
    測定値および予め保持する閾値を比較し前記半導体基板の表面に良好な前記シリサイドを形成し得る前記半導体基板か否かの判定を行う判定部と、
    を備えることを特徴とする半導体基板の検査装置。
  7. 前記測定部は、紫外線を含む反射光の光強度を検出することを特徴とする請求項6記載の半導体基板の検査装置。
  8. 前記照射部は、前記半導体基板に対し25mW/cm2の光強度で光を照射するとき、
    前記判定部は、前記測定値が0.6mW/cm2以下のとき、良しと判定することを特徴とする請求項6または7記載の半導体基板の検査装置。
  9. 前記シリサイドは、Niメッキを施して電極形成するためのものであることを特徴とする請求項6記載の半導体基板の検査装置。
  10. 前記用意された半導体基板は、表面がエッチングにより化学的に荒らされていることを特徴とする請求項6乃至9のいずれか一項に記載の半導体基板の検査装置。
  11. 請求項7乃至9のいずれか一項に記載の半導体基板の検査装置による検査結果に基づいて、半導体基板の選別を行う選別部を備えたことを特徴とする半導体基板の選別システム。
JP2008194341A 2008-07-29 2008-07-29 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム Active JP5414214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008194341A JP5414214B2 (ja) 2008-07-29 2008-07-29 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008194341A JP5414214B2 (ja) 2008-07-29 2008-07-29 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム

Publications (2)

Publication Number Publication Date
JP2010034251A JP2010034251A (ja) 2010-02-12
JP5414214B2 true JP5414214B2 (ja) 2014-02-12

Family

ID=41738393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008194341A Active JP5414214B2 (ja) 2008-07-29 2008-07-29 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム

Country Status (1)

Country Link
JP (1) JP5414214B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132604B (zh) * 2022-08-30 2022-11-25 广州粤芯半导体技术有限公司 硅化物工艺监测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252231A (ja) * 1993-02-23 1994-09-09 Toshiba Corp 気相成長化合物半導体ウェーハの評価方法
JP2002359194A (ja) * 2001-06-01 2002-12-13 Toshiba Corp 膜質測定方法とその装置および薄膜処理装置
JP2006148009A (ja) * 2004-11-24 2006-06-08 Shindengen Electric Mfg Co Ltd 半導体素子の電極形成方法
US7161669B2 (en) * 2005-05-06 2007-01-09 Kla- Tencor Technologies Corporation Wafer edge inspection

Also Published As

Publication number Publication date
JP2010034251A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
US10718722B2 (en) Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer
US8976348B2 (en) Wafer inspection system
US20060278831A1 (en) Infrared inspection apparatus, infrared inspecting method and manufacturing method of semiconductor wafer
US10338005B2 (en) Apparatus for inspecting back surface of epitaxial wafer and method of inspecting back surface of epitaxial wafer using the same
CN109187580B (zh) 一种硅抛光片缺陷的检测方法
JP2008047635A (ja) 欠陥検査方法および欠陥検査装置
JP2013187524A (ja) 欠陥検査方法
CN114460432A (zh) 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法
KR20170122279A (ko) 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법
JP5414214B2 (ja) 半導体基板の検査方法、半導体基板の検査装置および半導体基板の選別システム
WO2010113232A1 (ja) 検査方法及び検査装置
KR102430478B1 (ko) 웨이퍼 검사 방법
KR20050049261A (ko) 시편 검사장치의 기준값설정장치 및 이를 이용한 기준값설정방법
EP2261644B1 (en) Method for judging whether a semiconductor wafer is a non-defective wafer by using a laser scattering method
TWI231557B (en) Method of defect inspection
WO2023280153A1 (zh) 半导体晶片表面缺陷检测方法以及装置
JP4972472B2 (ja) 半導体検査装置
TWI417559B (zh) 太陽能電池的電性分析方法
KR101885614B1 (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 장치
JP3585469B2 (ja) カバレージ検査方法
KR100817082B1 (ko) 표면 균일도 평가 시스템 및 그 평가 방법
CN110398463B (zh) 被照射了激光的镍膜的检查方法
JP7054995B2 (ja) 超純水の評価方法、超純水製造用膜モジュールの評価方法及び超純水製造用イオン交換樹脂の評価方法
JP2015129662A (ja) 外観検査装置及び外観検査方法
JP2004363223A (ja) 欠陥検査装置、欠陥検査システム、欠陥検査方法および欠陥検査プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R150 Certificate of patent or registration of utility model

Ref document number: 5414214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250