JP2013251361A - 半導体装置の製造方法およびアニール方法 - Google Patents

半導体装置の製造方法およびアニール方法 Download PDF

Info

Publication number
JP2013251361A
JP2013251361A JP2012124230A JP2012124230A JP2013251361A JP 2013251361 A JP2013251361 A JP 2013251361A JP 2012124230 A JP2012124230 A JP 2012124230A JP 2012124230 A JP2012124230 A JP 2012124230A JP 2013251361 A JP2013251361 A JP 2013251361A
Authority
JP
Japan
Prior art keywords
annealing
microwave
lamp
impurity
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012124230A
Other languages
English (en)
Inventor
Yoshimasa Watanabe
佳優 渡部
Kentaro Shiragami
健太郎 白神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012124230A priority Critical patent/JP2013251361A/ja
Priority to EP13796377.3A priority patent/EP2858095A4/en
Priority to KR20147036645A priority patent/KR20150023508A/ko
Priority to PCT/JP2013/061619 priority patent/WO2013179804A1/ja
Priority to US14/403,566 priority patent/US20150132930A1/en
Priority to TW102119043A priority patent/TW201411728A/zh
Publication of JP2013251361A publication Critical patent/JP2013251361A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体基板に不純物をドーピングした後の不純物活性化アニールが低温であっても十分に結晶欠陥を修復することができる半導体装置の製造方法およびアニール方法を提供すること。
【解決手段】半導体基板における不純物拡散層形成領域へ不純物をドーピングする工程と、不純物をドーピングした後の半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化する工程とを有する。
【選択図】図１

Description

本発明は、半導体基板に不純物をドーピングした後に活性化アニールを行って不純物拡散層を形成する半導体装置の製造方法およびアニール方法に関する。
半導体装置の製造プロセスにおいては、半導体基板に不純物を注入した後に不純物活性化アニールを行って不純物拡散層を形成する工程がある。従来から、不純物の活性化処理には、ランプアニールによる１０００℃以上の高温短時間の熱処理が行われている。
最近では、半導体素子のデザインルールの微細化にともない、不純物の熱拡散を抑制したアニール技術が求められており、より低温でのアニール技術が検討されている。また、不純物の拡散を抑制する技術として、固相エピタキシー（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＳＰＥ）を用いるものが知られている。不純物活性化アニールにＳＰＥを適用する場合には、不純物ドーピング領域をアモルファス化し、その領域に不純物ドーピングを行った後、低温でのアニールを行うことにより再結晶化と不純物活性化を行う（例えば、特許文献１）。
特開２０１１−３５３７１号公報
しかしながら、低温でのアニール技術では、不純物ドーピングの際に生じた欠陥を十分に修復できないという問題点がある。特に、アモルファス化した領域に不純物ドーピングを行った後にＳＰＥを行った際には、最初にアモルファス化した領域の終端部に結晶欠陥が多く残留してしまう。このように欠陥が残留すると、デバイス動作時におけるリーク電流の原因となる。
本発明はかかる事情に鑑みてなされたものであって、半導体基板に不純物をドーピングした後の不純物活性化アニールが低温であっても十分に結晶欠陥を修復することができる半導体装置の製造方法およびアニール方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点では、半導体基板における不純物拡散層形成領域へ不純物をドーピングする工程と、前記半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化する工程とを有することを特徴とする半導体装置の製造方法を提供する。
上記第１の観点において、前記アニール処理は、３００〜６００℃の範囲の温度で行うことが好ましい。また、前記不純物を活性化する工程におけるアニール処理は、ランプアニールを行った後にマイクロ波アニールを行うことが好ましい。
さらに、前記不純物をドーピングする工程に先立って、前記不純物拡散層形成領域をアモルファス化する工程をさらに有し、前記不純物を活性化する工程におけるアニール処理の際にアモルファス化した前記不純物拡散層形成領域を再結晶化するようにしてもよい。
本発明の第２の観点では、半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を行うアニール方法であって、加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールの両方を行うことを特徴とするアニール方法を提供する。
本発明によれば、半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を、加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールを含むものとしたことにより、低温でのアニール処理であっても、不純物活性化効果とともに高い結晶欠陥修復効果を得ることができる。
本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 マイクロ波アニールに用いるマイクロ波アニール装置の例を示す概略断面図である。 ランプアニールに用いるランプアニール装置の例を示す概略断面図である。 プレアモルファス化およびイオン注入を行った後、種々のアニールを行った試料の加熱温度とシート抵抗との関係を示す図である。 プレアモルファス化およびイオン注入を行った後、アニールを行う前の試料、１０００℃でのスパイクアニールを行った試料、６００℃でのランプアニール、マイクロ波アニールをそれぞれ単独で行った試料、６００℃でのランプアニールとマイクロ波アニールとを併用した試料についてのＣＬスペクトルを示す図である。 プレアモルファス化およびイオン注入を行った後、１０００℃でのスパイクアニールを行った試料、６００℃でのランプアニール、マイクロ波アニールをそれぞれ単独で行った試料、６００℃でのランプアニールを行った後に６００℃でのマイクロ波アニールを行った試料についてのＣＬスペクトルのＷ＋Ｗ′強度を示す図である。 プレアモルファス化およびイオン注入を行った後の試料、その後６００℃で１０ｍｉｎのランプアニールを行った試料、６００℃で１０ｍｉｎのマイクロ波アニールを行った試料、６００℃で５ｍｉｎのランプアニールを行った後、６００で５ｍｉｎのマイクロ波アニールを行った試料の断面のＴＥＭ写真である。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。
最初に、半導体ウエハ（半導体基板）の不純物拡散層形成領域をアモルファス化する（工程１）。不純物拡散層の典型的な例としては、ＭＯＳ型半導体装置のソース電極およびドレイン電極を挙げることができる。
このように不純物拡散層形成領域をアモルファス化することにより、注入深さの制御性を高めることができ、また、結晶粒界が存在しないため、次工程の不純物ドーピングを行いやすくすることができ、その後のアニール処理を低温で行っても不純物活性化および再結晶化（ＳＰＥ）が可能である。
不純物拡散層形成領域をアモルファス化するためには、例えばＧｅをイオン注入する。このときの条件としては、例えば、注入エネルギー：１０〜１００ｋｅＶ、注入ドーズ量：１×１０１４〜５×１０１５ｉｏｎｓ／ｃｍ２の範囲が採用される。Ｇｅの代わりにＡｒやＫｒ等を用いることもできる。
次に、アモルファス化した不純物拡散層形成領域に、不純物をドーピングする（工程２）。不純物のドーピングは、通常のイオン注入により行うことができる。不純物としては、ｎ型不純物でもｐ型不純物でもよく、ｎ型不純物としてはＰ，Ａｓが例示され、ｐ型不純物としてはＢが例示される。
イオン注入により不純物をドーピングする際の条件は、Ｂを例にとると、注入エネルギー１〜１００ｋｅＶ、注入ドーズ量：１×１０１５〜５×１０１５ｉｏｎｓ／ｃｍ２の範囲である。
次に、不純物導入後の半導体ウエハ（半導体基板）に、ランプアニールおよびマイクロ波アニールからなるアニール処理を行う（工程３）。このアニール処理により、不純物の活性化、再結晶化、および結晶欠陥の修復が行われる。
マイクロ波アニールは、半導体ウエハにマイクロ波を照射して半導体ウエハを加熱することにより行われる。また、ランプアニールは、加熱ランプとして例えばハロゲンランプまたはキセノンランプを用いて半導体ウエハを加熱することにより行われる。
マイクロ波アニールに用いるマイクロ波アニール装置の例について、図２を参照して説明する。
マイクロ波アニール装置１００は、被処理基板である半導体ウエハ（半導体基板）Ｗを収容する処理容器（アプリケータ）１を有している。処理容器１内には、その中で半導体ウエハＷを載置する複数、例えば３本（２本のみ図示）の載置ピン２が処理容器１内の底部に設けられた昇降板３から上方に突出するように設けられ、昇降板３の底面周縁部には、昇降棒４が処理容器１の底部を貫通して下方に延びるように取り付けられている。昇降棒４は昇降機構５内に貫通するようにして取り付けられており、昇降機構５がガイド部材７に沿って昇降することにより昇降棒４、昇降板３、載置ピン２が昇降し、それにともなって載置ピン２に載置された半導体ウエハＷも昇降するようになっている。ガイド部材７の下端部には、昇降機構５に対応した位置に支持板８が取り付けられている。処理容器１の底部には昇降棒４が挿通する挿通孔４ａが形成されており、処理容器１底部の挿通孔４ａの周囲部分と昇降機構５の上面との間にはベローズ６ａが設けられている。一方、昇降機構５下面の昇降棒４の周囲部分と支持板８との間にはベローズ６ｂが設けられている。
処理容器１の側壁上部にはガス導入ポート１１が形成されており、処理の際の雰囲気を形成するガスがガス供給部１２から配管１３を介してこのガス導入ポート１１から処理容器１内に導入されるようになっている。配管１３には流量制御バルブ１５が設けられている。このような雰囲気を形成するガスとしては、Ａｒガスや、Ｎ２ガス等の不活性ガスを用いることができる。
処理容器１内において、半導体ウエハＷの支持位置の下方には、半導体ウエハＷに対応する円板状をなす冷却部材２０が配置されている。冷却部材２０の内部にはガス流路２１が形成されており、ガス流路２１には冷却ガス配管２２を介して冷却ガスが供給される。冷却部材２０の上面にはガス流路２１から延びるガス吐出孔２３が開口しており、ガス流路２１に流れる冷却ガスがガス吐出孔２３を経て半導体ウエハＷの裏面に吐出され、半導体ウエハＷが冷却されるようになっている。冷却ガス配管２２は、ガス供給部１２から延びる配管１３から分岐して処理容器１の内部に挿入されており、処理の際の雰囲気を形成するためのガスが冷却ガスとして供給される。冷却ガス配管２２には流量制御バルブ２５が設けられている。なお、冷却部材２０と処理容器１の内面との間にはバッフル板２７が設けられている。
処理容器１の底部には排気ポート３１が設けられており、この排気ポート３１には排気配管３２が接続されている。排気配管３２には、処理容器１内を排気するためのドライポンプ（ＤＰ）３３が設けられており、排気配管３２の処理容器１からドライポンプ３３の間には、開閉バルブ３４および処理容器１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）３５が介装されている。これにより、処理容器１内がマイクロ波アニール処理に適した所定の圧力に維持されるようになっている。処理容器１内の圧力は、その中にマイクロ波が照射された際にプラズマが生成されないような圧力、例えば大気圧近傍の所定圧力に保持される。
なお、処理容器１の側壁には、図示はしてはいないが半導体ウエハを搬入出するための搬入出口がゲートバルブにより開閉可能に設けられている。
一方、上記載置ピン２は半導体ウエハＷの位置ずれを防止するために、真空吸着するための吸着孔２ａが形成されている。そして、昇降板３には空間３ａが形成され、昇降棒４には孔４ｂが形成され、支持板８には孔８ａが形成され、孔８ａには配管３６が接続されている。配管３６は排気配管３２に接続されており、ドライポンプ３３を作動させて、配管３６、孔８ａ、ベローズ６ｂの内部、孔４ｂ、空間３ａ、吸着孔２ａを介して半導体ウエハＷを吸引することにより載置ピン２上に半導体ウエハＷが吸着される。配管３６にはバルブ３７が介装されている。
半導体ウエハＷの裏面側には、半導体ウエハＷの温度を測定するための放射温度計（パイロセンサ）４１が設けられている。図では放射温度計４１は３つ設けられているが、その数は適宜設定される。
処理容器１の天壁には４つ（２つのみ図示）のマイクロ波導入ポート１ａが設けられており、これら４つのマイクロ波導入ポート１ａには、それぞれマイクロ波供給部５０からマイクロ波が供給されるようになっている。マイクロ波供給部５０は、マイクロ波導入ポート１ａに接続される導波路５２と、導波路５２のマイクロ波導入ポート１ａ側と反対側の端部に設けられた、例えば５．８ＧＨｚの周波数のマイクロ波を発生するためのマグネトロン５３とを有している。マグネトロン５３から導波路５２へのマイクロ波の導入はランチャー５３ａを介して行われる。導波路５２には、反射マイクロ波を分離するためのアイソレータ５４と、インピーダンスを整合させるためのチューナ５５が設けられている。マグネトロン５３へは、電源部６０から給電されるようになっている。導波路５２とマイクロ波導入ポート１ａとの間には誘電体部材５６が設けられている。処理容器１内の半導体ウエハＷの上方位置には、定在波の形成を防止するために雰囲気を攪拌する回転攪拌板（スターラー）５７が設けられている。なお、回転攪拌板５７を設ける代わりに、半導体ウエハＷを回転させる機構を設けて定在波の形成を防止するようにしてもよい。
このようなマイクロ波アニール装置１００によれば、マイクロ波供給部５０から半導体ウエハＷにマイクロ波を照射することにより、効率良く加熱することができる。
次に、ランプアニールに用いるランプアニール装置の例について、図３を参照して説明する。
ランプアニール装置２００は、被処理基板である半導体ウエハ（半導体基板）Ｗを収容する処理容器１０１を有している。処理容器１０１には、その中で半導体ウエハＷを載置する載置台１０２が設けられており、半導体ウエハＷの載置台１０２の表面に設けられた載置ピン１０２ａ上に載置されるようになっている。載置台１０２は支持部材１０３に支持されており、支持部材１０３は処理容器１０１の底部に形成された穴１０１ａを貫通してその下方に設けられた昇降板１０４に支持されている。昇降板１０４は昇降機構１０５により昇降可能となっている。処理容器１０１と昇降板１０４との間にはベローズ１０６が設けられている。
処理容器１０１の側壁にはガス導入ポート１１１が形成されており、処理の際の雰囲気を形成するガスがガス供給部１１２から配管１１３を介してこのガス導入ポートから処理容器１０１内に導入されるようになっている。このような雰囲気を形成するガスとしては、Ａｒガスや、Ｎ２ガス等の不活性ガスを用いることができる。処理容器１０１の底部には排気ポート１２１が設けられており、この排気ポート１２１には排気配管１２２が接続されている。排気配管１２２には、処理容器１０１内を排気するためのドライポンプやバルブ類を含む排気装置１２３が設けられている。このように処理容器１０１内に所定のガスを供給しつつ排気装置１２３により排気することにより、処理容器１０１内をランプ加熱に適した雰囲気に維持するようになっている。
処理容器１０１の側壁には、温度測定機構１３０が設けられている。温度測定機構１３０は、参照光照射部１３１と、放射温度測定部１３２とを有している。参照光照射部１３１は、放射温度測定のための参照光を照射する参照光源１３３と、参照光源１３３からの参照光を処理容器１０１内に導入するために処理容器１０１の側壁に設けられた導入ポート１３４と、導入ポート１３４に設けられた石英ガラス窓１３５とを有する。一方、放射温度測定部１３２は、半導体ウエハＷの放射温度を測定するための２偏光放射温度計１３６と、処理容器１０１側壁の導入ポート１３４と対向する位置に設けられた射出ポート１３７と、射出ポート１３７に設けられた石英ガラス窓１３８とを有する。２偏光放射温度計１３６は、参照光源１３３から導入ポート１３４を経て半導体ウエハＷで反射された参照光と、半導体ウエハＷから放射された熱放射光とを受光し、これらに基づいて半導体ウエハＷの温度を計測する。
なお、処理容器１０１の側壁には、図示はしてはいないが半導体ウエハを搬入出するための搬入出口がゲートバルブにより開閉可能に設けられている。
処理容器１０１の上部には載置台１０２上の半導体ウエハＷと対向するようにランプユニット１４０が設けられている。ランプユニット１４０はランプハウス１４１とその中に複数配置された加熱ランプ１４２とを有している。加熱ランプ１４２としては、ハロゲンランプまたはキセノンランプを使用することができる。
ランプユニット１４０と処理容器１０１との間は、２枚の透明板１５１、１５２およびその間に設けられた水フィルタ膜１５３により区画されている。水フィルタ膜１５３は、加熱ランプ１４２からの光成分のうち、赤外光の一部を吸収して除去し、加熱ランプ１４２の光波長と温度測定機構１３０で用いる光波長とが干渉しないようにしている。
このようなランプアニール装置２００によれば、加熱ランプ１４２により半導体ウエハＷを０．０１ｓｅｃ以下の極短時間で必要な温度に加熱することができる。
従来は、アニール処理を１０００℃以上のランプ加熱のみで行っていた。しかし、これでは拡散層が広がってしまい、半導体素子の微細化の要求に応えられない。このため、より低温のアニール処理が要求されている。
６００℃以下の低温のアニール処理を行う場合には、ランプアニールおよびマイクロ波アニールのいずれでも、単独で十分な不純物活性化を行うことができる。しかし、これら単独での低温アニールでは、結晶欠陥の修復が不十分であることが判明した。
これに対し、アニール処理をランプアニールとマイクロ波アニールの両方で行うことにより、低温での処理においても十分な結晶欠陥修復効果を得られることが確認された。特に、最初にランプアニールを行ってからマイクロ波アニールを行うことにより結晶欠陥修復効果をより高くすることができる。その理由は必ずしも明確ではないが、最初にランプアニールにより再結晶化を行った後にマイクロ波アニールを行うことにより、マイクロ波が結晶欠陥部分に作用しやすいためと考えられる。
ランプアニールおよびマイクロ波アニールの温度は３００〜６００℃が好ましい。これらが３００℃より低いと不純物活性化および結晶欠陥修復が十分ではなく、一方、６００℃を超えると不純物の拡散領域の制御性が低下する。これらの時間は１〜１００ｍｉｎが好ましい。また、マイクロ波アニールの際のマイクロ波の周波数としては、１〜１００ＧＨｚの範囲を用いることができ、これらの中で２．５４ＧＨｚ、５．８ＧＨｚが好ましい。また、マイクロ波の出力は、加熱される物体の体積に依存し、上述のような３００〜６００℃に加熱するためには、５．８ＧＨｚのマイクロ波で１０〜３６Ｗ／ｃｍ３、３００ｍｍウエハでは６００〜２０００Ｗのパワーが必要である。
次に、ランプアニールおよびマイクロ波アニールからなるアニール処理の効果を確認した実験結果について説明する。
まず、不純物活性化について、四探針シート抵抗測定により拡散層の抵抗値を測定することにより評価した。ここでは、ＭＯＳ型トランジスタのソースおよびドレインにおける不純物ドーピングを想定し、単結晶ｎ型Ｓｉウエハに対し、プレアモルファス化のためのＧｅのイオン注入（注入エネルギー：３０ｋｅＶ、注入ドーズ量：５×１０１４ｉｏｎｓ／ｃｍ２）の後、Ｂのイオン注入（注入エネルギー：３ｋｅＶ、注入ドーズ量：３×１０１５ｉｏｎｓ／ｃｍ２）を行った。この試料に対し、窒素雰囲気下、４００℃、５００℃、６００℃において、ハロゲンランプアニール（ＲＴＡ）のみを５ｍｉｎ、１０ｍｉｎ行ったもの、波長５．８ＧＨｚでのマイクロ波アニール（ＭＩＴ）のみを５ｍｉｎ、１０ｍｉｎ行ったもの、ハロゲンランプアニールを５ｍｉｎ行った後、マイクロ波アニールを５ｍｉｎ行ったもの、マイクロ波アニールを５ｍｉｎ行った後、ハロゲンランプアニールを５ｍｉｎ行ったものについて、不純物活性化を把握するために四探針シート抵抗測定により拡散層の抵抗値を測定した。その結果を図４に示す。図４に示すように、いずれのアニール処理においても、同じ温度ではほぼ同じ抵抗値を示しており、同様の不純物活性化を示すことが確認された。
次に、上記条件でＧｅのイオン注入によるプレアモルファス化の後、Ｂのイオン注入を行い、さらに、窒素雰囲気下でアニール処理を行って試料を作成した。アニール処理としてハロゲンランプによる１０００℃でのスパイクアニールを行った試料（試料Ａ）、ハロゲンランプアニールを６００℃で１０ｍｉｎ行った試料（試料Ｂ）、マイクロ波アニール（５．８ＧＨｚ）を６００℃で１０ｍｉｎ行った試料（試料Ｃ）、ハロゲンランプアニールを６００℃で５ｍｉｎ行った後、マイクロ波アニールを６００℃で５ｍｉｎ行った試料（試料Ｄ）、マイクロ波アニールを６００℃で５ｍｉｎ行った後、ハロゲンランプアニールを６００℃で５ｍｉｎ行った試料（試料Ｅ）について、不純物活性化を把握するための拡散層の抵抗値測定（四探針シート抵抗測定）、および結晶欠陥を把握するためのカソードルミネッセンス測定（ＣＬ測定）を行った。
抵抗値測定の結果を以下の表１に示す。表１に示すように、いずれの試料も同等のシート抵抗を示しており、従来の高温でのスパイクアニールも、６００℃でランプアニール、マイクロ波アニールを単独で行ったものも、これらの両方を行ったものも、不純物活性化に対する効果は変わらないことが確認された。
ＣＬ測定の結果を図５に示す。図５はＣＬスペクトルを示す図であり、上記試料Ａ〜Ｅの他、アニール前の試料についても示している。ＣＬは電子線励起の発光現象であり、これにより結晶欠陥を簡易的に把握することができる。図５中、ＣＬで観察された主な発光線（ピーク）について示すと、ＴＯはＴＯフォノンが関係した束縛励起子による発光線であり、Ｘは格子間Ｓｉの複合センター起因の発光と帰属されている発光線、Ｗ（１２１３ｎｍ付近）は格子間Ｓｉのクラスター起因の発光と帰属されている発光線であり、Ｗ′（１２２８ｎｍ付近）は希ガスが関与してＷのピークがシフトした発光線と考えられる。したがって、格子間Ｓｉのクラスター起因の発光はＷ＋Ｗ′として把握される。
欠陥のないＳｉ結晶の場合には、図５に示す波長域においては、ＴＯ以外の結晶欠陥に対応するピークが全く見られないスペクトルとなる。このことから、図５から試料Ａはほとんど欠陥のない結晶が形成されているといえる。一方、６００℃でランプアニールを行った試料Ｂ、６００℃でマイクロ波アニールを行った試料Ｃはスペクトル強度が全体に高く、結晶欠陥を示すピークも鮮明に現れている。これに対し、６００℃においてランプアニールとマイクロ波アニールとを併用した試料ＤおよびＥは、いずれも試料Ａよりもスペクトル強度は高いものの、試料ＢおよびＣと比較するとスペクトル強度が著しく低下しており、ランプアニールとマイクロ波アニールと両方行うことにより結晶欠陥を修復効果が高められることが確認された。また、試料Ｄと試料Ｅを比較すると、ランプアニールを行った後にマイクロ波アニールを行った試料Ｄのほうがスペクトル強度が低下しており、ランプアニールを行ってからマイクロ波アニールを行うことにより、結晶欠陥を修復する効果がより高くなることが確認された。
次に、上記試料Ａ〜Ｄについて、ＣＬスペクトルから典型的な結晶欠陥を示す上記Ｗ＋Ｗ′の強度を求めた。その結果を図６に示す。図６に示すように、６００℃でランプアニールを行った後にマイクロ波アニールを行った試料Ｄは、Ｗ＋Ｗ′のピーク高さがわずかであり、６００℃でランプアニールを行った試料Ｂおよび６００℃でマイクロ波アニールを行った試料Ｃよりも結晶欠陥が減少しており、ランプアニールおよびマイクロ波アニールを６００℃で５ｍｉｎずつ行うことにより、同じサーマルバジェット相当のランプアニール単独およびマイクロ波アニール単独よりも修復効果が極めて高いことが確認された。
次に、結晶欠陥を透過型電子顕微鏡（ＴＥＭ）で観察した結果について示す。ここでは、Ｇｅのイオン注入を行ってプレアモルファス化を行い、その後Ｂのイオン注入を行った直後の試料、その後、６００℃で１０ｍｉｎのランプアニールを行った試料、６００℃で１０ｍｉｎのマイクロ波アニールを行った試料、６００℃で５ｍｉｎのランプアニールを行った後、６００で５ｍｉｎのマイクロ波アニールを行った試料についてＴＥＭ観察を行った。これら試料の断面のＴＥＭ写真を図７に示す。この図に示すように、低温のランプアニールおよび低温のマイクロ波アニールのみでは結晶欠陥に対応する模様が観察されるのに対し、低温でのランプアニールを行った後に低温でのマイクロ波アニールを行ったものは結晶欠陥に対応する模様がほとんど現れておらず、低温でのランプアニールを行った後に低温でのマイクロ波アニールを行うことによって高い結晶欠陥修復効果が得られることが確認された。
なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、ランプアニールおよびマイクロ波アニールを行う装置は、上記実施形態で例示したマイクロ波アニール装置およびランプアニール装置に限るものではない。
また、上記実施形態では不純物拡散層形成領域を予めアモルファス化し、不純物ドーピング後に、アニールにより不純物活性化と同時に再結晶化を行った例を示したが、アモルファス化は必須ではない。
さらに、半導体ウエハ（基板）としてシリコンウエハ（基板）を例にとって説明したが、これに限らずＳｉＣ等の化合物半導体ウエハ（基板）であってもよい。
１；処理容器
１ａ；マイクロ波導入ポート
２；載置ピン
５０；マイクロ波供給部
５２；導波路
５３；マグネトロン
６０；電源部
１００；マイクロ波アニール装置
１０１；処理容器
１０２；載置台
１４０；ランプユニット
１４２；加熱ランプ
２００；ランプアニール装置
Ｗ；半導体ウエハ

Claims (7)

  1. 半導体基板における不純物拡散層形成領域へ不純物をドーピングする工程と、
    前記半導体基板に、加熱ランプを用いたランプアニールとマイクロ波を照射するマイクロ波アニールを含むアニール処理を施して不純物を活性化する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記アニール処理は、３００〜６００℃の範囲の温度で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記不純物を活性化する工程におけるアニール処理は、ランプアニールを行った後にマイクロ波アニールを行うことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記不純物をドーピングする工程に先立って、前記不純物拡散層形成領域をアモルファス化する工程をさらに有し、前記不純物を活性化する工程におけるアニール処理の際にアモルファス化した前記不純物拡散層形成領域を再結晶化することを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 半導体基板における不純物拡散層形成領域へ不純物をドーピングした後に不純物を活性化するためのアニール処理を行うアニール方法であって、
    加熱ランプを用いたランプアニールと、マイクロ波を照射するマイクロ波アニールの両方を行うことを特徴とするアニール方法。
  6. ３００〜６００℃の範囲の温度で行うことを特徴とする請求項５に記載のアニール方法。
  7. ランプアニールを行った後にマイクロ波アニールを行うことを特徴とする請求項５または請求項６に記載のアニール方法。
JP2012124230A 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法 Pending JP2013251361A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012124230A JP2013251361A (ja) 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法
EP13796377.3A EP2858095A4 (en) 2012-05-31 2013-04-19 SEMICONDUCTOR MANUFACTURING METHOD AND ANNEALING METHOD
KR20147036645A KR20150023508A (ko) 2012-05-31 2013-04-19 반도체 장치의 제조 방법 및 어닐링 방법
PCT/JP2013/061619 WO2013179804A1 (ja) 2012-05-31 2013-04-19 半導体装置の製造方法およびアニール方法
US14/403,566 US20150132930A1 (en) 2012-05-31 2013-04-19 Method for manufacturing semiconductor device and annealing method
TW102119043A TW201411728A (zh) 2012-05-31 2013-05-30 半導體裝置之製造方法及退火方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012124230A JP2013251361A (ja) 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法

Publications (1)

Publication Number Publication Date
JP2013251361A true JP2013251361A (ja) 2013-12-12

Family

ID=49673011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012124230A Pending JP2013251361A (ja) 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法

Country Status (6)

Country Link
US (1) US20150132930A1 (ja)
EP (1) EP2858095A4 (ja)
JP (1) JP2013251361A (ja)
KR (1) KR20150023508A (ja)
TW (1) TW201411728A (ja)
WO (1) WO2013179804A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170662A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP2019004033A (ja) * 2017-06-14 2019-01-10 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129918B2 (en) * 2013-10-30 2015-09-08 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for annealing semiconductor structures
US9287148B1 (en) * 2014-12-18 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Dynamic heating method and system for wafer processing
US10410855B2 (en) * 2015-03-19 2019-09-10 Sharp Kabushiki Kaisha Cleaning method, method for manufacturing semiconductor device, and plasma treatment device
CN107706127A (zh) * 2017-07-18 2018-02-16 中国科学院微电子研究所 一种混合退火装置及退火方法
TWI674630B (zh) * 2018-10-18 2019-10-11 環球晶圓股份有限公司 高電子遷移率電晶體的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510873A (ja) * 2001-11-28 2005-04-21 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 急速熱アニーリング・システム及び方法を用いた非熱的アニーリング
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2008244329A (ja) * 2007-03-28 2008-10-09 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
JP2011077408A (ja) * 2009-09-30 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP2011035371A (ja) 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510873A (ja) * 2001-11-28 2005-04-21 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 急速熱アニーリング・システム及び方法を用いた非熱的アニーリング
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法
JP2008244329A (ja) * 2007-03-28 2008-10-09 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
JP2011077408A (ja) * 2009-09-30 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170662A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP2019004033A (ja) * 2017-06-14 2019-01-10 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法

Also Published As

Publication number Publication date
WO2013179804A1 (ja) 2013-12-05
EP2858095A1 (en) 2015-04-08
KR20150023508A (ko) 2015-03-05
EP2858095A4 (en) 2016-02-17
TW201411728A (zh) 2014-03-16
US20150132930A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
WO2013179804A1 (ja) 半導体装置の製造方法およびアニール方法
US20070224839A1 (en) Heat treating apparatus, heat treating method and storage medium
TWI547999B (zh) 微波退火半導體材料的系統及方法
JP5214774B2 (ja) 基板処理装置及び半導体装置の製造方法
JP4874830B2 (ja) 半導体装置の製造方法
US8426285B2 (en) Method of fabricating semiconductor device
JP5955394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101272711B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US20050236395A1 (en) Pulsed processing semiconductor heating methods using combinations of heating sources
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
JP6005966B2 (ja) 熱処理装置および熱処理方法
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
US8513578B2 (en) Electromagnetic wave processing apparatus
US20140038430A1 (en) Method for processing object
JP5685615B2 (ja) マイクロ波加熱処理方法
JP2003209054A (ja) 基板の熱処理方法および熱処理装置
JP2003092267A (ja) 炭化珪素半導体製造装置及びそれを用いた炭化珪素半導体製造方法
JP2008283143A (ja) 処理装置、トランジスタ製造方法
WO2013146118A1 (ja) 基板処理装置および半導体装置の製造方法
US11621168B1 (en) Method and system for doping semiconductor materials
WO2003019636A1 (fr) Procede et dispositif de production de dispositif a semiconducteur
JP4964736B2 (ja) プラズマ処理装置
JP6383281B2 (ja) 熱処理方法
JPH0963980A (ja) 半導体集積回路装置の製造方法および製造装置
US20160084901A1 (en) Apparatus of inspecting resistive defects of semiconductor devices and inspecting method using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206