KR20150023508A - 반도체 장치의 제조 방법 및 어닐링 방법 - Google Patents

반도체 장치의 제조 방법 및 어닐링 방법 Download PDF

Info

Publication number
KR20150023508A
KR20150023508A KR20147036645A KR20147036645A KR20150023508A KR 20150023508 A KR20150023508 A KR 20150023508A KR 20147036645 A KR20147036645 A KR 20147036645A KR 20147036645 A KR20147036645 A KR 20147036645A KR 20150023508 A KR20150023508 A KR 20150023508A
Authority
KR
South Korea
Prior art keywords
annealing
microwave
impurity
lamp
diffusion layer
Prior art date
Application number
KR20147036645A
Other languages
English (en)
Inventor
요시마사 와타나베
겐타로 시라가
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150023508A publication Critical patent/KR20150023508A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

불순물 확산층 형성 영역을 아모퍼스화하는 공정(공정 1)과, 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑하는 공정(공정 2)과, 불순물을 도핑한 후의 반도체 기판에, 가열 램프를 이용한 램프 어닐링과 마이크로파를 조사하는 마이크로파 어닐링을 포함하는 어닐링 처리를 실시하여 불순물을 활성화하는 공정(공정 3)을 갖는다. 공정 3에 의해, 불순물을, 활성화 이외에 재결정화 및 결정 결함의 복구가 행해진다. 공정 1은 필수적인 것은 아니다.

Description

반도체 장치의 제조 방법 및 어닐링 방법{SEMICONDUCTOR MANUFACTURING METHOD AND ANNEALING METHOD}
본 발명은, 반도체 기판에 불순물을 도핑한 후에 활성화 어닐링을 행하여 불순물 확산층을 형성하는 반도체 장치의 제조 방법 및 어닐링 방법에 관한 것이다.
반도체 장치의 제조 프로세스에 있어서는, 반도체 기판에 불순물을 주입한 후에 불순물 활성화 어닐링을 행하여 불순물 확산층을 형성하는 공정이 있다. 종래부터, 불순물의 활성화 처리에는, 램프 어닐링에 의한 1000℃ 이상의 고온 단시간의 열처리가 행해지고 있다.
최근에는, 반도체 소자의 디자인 룰의 미세화에 수반해서, 불순물의 열확산을 억제한 어닐링 기술이 요구되고 있으며, 보다 저온에서의 어닐링 기술이 검토되고 있다. 또한, 불순물의 확산을 억제하는 기술로서, 고상 에피텍시(Solid Phase Epitaxy:SPE)를 이용하는 것이 알려져 있다. 불순물 활성화 어닐링에 SPE를 적용하는 경우에는, 불순물 도핑 영역을 아모퍼스화하고, 이 영역에 불순물 도핑을 행한 후, 저온에서의 어닐링을 행함으로써 재결정화와 불순물 활성화를 행한다(예컨대, 특허문헌 1).
일본 특허 공개 제 2011-35371호 공보
그러나, 저온에서의 어닐링 기술로는, 불순물 도핑시에 발생한 결함을 충분히 복구할 수 없다는 문제점이 있다. 특히, 아모퍼스화한 영역에 불순물 도핑을 행한 후에 SPE를 행했을 때에는, 최초로 아모퍼스화한 영역의 종단부에 결정 결함이 대부분 잔류해 버린다. 이와 같이 결함이 잔류하면, 디바이스 동작시의 리크 전류의 원인이 된다.
따라서, 본 발명의 목적은, 반도체 기판에 불순물을 도핑한 후의 불순물 활성화 어닐링이, 저온에서도 충분히 결정 결함을 복구할 수 있는 반도체 장치의 제조 방법 및 어닐링 방법을 제공하는 것에 있다.
즉, 본 발명의 제 1 관점에 의하면, 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑하는 것과, 상기 반도체 기판에, 가열 램프를 이용한 램프 어닐링과 마이크로파를 조사하는 마이크로파 어닐링을 포함하는 어닐링 처리를 실시하여 불순물을 활성화하는 것을 갖는 반도체 장치의 제조 방법이 제공된다.
상기 제 1 관점에서, 상기 어닐링 처리는, 300~600℃의 범위의 온도에서 행하는 것이 바람직하다. 또한, 상기 불순물을 활성화하기 위한 어닐링 처리는, 램프 어닐링을 행한 후에 마이크로파 어닐링을 행하는 것이 바람직하다.
나아가, 상기 불순물을 도핑하기에 앞서서, 상기 불순물 확산층 형성 영역을 아모퍼스화하는 것을 더 갖고, 상기 불순물을 활성화하기 위한 어닐링 처리시에 아모퍼스화한 상기 불순물 확산층 형성 영역을 재결정화하도록 해도 된다.
본 발명의 제 2 관점에서는, 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑한 이후에 불순물을 활성화하기 위한 어닐링 처리를 행하는 어닐링 방법으로, 가열 램프를 이용한 램프 어닐링과, 마이크로파를 조사하는 마이크로파 어닐링 모두를 행하는 어닐링 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 흐름도,
도 2는 마이크로파 어닐링에 이용하는 마이크로파 어닐링 장치의 예를 나타내는 개략 단면도,
도 3은 램프 어닐링에 이용하는 램프 어닐링 장치의 예를 나타내는 개략 단면도,
도 4 프리아모퍼스화 및 이온 주입을 행한 후에, 여러가지 어닐링을 행한 시료의 가열 온도와 시트 저항의 관계를 나타내는 도면,
도 5는 프리아모퍼스화 및 이온 주입을 행한 후에, 어닐링을 행하기 이전의 시료, 1000℃에서의 스파이크 어닐링을 행한 시료, 600℃에서의 램프 어닐링, 마이크로파 어닐링을 각각 단독으로 행한 시료, 600℃에서의 램프 어닐링과 마이크로파 어닐링을 병용한 시료에 대한 CL 스펙트럼을 나타내는 도면,
도 6은 프리아모퍼스화 및 이온 주입을 행한 후에, 1000℃에서의 스파이크 어닐링을 행한 시료, 600℃에서의 램프 어닐링, 마이크로파 어닐링을 각각 단독으로 행한 시료, 600℃에서의 램프 어닐링을 행한 후에 600℃에서의 마이크로파 어닐링을 행한 시료에 대한 CL 스펙트럼의 W+W' 강도를 나타내는 도면,
도 7은 프리아모퍼스화 및 이온 주입을 행한 후의 시료, 그 후 600℃에서 10min의 램프 어닐링을 행한 시료, 600℃에서 10min의 마이크로파 어닐링을 행한 시료, 600℃에서 5min의 램프 어닐링을 행한 후, 600℃에서 5min의 마이크로파 어닐링을 행한 시료의 단면의 TEM 사진이다.
이하, 첨부 도면을 참조해서 본 발명의 실시예에 대하여 구체적으로 설명한다.
도 1은, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.
먼저, 반도체 웨이퍼(반도체 기판)의 불순물 확산층 형성 영역을 아모퍼스화한다(공정 1). 불순물 확산층의 전형적인 예로는, MOS형 반도체 장치의 소스 전극 및 드레인 전극을 들 수 있다.
이와 같이 불순물 확산층 형성 영역을 아모퍼스화함으로써 주입 깊이의 제어성을 높일 수 있고, 또한 결정 입계가 존재하지 않기 때문에, 다음 공정의 불순물 도핑을 쉽게 행하게 할 수 있어, 그 후의 어닐링 처리를 저온에서 행해도 불순물 활성화 및 재결정화(SPE)가 가능하다.
불순물 확산층 형성 영역을 아모퍼스화하기 위해서는, 예컨대 Ge를 이온 주입한다. 이 때의 조건으로는, 예컨대, 주입 에너지 : 10~100keV, 주입 선량 : 1×1014~5×1015ions/cm2의 범위가 채용된다. Ge 대신 Ar나 Kr 등을 이용할 수 있다.
다음으로, 아모퍼스화한 불순물 확산층 형성 영역에 불순물을 도핑한다(공정 2). 불순물의 도핑은 통상의 이온 주입에 의해 행할 수 있다. 불순물로서는, n형 불순물이어도 되고 p형 불순물이어도 되며, n형 불순물로서는 P, As가 예시되고, p형 불순물로서는 B가 예시된다.
이온 주입에 의해 불순물을 도핑할 때의 조건은, B를 예로 들면, 예컨대 주입 에너지 1~100keV, 주입 선량 : 1×1015~5×1015ions/cm2의 범위이다.
다음으로, 불순물 도입후의 반도체 웨이퍼(반도체 기판)에, 램프 어닐링 및 마이크로파 어닐링을 포함하는 어닐링 처리를 행한다(공정 3). 이 어닐링 처리에 의해, 불순물의 활성화, 재결정화 및 결정 결함의 복구가 행해진다.
마이크로파 어닐링은 반도체 웨이퍼에 마이크로파를 조사하여 반도체 웨이퍼를 가열함으로써 행해진다. 또한, 램프 어닐링은, 가열 램프로서 예컨대 할로겐 램프 또는 제논 램프를 이용해서 반도체 웨이퍼를 가열함으로써 행해진다.
마이크로파 어닐링에 이용하는 마이크로파 어닐링 장치의 예에 대해, 도 2를 참조해서 설명한다.
마이크로파 어닐링 장치(100)는 피처리 기판인 반도체 웨이퍼(반도체 기판)(W)를 수용하는 처리 용기(애플리케이터)(1)를 갖고 있다. 처리 용기(1) 내에는, 그 안에서 반도체 웨이퍼(W)를 탑재하는 복수 예컨대, 3개(2개만 도시)의 탑재핀(2)이 처리 용기(1) 내의 바닥부에 마련된 승강판(3)으로부터 상방으로 돌출하도록 마련되고, 승강판(3)의 바닥면 주연부에는, 승강 막대(4)가 처리 용기(1)의 바닥부를 관통해서 아래쪽으로 연장되도록 부착되어 있다. 승강 막대(4)는 승강 기구(5) 내로 관통하도록 행하여 부착되어 있고, 승강 기구(5)가 가이드 부재(7)를 따라 승강함으로써 승강 막대(4), 승강판(3), 탑재핀(2)이 승강하고, 이에 따라 탑재핀(2)에 탑재된 반도체 웨이퍼(W)도 승강하게 되어 있다. 가이드 부재(7)의 하단부에는, 승강 기구(5)에 대응한 위치에 지지판(8)이 부착되어 있다. 처리 용기(1)의 바닥부에는 승강 막대(4)가 삽통하는 삽통 구멍(4a)이 형성되어 있고, 처리 용기(1) 바닥부의 삽통 구멍(4a)의 주위 부분과 승강 기구(5)의 상면과의 사이에는 벨로즈(6a)가 마련되어 있다. 한편, 승강 기구(5) 하면의 승강 막대(4)의 주위 부분과 지지판(8) 사이에는 벨로즈(6b)가 마련되어 있다.
처리 용기(1)의 측벽 상부에는 가스 도입 포트(11)가 형성되어 있으며, 처리시의 분위기를 형성하는 가스가 가스 공급부(12)로부터 배관(13)을 통해서 이 가스 도입 포트(11)로부터 처리 용기(1) 내로 도입되게 되어 있다. 배관(13)에는 유량 제어 밸브(15)가 마련되어 있다. 이러한 분위기를 형성하는 가스로서는, Ar 가스나, N2 가스 등의 불활성 가스를 이용할 수 있다.
처리 용기(1) 내에서, 반도체 웨이퍼(W)의 지지 위치의 아래쪽에는, 반도체 웨이퍼(W)에 대응하는 원판 형상을 이루는 냉각 부재(20)가 배치되어 있다. 냉각 부재(20)의 내부에는 가스 유로(21)가 형성되어 있고, 가스 유로(21)에는 냉각 가스 배관(22)을 통해서 냉각 가스가 공급된다. 냉각 부재(20)의 상면에는 가스 유로(21)로부터 연장되는 가스 토출 구멍(23)이 개구되어 있고, 가스 유로(21)에 흐르는 냉각 가스가 가스 토출 구멍(23)을 거쳐서 반도체 웨이퍼(W)의 이면으로 토출되며, 반도체 웨이퍼(W)가 냉각되게 되어 있다. 냉각 가스 배관(22)은, 가스 공급부(12)로부터 연장되는 배관(13)으로부터 분기되어 처리 용기(1)의 내부에 삽입되어 있고, 처리시의 분위기를 형성하기 위한 가스가 냉각 가스로서 공급된다. 냉각 가스 배관(22)에는 유량 제어 밸브(25)가 마련되어 있다. 한편, 냉각 부재(20)와 처리 용기(1)의 내면 사이에는 배플판(27)이 마련되어 있다.
처리 용기(1)의 바닥부에는 배기 포트(31)가 마련되어 있고, 이 배기 포트(31)에는 배기 배관(32)이 접속되어 있다. 배기 배관(32)에는, 처리 용기(1) 내를 배기하기 위한 드라이 펌프(DP)(33)가 마련되어 있고, 배기 배관(32)의 처리 용기(1)로부터 드라이 펌프(33) 사이에는, 개폐 밸브(34) 및 처리 용기(1) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(35)가 장착되어 있다. 이로써, 처리 용기(1) 내가 마이크로파 어닐링 처리에 적합한 소정의 압력으로 유지되게 되어 있다. 처리 용기(1) 내의 압력은, 그 안에 마이크로파가 조사되었을 때에 플라즈마가 생성되지 않을 압력, 예컨대 대기압 근방의 소정 압력으로 유지된다.
한편, 처리 용기(1)의 측벽에는, 도시하고 있지는 않지만 반도체 웨이퍼를 반입반출하기 위한 반입반출구가 게이트 벨브에 의해 개폐 가능하게 마련되어 있다.
한편, 상기 탑재핀(2)은 반도체 웨이퍼(W)의 위치 어긋남을 방지하기 위해서, 진공 흡착하기 위한 흡착 구멍(2a)이 형성되어 있다. 그리고, 승강판(3)에는 공간(3a)이 형성되고, 승강 막대(4)에는 구멍(4b)이 형성되며, 지지판(8)에는 구멍(8a)이 형성되고, 구멍(8a)에는 배관(36)이 접속되어 있다. 배관(36)은 배기 배관(32)에 접속되어 있어서, 드라이 펌프(33)를 작동시켜 배관(36), 구멍(8a), 벨로즈(6b)의 내부, 구멍(4b), 공간(3a), 흡착 구멍(2a)을 통해서 반도체 웨이퍼(W)를 흡인함으로써 탑재핀(2) 상에 반도체 웨이퍼(W)가 흡착된다. 배관(36)에는 밸브(37)가 장착되어 있다.
반도체 웨이퍼(W)의 이면측에는, 반도체 웨이퍼(W)의 온도를 측정하기 위한 방사 온도계(파이로 센서)(41)가 마련되어 있다. 도면에서는 방사 온도계(41)는 3개 마련되어 있지만, 그 수는 적절하게 설정된다.
처리 용기(1)의 천장벽에는 4개(2개만 도시)의 마이크로파 도입 포트(1a)가 마련되어 있고, 이들 4개의 마이크로파 도입 포트(1a)에는, 각각 마이크로파 공급부(50)로부터 마이크로파가 공급되게 되어 있다. 마이크로파 공급부(50)는 마이크로파 도입 포트(1a)에 접속되는 도파로(52)와, 도파로(52)의 마이크로파 도입 포트(1a) 측과는 반대측의 단부에 마련된, 예컨대 5.8GHz의 주파수의 마이크로파를 발생시키기 위한 마그네트론(53)을 갖고 있다. 마그네트론(53)으로부터 도파로(52)로의 마이크로파의 도입은 런처(53a)를 통해서 행해진다. 도파로(52)에는, 반사 마이크로파를 분리하기 위한 아이솔레이터(54)와, 임피던스를 정합시키기 위한 튜너(55)가 마련되어 있다. 마그네트론(53)으로는, 전원부(60)로부터 급전되게 되어 있다. 도파로(52)와 마이크로파 도입 포트(1a) 사이에는 유전체 부재(56)가 마련되어 있다. 처리 용기(1) 내의 반도체 웨이퍼(W)의 상방 위치에는, 정재파의 형성을 방지하기 위해서 분위기를 교반하는 회전 교반판(스티어)(57)가 마련되어 있다. 한편, 회전 교반판(57)을 마련하는 대신, 반도체 웨이퍼(W)를 회전시키는 기구를 마련해서 정재파의 형성을 방지하도록 해도 된다.
이러한 마이크로파 어닐링 장치(100)에 의하면, 마이크로파 공급부(50)로부터 반도체 웨이퍼(W)에 마이크로파를 조사함으로써 효율 좋게 가열할 수 있다.
다음으로 램프 어닐링에 이용하는 램프 어닐링 장치의 예에 대해서, 도 3을 참조해서 설명한다.
램프 어닐링 장치(200)는 피처리 기판인 반도체 웨이퍼(반도체 기판)(W)를 수용하는 처리 용기(101)를 갖고 있다. 처리 용기(101)에는, 그 안에서 반도체 웨이퍼(W)를 탑재하는 탑재대(102)가 마련되어 있고, 반도체 웨이퍼(W)의 탑재대(102)의 표면에 마련된 탑재핀(102a) 상에 탑재되게 되어 있다. 탑재대(102)는 지지 부재(103)에 지지되어 있고, 지지 부재(103)는 처리 용기(101)의 바닥부에 형성된 구멍(101a)을 관통해서 그 아래쪽으로 마련된 승강판(104)에 지지되어 있다. 승강판(104)은 승강 기구(105)에 의해 승강 가능하게 되어 있다. 처리 용기(101)와 승강판(104) 사이에는 벨로즈(106)가 마련되어 있다.
처리 용기(101)의 측벽에는 가스 도입 포트(111)가 형성되어 있고, 처리시의 분위기를 형성하는 가스가 가스 공급부(112)로부터 배관(113)을 통해서 이 가스 도입 포트로부터 처리 용기(101) 내에 도입되게 되어 있다. 이러한 분위기를 형성하는 가스로서는 Ar 가스나, N2 가스 등의 불활성 가스를 이용할 수 있다. 처리 용기(101)의 바닥부에는 배기 포트(121)가 마련되어 있고, 이 배기 포트(121)에는 배기 배관(122)이 접속되어 있다. 배기 배관(122)에는, 처리 용기(101) 내를 배기하기 위한 드라이 펌프나 밸브류를 포함하는 배기 장치(123)가 마련되어 있다. 이와 같이 처리 용기(101) 내에 소정의 가스를 공급하면서 배기 장치(123)에 의해 배기함으로써 처리 용기(101) 내를 램프 가열에 적합한 분위기로 유지하게 되어 있다.
처리 용기(101)의 측벽에는 온도 측정 기구(130)가 마련되어 있다. 온도 측정 기구(130)는, 참조광 조사부(131)와, 방사 온도 측정부(132)를 갖고 있다. 참조광 조사부(131)는 방사 온도 측정을 위한 참조광을 조사하는 참조광원(133)과, 참조광원(133)으로부터의 참조광을 처리 용기(101) 내에 도입하기 위해서 처리 용기(101)의 측벽에 마련된 도입 포트(134)와, 도입 포트(134)에 마련된 석영 유리창(135)을 갖는다. 한편, 방사 온도 측정부(132)는, 반도체 웨이퍼(W)의 방사 온도를 측정하기 위한 2편광 방사 온도계(136)와, 처리 용기(101) 측벽의 도입 포트(134)와 대향하는 위치에 마련된 사출 포트(137)와, 사출 포트(137)에 마련된 석영 유리창(138)을 갖는다. 2편광 방사 온도계(136)는, 참조광원(133)으로부터 도입 포트(134)를 거쳐서 반도체 웨이퍼(W)에서 반사된 참조광과, 반도체 웨이퍼(W)에서 방사된 열방사광을 수광하고, 이들에 기초해서 반도체 웨이퍼(W)의 온도를 계측한다.
한편, 처리 용기(101)의 측벽에는, 도시하고 있지는 않지만 반도체 웨이퍼를 반입반출하기 위한 반입반출구가 게이트 벨브에 의해 개폐 가능하게 마련되어 있다.
처리 용기(101)의 상부에는 탑재대(102) 상의 반도체 웨이퍼(W)와 대향하도록 램프 유닛(140)이 마련되어 있다. 램프 유닛(140)은 램프 하우스(141)와 그 안에 복수 배치된 가열 램프(142)를 갖고 있다. 가열 램프(142)로서는, 할로겐 램프 또는 제논 램프를 사용할 수 있다.
램프 유닛(140)과 처리 용기(101) 사이는, 2장의 투명판(151, 152) 및 그 사이에 마련된 물 필터막(153)에 의해 구획되어 있다. 물 필터막(153)은 가열 램프(142)로부터의 광성분 중 적외광의 일부를 흡수해서 제거하고, 가열 램프(142)의 광파장과 온도 측정 기구(130)에서 이용하는 광파장이 간섭하지 않도록 하고 있다.
이러한 램프 어닐링 장치(200)에 의하면, 가열 램프(142)에 의해 반도체 웨이퍼(W)를 0.01sec 이하의 극히 단시간에 필요한 온도로 가열할 수 있다.
종래에는, 어닐링 처리를 1000℃ 이상의 램프 가열만 행했다. 그러나, 이것으로는 확산층이 넓어져 버려서, 반도체 소자의 미세화의 요구에 응할 수 없다. 이 때문에, 보다 저온의 어닐링 처리가 요구되고 있다.
600℃ 이하의 저온의 어닐링 처리를 행하는 경우에는, 램프 어닐링 및 마이크로파 어닐링 어느 것이든, 단독으로 충분한 불순물 활성화를 행할 수 있다. 그러나, 이들 단독의 저온 어닐링으로는 결정 결함의 복구가 불충분하다는 것이 판명되었다.
이에 반해서, 어닐링 처리를 램프 어닐링과 마이크로파 어닐링 모두로 행함으로써, 저온에서의 처리에서도 충분한 결정 결함 복구 효과를 얻을 수 있다는 것이 확인되었다. 특히, 먼저 램프 어닐링을 행하고 나서 마이크로파 어닐링을 행함으로써 결정 결함 복구 효과를 보다 높일 수 있다. 그 이유가 꼭 명확한 것은 아니지만, 먼저 램프 어닐링에 의해 재결정화를 행한 후에 마이크로파 어닐링을 행함으로써, 마이크로파가 결정 결함 부분에 쉽게 작용하기 때문이라고 생각된다.
램프 어닐링 및 마이크로파 어닐링의 온도는 300~600℃가 바람직하다. 이들이 300℃보다 낮으면 불순물 활성화 및 결정 결함 복구가 충분하지 않고, 한편 600℃를 초과하면 불순물의 확산 영역의 제어성이 저하된다. 이들의 시간은 1~100min이 바람직하다. 또한, 마이크로파 어닐링시의 마이크로파의 주파수로서는, 1~100GHz의 범위를 이용할 수 있고, 이들 중에서 2.54GHz, 5.8GHz가 바람직하다. 또한, 마이크로파의 출력은, 가열되는 물체의 부피에 의존해서, 상술한 바와 같이 반도체 기판을 300~600℃로 가열하기 위해서는, 5.8GHz의 마이크로파로 10~36W/cm3의 파워 밀도가 필요하며, 300mm 웨이퍼에서는 600~2000W의 파워가 필요하다.
다음으로 램프 어닐링 및 마이크로파 어닐링으로 이루어지는 어닐링 처리의 효과를 확인한 실험 결과에 대해서 설명한다.
우선, 불순물 활성화에 대해서, 4탐침 시트 저항 측정에 의해 확산층의 저항값을 측정하는 것에 의해 평가했다. 여기서는, MOS형 트랜지스터의 소스 및 드레인에 있어서의 불순물 도핑을 상정하고, 단결정 n형 Si 웨이퍼에 대해, 프리아모퍼스화를 위한 Ge의 이온 주입(주입 에너지 : 30keV, 주입 선량 : 5×1014ions/cm2) 이후, B의 이온 주입(주입 에너지 : 3keV, 주입 선량 : 3×1015ions/cm2)을 행했다. 이 시료에 대해, 질소 분위기 하에서, 400℃, 500℃, 600℃에서, 할로겐 램프 어닐링(RTA)만을 5min, 10min 행한 것, 파장 5.8 GHz에서의 마이크로파 어닐링(MIT)만을 5min, 10min 행한 것, 할로겐 램프 어닐링을 5min 행한 후에, 마이크로파 어닐링을 5min 행한 것, 마이크로파 어닐링을 5min 행한 후, 할로겐 램프 어닐링을 5min 행한 것에 대해서, 불순물 활성화를 파악하기 위해서 4탐침 시트 저항 측정에 의해 확산층의 저항값을 측정했다. 그 결과를 도 4에 나타낸다. 도 4에 나타낸 바와 같이, 어느 어닐링 처리에서도, 같은 온도에서는 거의 같은 저항값을 나타내고 있고, 같은 불순물 활성화를 나타낸다는 것이 확인되었다.
다음으로, 상기 조건으로 Ge의 이온 주입에 의한 프리아모퍼스화 이후, B의 이온 주입을 행하고, 또한 질소 분위기 하에서 어닐링 처리를 행하여 시료를 작성했다. 어닐링 처리로서 할로겐 램프에 의한 1000℃에서의 스파이크 어닐링을 행한 시료(시료 A), 할로겐 램프 어닐링을 600℃에서 10min 행한 시료(시료 B), 마이크로파 어닐링(5.8 GHz)을 600℃에서 10min 행한 시료(시료 C), 할로겐 램프 어닐링을 600℃에서 5min 행한 후, 마이크로파 어닐링을 600℃에서 5min 행한 시료(시료 D), 마이크로파 어닐링을 600℃에서 5min 행한 후, 할로겐 램프 어닐링을 600℃에서 5min 행한 시료(시료 E)에 대해, 불순물 활성화를 파악하기 위한 확산층의 저항값 측정(4탐침 시트 저항 측정), 및 결정 결함을 파악하기 위한 캐소드 루미네센스 측정(CL 측정)을 실시했다.
저항값 측정의 결과를 이하의 표 1에 나타낸다. 표 1에 나타낸 바와 같이, 어느 시료나 동등한 시트 저항을 나타내고 있고, 종래의 고온에서의 스파이크 어닐링도, 600℃에서 램프 어닐링, 마이크로파 어닐링을 단독으로 행한 것도, 이들 모두를 행한 것도, 불순물 활성화에 대한 효과는 변하지 않는다는 것이 확인되었다.
Figure pct00001
CL 측정의 결과를 도 5에 나타낸다. 도 5는 CL 스펙트럼을 나타내는 도면 이며, 상기 시료 A~E 이외에, 어닐링 이전의 시료에 대해서도 나타내고 있다. CL은 전자선 여기의 발광 현상이며, 이로써 결정 결함을 간이적으로 파악할 수 있다. 도 5 중, CL로 관찰된 주요한 발광선(피크)에 대해서 나타내면, TO는 TO 포논이 관계된 속박 여기자에 의한 발광선이며, X는 격자간 Si의 복합 센터에 기인한 발광으로 귀속되어 있는 발광선, W(1213nm 부근)는 격자간 Si의 클러스터에 기인한 발광과 귀속되어 있는 발광선이며, W'(1228nm 부근)은 레어 가스가 관여되어 W의 피크가 시프트한 발광선이라고 생각된다. 따라서, 격자간 Si의 클러스터에 기인한 발광은 W+W'으로 파악된다.
결함이 없는 Si 결정의 경우에는, 도 5에 나타내는 파장역에 있어서는, TO 이외의 결정 결함에 대응하는 피크가 전혀 보이지 않는 스펙트럼이 된다. 이러한 점에서, 이 도면으로부터는 할로겐 램프에 의한 1000℃에서의 스파이크 어닐링을 행한 시료 A는 거의 결함이 없는 결정이 형성되어 있다고 할 수 있다. 한편, 600℃에서 램프 어닐링을 행한 시료 B, 600℃에서 마이크로파 어닐링을 행한 시료 C는 스펙트럼 강도가 전체적으로 높고, 결정 결함을 나타내는 피크도 선명하게 나타나고 있다. 이에 반해서, 600℃에 있어서 램프 어닐링과 마이크로파 어닐링을 병용한 시료 D 및 E는 모두 시료 A보다 스펙트럼 강도는 높지만, 시료 B 및 C에 비해서 스펙트럼 강도가 현저하게 저하되어 있어, 램프 어닐링과 마이크로파 어닐링 양쪽을 행함으로써 결정 결함을 복구 효과가 높아지는 것이 확인되었다. 또한, 시료 D와 시료 E를 비교하면, 램프 어닐링을 행한 후에 마이크로파 어닐링을 행한 시료 D 쪽이 스펙트럼 강도가 저하되어 있어, 램프 어닐링을 행하고 나서 마이크로파 어닐링을 행함으로써, 결정 결함을 복구하는 효과가 보다 높아진다는 것이 확인되었다.
다음으로, 상기 시료 A~D에 대해서, CL 스펙트럼으로부터 전형적인 결정 결함을 나타내는 상기 W+W'의 강도를 구했다. 그 결과를 도 6에 나타낸다. 도 6에 나타낸 바와 같이, 600℃에서 램프 어닐링을 행한 후에 마이크로파 어닐링을 행한 시료 D는, W+W'의 피크 높이가 얼마 안되며, 600℃에서 램프 어닐링을 행한 시료 B 및 600℃에서 마이크로파 어닐링을 행한 시료 C보다 결정 결함이 감소하고 있어, 램프 어닐링 및 마이크로파 어닐링을 600℃에서 5min씩 행함으로써, 같은 열 예산(thermal budget) 상당의 램프 어닐링 단독 및 마이크로파 어닐링 단독보다 복구 효과가 매우 높다는 것이 확인되었다.
다음으로, 결정 결함을 투과형 전자 현미경(TEM)으로 관찰한 결과에 대해서 나타낸다. 여기서는, Ge의 이온 주입을 행하여 프리아모퍼스화를 행하고, 그 후 B의 이온 주입을 행한 직후의 시료, 그 후 600℃에서 10min의 램프 어닐링을 행한 시료, 600℃에서 10min의 마이크로파 어닐링을 행한 시료, 600℃에서 5min의 램프 어닐링을 행한 후, 600℃에서 5min의 마이크로파 어닐링을 행한 시료에 대해서 TEM 관찰했다. 이들 시료의 단면의 TEM 사진을 도 7에 나타낸다. 이 도면에 나타낸 바와 같이, 저온의 램프 어닐링 및 저온의 마이크로파 어닐링만으로는 결정 결함에 대응하는 모양이 관찰되는 데 반해서, 저온에서의 램프 어닐링을 행한 후에 저온에서의 마이크로파 어닐링을 행한 것은 결정 결함에 대응하는 모양이 거의 나타나지 않고, 저온에서의 램프 어닐링을 행한 후에 저온에서의 마이크로파 어닐링을 행함으로써 높은 결정 결함 복구 효과가 얻어지는 것이 확인되었다.
이상과 같이, 본 발명의 실시예에 의하면, 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑한 이후에 불순물을 활성화하기 위한 어닐링 처리를, 가열 램프를 이용한 램프 어닐링과, 마이크로파를 조사하는 마이크로파 어닐링을 포함해서 행함으로써, 저온에서의 어닐링 처리여도, 불순물 활성화 효과와 함께 높은 결정 결함 복구 효과를 얻을 수 있다.
한편, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 사상의 범위 내에서 여러가지 변형이 가능하다. 예컨대, 램프 어닐링 및 마이크로파 어닐링을 행하는 장치는, 상기 실시예에서 예시한 마이크로파 어닐링 장치 및 램프 어닐링 장치로 한정하는 것이 아니다.
또한, 상기 실시예에서는 불순물 확산층 형성 영역을 미리 아모퍼스화하여 불순물 도핑한 후에, 어닐링에 의해 불순물 활성화와 함께 재결정화를 행한 예를 나타냈지만, 아모퍼스화는 필수적인 것은 아니다.
나아가, 반도체 웨이퍼(기판)으로서 실리콘 웨이퍼(기판)를 예로 들어 설명했지만, 이것으로 한정하지 않고 SiC 등의 화합물 반도체 웨이퍼(기판)이어도 된다.
1 : 처리 용기 1a : 마이크로파 도입 포트
2 : 탑재핀 50 : 마이크로파 공급부
52 : 도파로 53 : 마그네트론
60 : 전원부 100 : 마이크로파 어닐링 장치
101 : 처리 용기 102 : 탑재대
140 : 램프 유닛 142 : 가열 램프
200 : 램프 어닐링 장치 W : 반도체 웨이퍼

Claims (7)

  1. 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑하는 것과,
    상기 반도체 기판에, 가열 램프를 이용한 램프 어닐링과 마이크로파를 조사하는 마이크로파 어닐링을 포함한 어닐링 처리를 실시해서 불순물을 활성화하는 것
    을 갖는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 어닐링 처리는 300~600℃의 범위의 온도에서 행하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 불순물을 활성화하기 위한 어닐링 처리는, 램프 어닐링을 행한 후에 마이크로파 어닐링을 행하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 불순물을 도핑하기에 앞서서, 상기 불순물 확산층 형성 영역을 아모퍼스화하는 것을 더 갖고, 상기 불순물을 활성화하기 위한 어닐링 처리시에 아모퍼스화한 상기 불순물 확산층 형성 영역을 재결정화하는 반도체 장치의 제조 방법.
  5. 반도체 기판에 있어서의 불순물 확산층 형성 영역에 불순물을 도핑한 후에 불순물을 활성화하기 위한 어닐링 처리를 행하는 어닐링 방법으로서,
    가열 램프를 이용한 램프 어닐링과, 마이크로파를 조사하는 마이크로파 어닐링 모두를 행하는
    어닐링 방법.
  6. 제 5 항에 있어서,
    300~600℃의 범위의 온도에서 행하는 어닐링 방법.
  7. 제 5 항에 있어서,
    램프 어닐링을 행한 후에 마이크로파 어닐링을 행하는 어닐링 방법.
KR20147036645A 2012-05-31 2013-04-19 반도체 장치의 제조 방법 및 어닐링 방법 KR20150023508A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012124230A JP2013251361A (ja) 2012-05-31 2012-05-31 半導体装置の製造方法およびアニール方法
JPJP-P-2012-124230 2012-05-31
PCT/JP2013/061619 WO2013179804A1 (ja) 2012-05-31 2013-04-19 半導体装置の製造方法およびアニール方法

Publications (1)

Publication Number Publication Date
KR20150023508A true KR20150023508A (ko) 2015-03-05

Family

ID=49673011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20147036645A KR20150023508A (ko) 2012-05-31 2013-04-19 반도체 장치의 제조 방법 및 어닐링 방법

Country Status (6)

Country Link
US (1) US20150132930A1 (ko)
EP (1) EP2858095A4 (ko)
JP (1) JP2013251361A (ko)
KR (1) KR20150023508A (ko)
TW (1) TW201411728A (ko)
WO (1) WO2013179804A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129918B2 (en) * 2013-10-30 2015-09-08 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for annealing semiconductor structures
JP6163442B2 (ja) * 2014-03-05 2017-07-12 株式会社東芝 半導体製造装置及び半導体装置の製造方法
US9287148B1 (en) * 2014-12-18 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Dynamic heating method and system for wafer processing
US10410855B2 (en) * 2015-03-19 2019-09-10 Sharp Kabushiki Kaisha Cleaning method, method for manufacturing semiconductor device, and plasma treatment device
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
CN107706127A (zh) * 2017-07-18 2018-02-16 中国科学院微电子研究所 一种混合退火装置及退火方法
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法
TWI674630B (zh) * 2018-10-18 2019-10-11 環球晶圓股份有限公司 高電子遷移率電晶體的製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP5172189B2 (ja) * 2007-03-28 2013-03-27 株式会社ジャパンディスプレイセントラル 薄膜半導体装置およびその製造方法
JP2011035371A (ja) 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
JP5823780B2 (ja) * 2011-08-31 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2013179804A1 (ja) 2013-12-05
JP2013251361A (ja) 2013-12-12
US20150132930A1 (en) 2015-05-14
EP2858095A1 (en) 2015-04-08
EP2858095A4 (en) 2016-02-17
TW201411728A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
KR20150023508A (ko) 반도체 장치의 제조 방법 및 어닐링 방법
TWI547999B (zh) 微波退火半導體材料的系統及方法
JP6668521B2 (ja) 半導体基板の熱処理方法及び熱処理装置
US8426285B2 (en) Method of fabricating semiconductor device
US20120126362A1 (en) Sos substrate having low defect density in the vicinity of interface
JP2005260203A (ja) 半導体装置の製造方法
US20120119323A1 (en) Sos substrate having low surface defect density
WO2014038667A1 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
JP6005966B2 (ja) 熱処理装置および熱処理方法
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP4090225B2 (ja) 半導体装置の製造方法、及び、基板処理方法
JP5508701B2 (ja) 半導体処理装置及び処理方法
JP2008283143A (ja) 処理装置、トランジスタ製造方法
JP3384352B2 (ja) 半導体装置の製造方法および不純物注入活性化処理装置
JP4964736B2 (ja) プラズマ処理装置
US11621168B1 (en) Method and system for doping semiconductor materials
JP2006019366A (ja) 半導体装置の絶縁膜形成方法
JPH0963980A (ja) 半導体集積回路装置の製造方法および製造装置
JPH02185037A (ja) 短時間熱処理装置
Lallement et al. Combination of Plasma Doping and Flash anneal RTP for 45nm CMOS node
Kalkofen et al. Shallow doping of silicon from an adsorbed phosphorus surface layer
Winston Boron halide molecular implants into crystalline silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application