JPH0963980A - 半導体集積回路装置の製造方法および製造装置 - Google Patents
半導体集積回路装置の製造方法および製造装置Info
- Publication number
- JPH0963980A JPH0963980A JP21456395A JP21456395A JPH0963980A JP H0963980 A JPH0963980 A JP H0963980A JP 21456395 A JP21456395 A JP 21456395A JP 21456395 A JP21456395 A JP 21456395A JP H0963980 A JPH0963980 A JP H0963980A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- substrate
- semiconductor substrate
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 イオン打ち込み時の結晶欠陥による不純物の
増速拡散を抑えて浅い拡散層を形成する。 【構成】 本発明のアニール装置１は、ステージ４に設
置した冷却機構８とパイロメータ９とによって、ステー
ジ４の上面に搭載された半導体ウエハ３を所望の温度に
冷却できるようにしたものである。これにより、半導体
ウエハ３の表面をハロゲンランプ６で加熱する際、ステ
ージ４に接触している半導体ウエハ３の裏面側が冷却さ
れるので、半導体ウエハ３の内部を高温にすることな
く、表面の浅い領域のみを高温にすることが可能とな
る。
増速拡散を抑えて浅い拡散層を形成する。 【構成】 本発明のアニール装置１は、ステージ４に設
置した冷却機構８とパイロメータ９とによって、ステー
ジ４の上面に搭載された半導体ウエハ３を所望の温度に
冷却できるようにしたものである。これにより、半導体
ウエハ３の表面をハロゲンランプ６で加熱する際、ステ
ージ４に接触している半導体ウエハ３の裏面側が冷却さ
れるので、半導体ウエハ３の内部を高温にすることな
く、表面の浅い領域のみを高温にすることが可能とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、半導体基板への不純物のイオン
注入による拡散層の形成に適用して有効な技術に関す
る。
製造技術に関し、特に、半導体基板への不純物のイオン
注入による拡散層の形成に適用して有効な技術に関す
る。
【０００２】
【従来の技術】従来、ＬＳＩの製造工程において、ＭＩ
ＳＦＥＴのソース、ドレイン領域や、バイポーラトラン
ジスタのベース領域などの拡散層は、もっぱらイオン注
入法による不純物の打ち込みとその後のアニールによる
不純物の拡散とによって形成されている。
ＳＦＥＴのソース、ドレイン領域や、バイポーラトラン
ジスタのベース領域などの拡散層は、もっぱらイオン注
入法による不純物の打ち込みとその後のアニールによる
不純物の拡散とによって形成されている。
【０００３】上記不純物の打ち込み後のアニールは、通
常、ホットウォール型電気炉などを使って行われるが、
ＬＳＩの高集積化、高速化を実現するために浅い拡散層
（浅接合）の要求が高まっていることから、最近では短
時間アニール(Rapid Thermalannealing; ＲＴＡ) 技術
を利用したＲＴＰ（Rapid Thermal Processing）装置が
使われている。
常、ホットウォール型電気炉などを使って行われるが、
ＬＳＩの高集積化、高速化を実現するために浅い拡散層
（浅接合）の要求が高まっていることから、最近では短
時間アニール(Rapid Thermalannealing; ＲＴＡ) 技術
を利用したＲＴＰ（Rapid Thermal Processing）装置が
使われている。
【０００４】しかし、イオン注入による不純物の打ち込
みは、シリコン基板へのダメージが避けられないという
問題がある。とりわけ、拡散層形成プロセスで問題とな
るのは、増速拡散である。これは、イオン打ち込みによ
って生じたシリコン基板中の結晶欠陥部を経路にして不
純物が基板内に深く侵入し、浅い拡散層の形成を妨げる
現象である。
みは、シリコン基板へのダメージが避けられないという
問題がある。とりわけ、拡散層形成プロセスで問題とな
るのは、増速拡散である。これは、イオン打ち込みによ
って生じたシリコン基板中の結晶欠陥部を経路にして不
純物が基板内に深く侵入し、浅い拡散層の形成を妨げる
現象である。
【０００５】上記した増速拡散については、例えば R.
B.Faired. Academic Press Inc.(1933) "Science and T
echnology. Rapid Thermal Processing" において論じ
られており、アニールの初期段階で増速拡散が顕著にな
ることが報告されている。
B.Faired. Academic Press Inc.(1933) "Science and T
echnology. Rapid Thermal Processing" において論じ
られており、アニールの初期段階で増速拡散が顕著にな
ることが報告されている。
【０００６】
【発明が解決しようとする課題】前述したように、イオ
ン注入技術とＲＴＡ技術とを利用して半導体基板に浅い
拡散層を形成するためには、イオン打ち込み時の結晶欠
陥に起因する不純物の増速拡散を有効に抑える対策が必
要となる。
ン注入技術とＲＴＡ技術とを利用して半導体基板に浅い
拡散層を形成するためには、イオン打ち込み時の結晶欠
陥に起因する不純物の増速拡散を有効に抑える対策が必
要となる。
【０００７】本発明の目的は、半導体基板に浅い拡散層
を形成することのできる技術を提供することにある。
を形成することのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１０】（１）本発明の半導体集積回路装置の製造
方法は、半導体基板の表面に不純物をイオン注入した
後、前記半導体基板をアニールすることによって拡散層
を形成する際、前記半導体基板の裏面を冷却することに
よって、前記半導体基板の表面側と裏面側とに温度差を
設けるものである。
方法は、半導体基板の表面に不純物をイオン注入した
後、前記半導体基板をアニールすることによって拡散層
を形成する際、前記半導体基板の裏面を冷却することに
よって、前記半導体基板の表面側と裏面側とに温度差を
設けるものである。
【００１１】（２）本発明の半導体集積回路装置の製造
方法は、半導体基板の表面に不純物をイオン注入した
後、前記半導体基板の表面に、前記半導体基板を透過せ
ず、かつ基板の表面でのみ吸収される波長を持った光源
を照射することによって拡散層を形成するものである。
方法は、半導体基板の表面に不純物をイオン注入した
後、前記半導体基板の表面に、前記半導体基板を透過せ
ず、かつ基板の表面でのみ吸収される波長を持った光源
を照射することによって拡散層を形成するものである。
【００１２】
【作用】上記した手段（１）によれば、半導体基板の裏
面側の温度を低くした状態でアニールを行うことによ
り、基板の表面が高温になっても基板の内部は低温に保
たれるため、イオン打ち込みによって生じたシリコン基
板中の結晶欠陥領域を通じて不純物が基板内に深く侵入
する増速拡散を抑制することができる。
面側の温度を低くした状態でアニールを行うことによ
り、基板の表面が高温になっても基板の内部は低温に保
たれるため、イオン打ち込みによって生じたシリコン基
板中の結晶欠陥領域を通じて不純物が基板内に深く侵入
する増速拡散を抑制することができる。
【００１３】上記した手段（２）によれば、半導体基板
を透過せず、かつ基板の表面でのみ吸収される波長の光
源を照射することにより、基板を高温に加熱することな
く不純物を活性化することができるので、増速拡散を防
止することができる。
を透過せず、かつ基板の表面でのみ吸収される波長の光
源を照射することにより、基板を高温に加熱することな
く不純物を活性化することができるので、増速拡散を防
止することができる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１５】（実施例１）図１は、本実施例のアニール
装置を示す構成図である。このアニール装置１は短時間
アニール（ＲＴＡ) を行うためのＲＴＰ装置であって、
金属製のチャンバ２の中央に半導体ウエハ３を搭載する
ステージ４を備えている。チャンバ２の最上部には石英
窓５が設けられており、この石英窓５の上方には半導体
ウエハ３をアニールするための加熱源であるハロゲンラ
ンプ６が設置されている。ハロゲンランプ６のさらに上
方には内側を鏡面仕上げした反射板７が設置されてい
る。
装置を示す構成図である。このアニール装置１は短時間
アニール（ＲＴＡ) を行うためのＲＴＰ装置であって、
金属製のチャンバ２の中央に半導体ウエハ３を搭載する
ステージ４を備えている。チャンバ２の最上部には石英
窓５が設けられており、この石英窓５の上方には半導体
ウエハ３をアニールするための加熱源であるハロゲンラ
ンプ６が設置されている。ハロゲンランプ６のさらに上
方には内側を鏡面仕上げした反射板７が設置されてい
る。
【００１６】本実施例のアニール装置１の特徴は、ステ
ージ４に設置した冷却機構８とパイロメータ９とによっ
て、ステージ４の上面に搭載された半導体ウエハ３を所
望の温度に冷却することができるようにしたことにあ
る。これにより、半導体ウエハ３の表面をハロゲンラン
プ６で加熱する際、ステージ４に接触している半導体ウ
エハ３の裏面側が冷却されるので、半導体ウエハ３の内
部を高温にすることなく、表面の浅い領域のみを高温に
することが可能となる。
ージ４に設置した冷却機構８とパイロメータ９とによっ
て、ステージ４の上面に搭載された半導体ウエハ３を所
望の温度に冷却することができるようにしたことにあ
る。これにより、半導体ウエハ３の表面をハロゲンラン
プ６で加熱する際、ステージ４に接触している半導体ウ
エハ３の裏面側が冷却されるので、半導体ウエハ３の内
部を高温にすることなく、表面の浅い領域のみを高温に
することが可能となる。
【００１７】上記アニール装置１を使って半導体ウエハ
３の主面に拡散層、例えばＭＯＳＦＥＴのソース、ドレ
イン領域を形成するには、あらかじめ図２に示すよう
に、ゲート電極１０をマスクにしてその両側の基板（半
導体ウエハ３）に不純物（リン、ヒ素などのｎ型不純
物、あるいはホウ素などのｐ型不純物）１１を打ち込ん
だ後、この半導体ウエハ３をアニール装置１のステージ
４に搭載する。不純物１１の打ち込みは、周知のイオン
注入装置を使って行う。
３の主面に拡散層、例えばＭＯＳＦＥＴのソース、ドレ
イン領域を形成するには、あらかじめ図２に示すよう
に、ゲート電極１０をマスクにしてその両側の基板（半
導体ウエハ３）に不純物（リン、ヒ素などのｎ型不純
物、あるいはホウ素などのｐ型不純物）１１を打ち込ん
だ後、この半導体ウエハ３をアニール装置１のステージ
４に搭載する。不純物１１の打ち込みは、周知のイオン
注入装置を使って行う。
【００１８】そして、半導体ウエハ３の温度を室温程度
に保った状態でチャンバ２の上方に設置したハロゲンラ
ンプ６を点灯し、半導体ウエハ３の表面を短時間（通
常、１〜数１０秒程度）、高温（通常、８５０〜１００
０℃程度）でアニールして上記不純物を拡散させること
により、図３に示すように、ゲート電極１０の両側の基
板（半導体ウエハ１）にソース、ドレイン領域１２を形
成する。
に保った状態でチャンバ２の上方に設置したハロゲンラ
ンプ６を点灯し、半導体ウエハ３の表面を短時間（通
常、１〜数１０秒程度）、高温（通常、８５０〜１００
０℃程度）でアニールして上記不純物を拡散させること
により、図３に示すように、ゲート電極１０の両側の基
板（半導体ウエハ１）にソース、ドレイン領域１２を形
成する。
【００１９】図４は、上記したアニールを行った時の半
導体ウエハ１の温度分布を示すグラフである。図示のよ
うに、半導体ウエハ１の温度はその表面が最も高く、表
面からの深さにほぼ比例して低くなり、裏面はステージ
４の温度（室温）とほぼ等しくなっている。
導体ウエハ１の温度分布を示すグラフである。図示のよ
うに、半導体ウエハ１の温度はその表面が最も高く、表
面からの深さにほぼ比例して低くなり、裏面はステージ
４の温度（室温）とほぼ等しくなっている。
【００２０】このように、本実施例のアニール装置１を
使用することにより、半導体ウエハ３の内部を高温にす
ることなく、表面の浅い領域のみを高温にすることが可
能となるので、イオン打ち込みによって生じた基板（半
導体ウエハ１）中の結晶欠陥領域を通じて不純物１１が
基板内に深く侵入する増速拡散を抑制することができ、
これにより、浅いソース、ドレイン領域１２を形成する
ことができる。
使用することにより、半導体ウエハ３の内部を高温にす
ることなく、表面の浅い領域のみを高温にすることが可
能となるので、イオン打ち込みによって生じた基板（半
導体ウエハ１）中の結晶欠陥領域を通じて不純物１１が
基板内に深く侵入する増速拡散を抑制することができ、
これにより、浅いソース、ドレイン領域１２を形成する
ことができる。
【００２１】また、本実施例によれば、不純物１１が基
板内に深く侵入することがないので、基板の表面を十分
に高い温度でアニールすることが可能となり、これによ
り、イオン打ち込みによって生じた結晶欠陥を有効に回
復させることができるので、リーク電流の少ない高信頼
度のＭＯＳＦＥＴを形成することができる。
板内に深く侵入することがないので、基板の表面を十分
に高い温度でアニールすることが可能となり、これによ
り、イオン打ち込みによって生じた結晶欠陥を有効に回
復させることができるので、リーク電流の少ない高信頼
度のＭＯＳＦＥＴを形成することができる。
【００２２】（実施例２）図５は、本実施例のイオン注
入装置２０を示す構成図である。図中の符号２１はイオ
ン・ソース電源、２２はフリーマン（Freeman)・ソース
などのイオン・ソース、２３はイオン・ソース２２など
から排出されたガスを排気するための真空排気系、２４
はイオン・ソース２２から引出されたイオンの中から所
望のイオンを選び出すための質量分析管、２５は質量分
析管２４を高真空に保持するための真空排気系、２６は
所望のイオンのみを高純度で選択するビーム・フィルタ
用スリット電極、２７、２８は真空排気系、２９は後段
加速管、３０はチャージ・アップによる半導体ウエハの
静電破壊を防止するためにイオン・ビーム３１に電子を
付加する電子シャワー生成器、３２は電子シャワー生成
器３０の電流を監視し、設置値からある一定値以上低下
したときは、イオン・ソース２２からのイオン放出を自
動停止する電子シャワー・モニタ、３３はイオン打込み
を実行するためのチャンバ、３４は複数枚の半導体ウエ
ハ３を搭載して高速回転しながら平行移動する回転ステ
ージ、３５はロード・ロック室であり、半導体ウエハ３
のロードまたはアンロードの際、真空排気系３６によ
り、その内部が所定の真空度または外気圧まで調整され
る。
入装置２０を示す構成図である。図中の符号２１はイオ
ン・ソース電源、２２はフリーマン（Freeman)・ソース
などのイオン・ソース、２３はイオン・ソース２２など
から排出されたガスを排気するための真空排気系、２４
はイオン・ソース２２から引出されたイオンの中から所
望のイオンを選び出すための質量分析管、２５は質量分
析管２４を高真空に保持するための真空排気系、２６は
所望のイオンのみを高純度で選択するビーム・フィルタ
用スリット電極、２７、２８は真空排気系、２９は後段
加速管、３０はチャージ・アップによる半導体ウエハの
静電破壊を防止するためにイオン・ビーム３１に電子を
付加する電子シャワー生成器、３２は電子シャワー生成
器３０の電流を監視し、設置値からある一定値以上低下
したときは、イオン・ソース２２からのイオン放出を自
動停止する電子シャワー・モニタ、３３はイオン打込み
を実行するためのチャンバ、３４は複数枚の半導体ウエ
ハ３を搭載して高速回転しながら平行移動する回転ステ
ージ、３５はロード・ロック室であり、半導体ウエハ３
のロードまたはアンロードの際、真空排気系３６によ
り、その内部が所定の真空度または外気圧まで調整され
る。
【００２３】本実施例のイオン注入装置２０の特徴は、
チャンバ３３内の回転ステージ３４の近傍に、例えば紫
外線レーザーまたはエキシマレーザーのように、半導体
ウエハ３を透過せず、かつ半導体ウエハ３の表面でのみ
吸収される短波長光を発生する光源３７を設置したこと
にある。
チャンバ３３内の回転ステージ３４の近傍に、例えば紫
外線レーザーまたはエキシマレーザーのように、半導体
ウエハ３を透過せず、かつ半導体ウエハ３の表面でのみ
吸収される短波長光を発生する光源３７を設置したこと
にある。
【００２４】このイオン注入装置２０を使って半導体ウ
エハ３の主面に拡散層、例えばＭＯＳＦＥＴのソース、
ドレイン領域を形成するには、回転ステージ３４に搭載
した半導体ウエハ３の主面にイオン・ソース２２で発生
した不純物イオンを打ち込んだ後、半導体ウエハ３を光
源３７の近傍に移動し、その表面に紫外線レーザーまた
はエキシマレーザーを照射する。
エハ３の主面に拡散層、例えばＭＯＳＦＥＴのソース、
ドレイン領域を形成するには、回転ステージ３４に搭載
した半導体ウエハ３の主面にイオン・ソース２２で発生
した不純物イオンを打ち込んだ後、半導体ウエハ３を光
源３７の近傍に移動し、その表面に紫外線レーザーまた
はエキシマレーザーを照射する。
【００２５】紫外線レーザーやエキシマレーザーは、前
記実施例１で用いたハロゲンランプ６から発生する赤外
線よりもエネルギーが高いので、半導体ウエハ３に打ち
込んだ不純物を低温で活性化することができる。つま
り、半導体ウエハ３を高温アニールすることがないの
で、従来のアニール装置を使用したときのような増速拡
散を防止することができる。
記実施例１で用いたハロゲンランプ６から発生する赤外
線よりもエネルギーが高いので、半導体ウエハ３に打ち
込んだ不純物を低温で活性化することができる。つま
り、半導体ウエハ３を高温アニールすることがないの
で、従来のアニール装置を使用したときのような増速拡
散を防止することができる。
【００２６】このように、本実施例のイオン注入装置２
０を使用することにより、半導体ウエハ３を高温にする
ことなく、表面の浅い領域の不純物のみを活性化するこ
とができるので、浅い拡散層（ソース、ドレイン領域）
を形成することができる。
０を使用することにより、半導体ウエハ３を高温にする
ことなく、表面の浅い領域の不純物のみを活性化するこ
とができるので、浅い拡散層（ソース、ドレイン領域）
を形成することができる。
【００２７】また、本実施例によれば、イオン注入装置
２０のチャンバ３３内に光源３７を設置したことによ
り、イオン注入による不純物の打ち込みとその後の不純
物の活性化を連続して行うことができるので、拡散層形
成工程のスループットが向上する。また、半導体ウエハ
３０をイオン注入装置からアニール装置に搬送する際の
異物の付着を防止することができるので、半導体製造の
歩留まりも向上する。
２０のチャンバ３３内に光源３７を設置したことによ
り、イオン注入による不純物の打ち込みとその後の不純
物の活性化を連続して行うことができるので、拡散層形
成工程のスループットが向上する。また、半導体ウエハ
３０をイオン注入装置からアニール装置に搬送する際の
異物の付着を防止することができるので、半導体製造の
歩留まりも向上する。
【００２８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２９】前記実施例１のアニール装置は、ハロゲン
ランプを加熱源に用いたが、例えばアークランプを加熱
源に用いることもできる。
ランプを加熱源に用いたが、例えばアークランプを加熱
源に用いることもできる。
【００３０】前記実施例２のイオン注入装置は、紫外線
レーザーやエキシマレーザーなどの短波長光を発生する
光源を用いたが、例えば実施例１と同様、回転ステージ
に冷却機構を設けて半導体ウエハを裏面側から冷却でき
るようにし、光源としてハロゲンランプやアークランプ
のような赤外線を発生する加熱源を用いるようにしても
よい。
レーザーやエキシマレーザーなどの短波長光を発生する
光源を用いたが、例えば実施例１と同様、回転ステージ
に冷却機構を設けて半導体ウエハを裏面側から冷却でき
るようにし、光源としてハロゲンランプやアークランプ
のような赤外線を発生する加熱源を用いるようにしても
よい。
【００３１】前記実施例１、２では、ＭＯＳＦＥＴのソ
ース、ドレイン領域を形成する場合について説明した
が、本発明は、例えばバイポーラトランジスタのベース
領域やエミッタ領域など、他の半導体素子の拡散層を形
成する場合に広く適用することができる。
ース、ドレイン領域を形成する場合について説明した
が、本発明は、例えばバイポーラトランジスタのベース
領域やエミッタ領域など、他の半導体素子の拡散層を形
成する場合に広く適用することができる。
【００３２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３３】本発明によれば、半導体基板に浅い拡散層
を形成することができるので、半導体素子の微細化、ひ
いては半導体集積回路装置の高集積化を実現することが
できる。
を形成することができるので、半導体素子の微細化、ひ
いては半導体集積回路装置の高集積化を実現することが
できる。
【図１】本発明の実施例１であるアニール装置を示す構
成図である。
成図である。
【図２】本発明の一実施例であるＭＯＳＦＥＴの製造方
法を示す基板（半導体ウエハ）の要部断面図である。
法を示す基板（半導体ウエハ）の要部断面図である。
【図３】本発明の一実施例であるＭＯＳＦＥＴの製造方
法を示す基板（半導体ウエハ）の要部断面図である。
法を示す基板（半導体ウエハ）の要部断面図である。
【図４】本発明のアニール装置を用いてアニールを行っ
た時の半導体ウエハの深さ方向における温度分布を示す
グラフである。
た時の半導体ウエハの深さ方向における温度分布を示す
グラフである。
【図５】本発明の実施例２であるイオン注入装置を示す
構成図である。
構成図である。
１ アニール装置 ２ チャンバ ３ 半導体ウエハ（基板） ４ ステージ ５ 石英窓 ６ ハロゲンランプ ７ 反射板 ８ 冷却機構 ９ パイロメータ １０ ゲート電極 １１ 不純物 １２ ソース、ドレイン領域 ２０ イオン注入装置 ２１ イオン・ソース電源 ２２ イオン・ソース ２３ 真空排気系 ２４ 質量分析管 ２５ 真空排気系 ２６ ビーム・フィルタ用スリット電極 ２７ 真空排気系 ２８ 真空排気系 ２９ 後段加速管 ３０ 電子シャワー生成器 ３１ イオンビーム ３２ 電子シャワー・モニタ ３３ チャンバ ３４ 回転ステージ ３５ ロード・ロック室 ３６ 真空排気系 ３７ 光源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 常野 克己 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 青山 仁子 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 中村 高秀 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 鈴木 匡 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 国友 久彰 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項１】 半導体基板の表面に不純物をイオン注入
した後、前記半導体基板をアニールすることによって拡
散層を形成する工程を含む半導体集積回路装置の製造方
法であって、前記半導体基板をアニールする際、前記半
導体基板の裏面を冷却することによって、前記半導体基
板の表面側と裏面側とに温度差を設けることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項２】 半導体基板の表面に不純物をイオン注入
した後、前記半導体基板の表面に、前記半導体基板を透
過せず、かつ基板表面でのみ吸収される波長を持った光
源を照射することによって拡散層を形成する工程を含む
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項３】 請求項２記載の半導体集積回路装置の製
造方法であって、前記光源は、紫外線レーザーまたはエ
キシマレーザーであることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項４】 半導体基板の表面に不純物を打ち込むイ
オン注入装置の基板ステージの近傍に、前記半導体基板
をアニールするための加熱源を設けたことを特徴とする
半導体集積回路装置の製造装置。 - 【請求項５】 半導体基板の表面に不純物を打ち込むイ
オン注入装置の基板ステージの近傍に、請求項２または
３記載の光源を設けたことを特徴とする半導体集積回路
装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456395A JPH0963980A (ja) | 1995-08-23 | 1995-08-23 | 半導体集積回路装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456395A JPH0963980A (ja) | 1995-08-23 | 1995-08-23 | 半導体集積回路装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963980A true JPH0963980A (ja) | 1997-03-07 |
Family
ID=16657800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21456395A Pending JPH0963980A (ja) | 1995-08-23 | 1995-08-23 | 半導体集積回路装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963980A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118674A (ja) * | 2010-01-08 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置及びその製造方法 |
| JP2013069990A (ja) * | 2011-09-26 | 2013-04-18 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
-
1995
- 1995-08-23 JP JP21456395A patent/JPH0963980A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118674A (ja) * | 2010-01-08 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置及びその製造方法 |
| JP2013069990A (ja) * | 2011-09-26 | 2013-04-18 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100937297B1 (ko) | 기판 가열 장치 및 반도체 제조 방법 | |
| JP4874830B2 (ja) | 半導体装置の製造方法 | |
| US7666772B2 (en) | Heat treatment apparatus and method of manufacturing a semiconductor device | |
| US9484343B2 (en) | Insulated gate bipolar transistor with a free wheeling diode | |
| JPH06151344A (ja) | レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法 | |
| JP2005347704A (ja) | 熱処理装置、熱処理方法及び半導体装置の製造方法 | |
| JP2005142344A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP2006278532A (ja) | 熱処理方法及び半導体装置の製造方法 | |
| US7759259B2 (en) | Method of manufacturing semiconductor device | |
| EP2858095A1 (en) | Semiconductor manufacturing method and annealing method | |
| JP2006351871A (ja) | 熱処理装置、熱処理方法および半導体装置の製造方法 | |
| JP2005167005A (ja) | 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 | |
| JP2005322893A (ja) | 不純物添加方法及び半導体装置の製造方法 | |
| JPH0963980A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH11340157A (ja) | 光照射熱処理装置および光照射熱処理方法 | |
| JPS6476737A (en) | Manufacture of semiconductor integrated circuit device | |
| KR100699290B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| JP2001044132A (ja) | 半導体装置の作製方法 | |
| JP4391537B2 (ja) | 半導体装置 | |
| JP4964736B2 (ja) | プラズマ処理装置 | |
| US20050048779A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3908905B2 (ja) | 半導体装置の作製方法 | |
| JP3992650B2 (ja) | 半導体装置 | |
| JP3663352B2 (ja) | レーザー処理方法、およびメモリ装置の作製方法、並びに絶縁ゲート型半導体装置の作製方法 | |
| JP4585027B2 (ja) | 半導体装置 |