JP2005347704A - 熱処理装置、熱処理方法及び半導体装置の製造方法 - Google Patents

熱処理装置、熱処理方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005347704A
JP2005347704A JP2004168893A JP2004168893A JP2005347704A JP 2005347704 A JP2005347704 A JP 2005347704A JP 2004168893 A JP2004168893 A JP 2004168893A JP 2004168893 A JP2004168893 A JP 2004168893A JP 2005347704 A JP2005347704 A JP 2005347704A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
heat treatment
light
region
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004168893A
Other languages
English (en)
Other versions
JP3910603B2 (ja
Inventor
Takayuki Ito
貴之 伊藤
Kyoichi Suguro
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004168893A priority Critical patent/JP3910603B2/ja
Priority to US10/926,306 priority patent/US7122448B2/en
Publication of JP2005347704A publication Critical patent/JP2005347704A/ja
Application granted granted Critical
Publication of JP3910603B2 publication Critical patent/JP3910603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】結晶欠陥を抑制して熱処理することが可能な熱処理装置を提供する。
【解決手段】半導体基板1を載置する基板ステージ31と、基板ステージ31に対向して配置され、半導体基板1の表面に0.1m秒〜100m秒のパルス幅で光を照射する光源40と、半導体基板1の外縁より内部に照射領域が設けられるように、外縁に沿った領域に照射される光を選択的に減光するマスク10とを備える。
【選択図】図1

Description

本発明は、半導体装置の熱処理方法に関し、特に高輝度光源を用いる熱処理装置、熱処理方法及び半導体装置の製造方法に関する。
大規模集積回路(LSI)等の半導体装置の性能向上は、集積度を高めること、即ち半導体装置を構成する素子の微細化により実現できる。このため、LSIはますます大規模化し、金属・酸化膜・半導体(MOS)トランジスタ等の素子の微細化もさらに勢いを増して進んできている。素子が微細化されるに伴い、MOSトランジスタ等の寄生抵抗及びショートチャネル効果は大きくなる。そのため、低抵抗層及び浅いpn接合の形成はその重要性を増してきている。
例えば、20nm以下の浅いpn接合を形成するためには、まず、浅い不純物添加領域を形成する。浅い不純物添加領域の形成には、低加速エネルギで不純物を半導体基板にイオン注入する方法がある。半導体基板に添加された不純物を熱処理により活性化して、浅い不純物拡散領域が形成される。不純物拡散領域の拡散層抵抗を下げるためには、不純物の活性化熱処理を高温で行うことが必要である。
しかし、不純物としてイオン注入されたボロン(B)等のp型不純物、及びリン(P)や砒素(As)等のn型不純物は、半導体基板のシリコン(Si)結晶中での拡散係数が大きい。現行のハロゲンランプを用いた急速熱処理(RTA)で要する処理時間では、不純物が半導体基板の内方及び外方へ拡散してしまう。その結果、高濃度の不純物を有する浅い不純物拡散領域を半導体基板に形成することができない。また、不純物の拡散を抑制するために、RTAの熱処理温度を下げると、高濃度の不純物の活性化は望めない。このように、高濃度の不純物が活性化した低抵抗の浅い不純物拡散領域を半導体基板に形成することは困難である。
近年、RTAの問題を解決するために、不純物の活性化に必要な熱エネルギを瞬時に供給することができる、フラッシュランプやヤグ(YAG)レーザ等のパルス光源を用いたパルス光アニール法が検討されている(例えば、特許文献1参照。)。キセノン(Xe)フラッシュランプは、Xeガスを封入した石英管を有し、コンデンサ等に蓄えられた電荷を管内で瞬時に放電させる。その結果、例えば数100μs〜数100msの時間の範囲で高輝度の白色光を発光させることが可能である。フラッシュランプ光を吸収した半導体基板は瞬時に発熱し、不純物の活性化に必要な熱エネルギを瞬時に得ることができる。したがって、フラッシュランプアニール法では、半導体基板に注入された不純物の濃度プロファイルをほとんど変化させずに、高濃度の不純物を活性化することができる。
しかし、フラッシュランプアニール法により不純物を均一性良く高濃度に活性化させるためには、20J/cm2以上の大きな照射エネルギが必要となる。そして、半導体基板表面には急激な温度上昇が生じる。その結果、半導体基板の表面側と裏面側との間に温度差が発生し、半導体基板内部では熱応力が増加する。熱応力により誘起されたスリップや転位等の結晶欠陥により半導体基板の破損が生じ易く、生産歩留りの低下を招く。このように、現状のフラッシュランプアニール法では、半導体基板に発生する結晶欠陥を抑制して熱処理を行うことは困難である。
米国特許第4151008号明細書
本発明は、半導体基板に発生する結晶欠陥を抑制して熱処理を行うことが可能な熱処理装置、熱処理方法及び半導体装置の製造方法を提供することを目的とする。
本発明の第1の態様によれば、(イ)半導体基板を載置する基板ステージと、(ロ)基板ステージに対向して配置され、半導体基板の表面に0.1m秒〜100m秒のパルス幅で光を照射する光源と、(ハ)半導体基板の外縁より内部に照射領域が設けられるように、外縁に沿った領域に照射される光を選択的に減光するマスクとを備える熱処理装置が提供される。
本発明の第2の態様によれば、(イ)処理室の基板ステージに搭載された半導体基板を300℃以上、且つ600℃以下の温度に加熱し、(ロ)半導体基板の外縁に沿った領域に照射される光を選択的に減光することにより外縁より領域分内部に照射領域を設け、半導体基板の表面を0.1m秒〜100m秒のパルス幅の光で照射することを含む熱処理方法が提供される。
本発明の第3の態様によれば、(イ)半導体基板を第1の工程で処理し、(ロ)半導体基板を処理室の基板ステージに搭載して、半導体基板を300℃以上、且つ600℃以下の温度に加熱し、(ハ)半導体基板の外縁に沿った領域に照射される光を選択的に減光することにより外縁より領域分内部に照射領域を設け、半導体基板の表面を0.1m秒〜100m秒のパルス幅の光で照射し、(ニ)半導体基板を第2の工程で処理することを含む半導体装置の製造方法が提供される。
本発明によれば、半導体基板に発生する結晶欠陥を抑制して熱処理を行うことが可能な熱処理装置、熱処理方法及び半導体装置の製造方法を提供することができる。
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、本発明の第1〜第3の実施の形態では、イオン注入された不純物の活性化熱処理工程を用いて説明する。注入する不純物は、例えばn型不純物としてはPあるいはAsが、p型不純物としてはBが用いられる。しかし、本発明の第1〜第3の実施の形態に係る熱処理工程は、不純物活性化熱処理工程に限定されない。例えば、酸化膜、窒化膜等の絶縁膜形成や損傷層等の再結晶化等の熱処理工程に適用できることは勿論である。
(第1の実施の形態)
本発明の第1の実施の形態に係る熱処理装置は、図1に示すように、処理室30と、ガス供給系35と、光源40と、制御システム20とを備えている。処理室30には、ガス供給系35に接続された導入配管36、及び排気配管37が設けられている。処理室30の上部には、透明窓38が光源40に対向して配置されている。処理室30内の底部には、半導体基板1を載置する基板ステージ31が配置されている。処理室30内に、透明窓38及び半導体基板1の間に設置されるマスク10を載置するマスクステージ33が配置されている。基板ステージ31及びマスクステージ33のそれぞれは、基板ステージ移動機構32及びマスクステージ移動機構34に接続されている。また、光源40には電源39が接続されている。更に、基板ステージ31、基板ステージ移動機構32、マスクステージ移動機構34、ガス供給系35、及び電源39のそれぞれは、制御システム20に接続されている。
Si等の半導体基板1に注入された不純物を活性化するための熱処理を行う処理室30は、例えばステンレススチール等の金属製である。基板ステージ31には、ステンレススチール、アルミニウムナイトライド(AlN)、セラミックスあるいは石英等が用いられる。基板ステージ31の内部には、半導体基板1を予備加熱する加熱源41が設けられている。加熱源41としては、ニクロム線等の埋め込み金属ヒータや加熱ランプ等が用いられる。予備加熱は、制御システム20により温度制御される。
基板ステージ移動機構32は、透明窓38に対向する平面内で基板ステージ31を移動させることができる。マスクステージ移動機構34は、透明窓38に対向する平面内でマスクステージ33を移動させることができる。基板ステージ移動機構32及びマスクステージ移動機構34のそれぞれは、制御システム20により制御される。
半導体基板1の熱処理時には、ガス供給系35から導入配管36を通して、窒素(N2)、アルゴン(Ar)等の不活性ガス等が処理室30に導入される。処理室30に導入された不活性ガスは、排気配管37から排気される。不活性ガスの流量は、制御システム20により制御される。
フラッシュランプ等の光源40は、合成石英等の透明窓38を介して、半導体基板1表面をパルス状に光照射して加熱する。パルス電源等の電源39は、光源40を約0.1m秒〜100m秒の極短パルス幅で駆動する。電源39は、制御システム20により、光源40の出射光のパルス幅及び照射エネルギを制御する。光源40の照射エネルギ密度は、例えば15J/cm2から40J/cm2の範囲、望ましくは20J/cm2から34J/cm2の範囲である。なお、透明窓38は、半導体基板1を照射する光源40の出射光を透過させると共に、処理室30を光源40から隔離して気密保持の働きもする。
光源40に用いられるXeフラッシュランプによる加熱では、図2に示すように、例えば最高到達温度が約1300℃で、半値幅が約1m秒の温度プロファイルが得られる。Xeフラッシュランプでは、RTAで使用されるハロゲンランプ等の赤外線ランプに比べて急峻な温度上昇と温度降下が実現できる。例えば、ハロゲンランプ光では、450℃〜1300℃間の昇降温時間は10秒以上、例えば約15秒である。その上、900℃〜1300℃の100℃間の昇/降温時間が2〜3秒必要である。一方、フラッシュランプ光では、450℃〜1300℃間の昇降温時間は、0.1m秒〜100m秒、望ましくは0.5m秒〜50m秒の間である。なお、半導体基板1の表面温度は、高速パイロメータにより測定している。
イオン注入された不純物の活性化熱処理において、昇/降温時間が0.1m秒未満では、最高到達温度が900℃未満となり、半導体基板1に注入された不純物の活性化が不十分となる。また、昇/降温時間が100m秒を越えると、到達温度が1400℃を越えてしまう。半導体基板1が1400℃を越えて加熱されると、注入された不純物の拡散が顕著となる。その結果、半導体基板1に注入された不純物の拡散のために、半導体基板1の表面近傍に浅いpn接合を形成することが困難となる。
また、活性化熱処理では、基板ステージ31に載置された半導体基板1は、加熱源41により、例えば300〜600℃、望ましくは400〜500℃の範囲で予備加熱されている。予備加熱時間は、例えば10秒〜120秒程度が望ましい。予備加熱は、半導体基板1にダメージが誘起されない温度と時間に設定されている。予備加熱温度が300℃より低いと、最高到達温度が900℃未満となる場合がある。また、予備加熱温度が600℃を越えると、到達温度が1400℃より高くなる場合がある。
第1の実施の形態に係る熱処理装置では、図2に示したように、450℃〜1300℃間の昇降温時間は、約3m秒である。また、900℃〜1300℃の間の昇/降温時間は、例えば約1m秒である。第1の実施の形態によれば、半導体基板1に注入された不純物の活性化熱処理を、例えば900℃以上の高温で極短時間で実施することができる。したがって、活性化熱処理による不純物の拡散長を5nm以下に抑制して、浅いpn接合の形成が可能になる。
しかし、900℃以上の高温で極短時間の昇/降温サイクルでは、半導体基板1に熱応力によるスリップや転位等の結晶欠陥が発生し易い。更に、光源40のXeフラッシュランプの発光スペクトルは白色光に近く、図3に示すように、主な強度ピーク波長は、400nm〜500nmである。フラッシュランプ光の強度ピークを含む波長の範囲、例えば1μm以下の範囲の光は、半導体基板1表面から約0.1μmの深さの範囲の領域で吸収される。半導体基板1表面から数10μmの深さの範囲の領域では局所的に急激な温度上昇が生じる。その結果、半導体基板1の表面側と裏面側との間に約300℃から1000℃の温度差が発生し、半導体基板1内部では熱応力が増加する。一般に、半導体基板1の外縁領域は機械的強度が弱い。例えば、半導体基板1の裏面側からの300℃から600℃程度の加熱源41による予備加熱においても半導体基板1の外縁に反りが観察される。半導体基板1内部での熱応力の増加により、特に半導体基板1の外縁領域で結晶欠陥の発生が著しい。熱応力に起因する結晶欠陥により半導体基板1にダメージが発生し、半導体基板1が破損してしまう。このように、光源40による極短時間の加熱処理では、熱応力で発生するダメージのため半導体基板1の割れ耐性が不十分である。
第1の実施の形態に係る熱処理装置のマスク10には、図4に示すように、中央部に半導体基板1の直径より4mm以上、例えば8mm小さい直径の開口部12が設けられている。マスク10は、半導体基板1の外縁から外縁領域幅Woが4mmの範囲の外縁領域において、図1に示した光源40からのフラッシュランプ光を選択的に遮断するように配置されている。また、外縁領域幅Woは、半導体基板1の外縁の一部に設けられた結晶方位を示すノッチ2の切り込み幅Wnよりも大きくしてある。マスク10としては、波長が1μm以下の範囲の光を遮断する、例えばアルミニウム(Al)等の金属やシリコンカーバイド(SiC)等のような材料が用いられる。光源40から出射されるフラッシュランプ光は、マスク10の開口部12を通して開口部12に対応する半導体基板1表面の照射領域に達する。半導体基板1の外縁領域は、マスク10でフラッシュランプ光が遮断されて直接加熱されない。
第1の実施の形態に係る処理装置によるイオン注入不純物の活性化熱処理では、図5に示すように、ダメージの発生を抑制し所望の活性化率を達成するために、半導体基板1の予備加熱温度に依存するフラッシュランプ光の照射エネルギ密度の熱処理条件領域が与えられる。即ち、フラッシュランプ光の照射エネルギ密度が熱処理条件領域の下限以下では不純物の活性化が不十分となり、低抵抗層を形成することができない。照射エネルギ密度が熱処理条件領域の上限以上では半導体基板1にダメージが発生してしまう。例えば、フラッシュランプ光の照射エネルギ密度の熱処理条件領域は、半導体基板1の600℃及び300℃の予備加熱温度に対し、それぞれ約18J/cm2から27J/cm2及び約26J/cm2から36J/cm2で与えられる。また、予備加熱温度が450℃の近傍では、照射エネルギ密度の熱処理条件領域が約20J/cm2から34J/cm2で与えられる。
比較例として、図1に示した熱処理装置のマスク10を取り除いて通常の活性化熱処理が実施されている。比較例においては、半導体基板1の外縁領域を遮光するマスク10を用いていないため、半導体基板1の外縁を含む全領域がフラッシュランプ光で加熱される。その結果、半導体基板1の外縁領域での熱応力起因のダメージにより半導体基板1の破損が生じる。比較例では、図6に示すように、熱処理条件領域の下限は第1の実施の形態に係る熱処理条件領域の下限とほぼ同様である。しかし、比較例の熱処理条件領域の上限は第1の実施の形態に係る熱処理条件領域の上限と比べ照射エネルギ密度が7J/cm2以上減少している。このように、熱処理条件領域が1/2以下に縮小している。
第1の実施の形態に係る熱処理装置では、マスク10を用いている。半導体基板1の外縁から外縁領域幅Woの範囲の外縁領域においては、マスク10によりフラッシュランプ光が遮断されて直接加熱されない。したがって、半導体基板1の外縁から外縁領域幅Woの領域に生じる結晶欠陥が抑制され、半導体基板1の割れ耐性が向上する。
次に、第1の実施の形態に係る熱処理方法及び半導体装置の製造方法を、pMOSトランジスタの製造工程を例にして説明する。なお、半導体装置としては、pMOSトランジスタに限定されない。例えば、nMOSトランジスタや相補型MOS(CMOS)トランジスタ等であってもよい。また、酸化(SiO2)膜に代えて、酸窒化シリコン(SiON)膜、窒化シリコン(Si34)膜等の絶縁膜や、SiO2膜と、SiON膜、Si34膜、及び各種の金属酸化膜等との複合絶縁膜を用いた金属・絶縁膜・半導体(MIS)トランジスタであってもよいことは勿論である。
(イ)まず、図7に示すように、p型Si等の半導体基板1にn型不純物のV族原子、例えばAsをイオン注入し、nウェル層3が形成される。nウェル層3の周囲に、フォトリソグラフィ及び反応性イオンエッチング(RIE)法等を用いてトレンチが形成される。設けられたトレンチに、例えば減圧気相成長(LPCVD)法によりSiO2等の絶縁膜が堆積して埋め込まれる。その後、化学機械研磨(CMP)法等により半導体基板1のnウェル層3表面に堆積した絶縁膜を除去し、素子分離領域4が形成される。素子分離領域4の間に素子領域が形成される。
(ロ)半導体基板1の素子領域表面に、例えば熱酸化膜等の絶縁膜が形成される。絶縁膜上に、例えばLPCVD法により多結晶Si(poly−Si)膜が堆積される。フォトリソグラフィ及びRIE法によりpoly−Si膜及び絶縁膜の一部を選択的に除去し、図8に示すように、ゲート電極6及びゲート絶縁膜5が形成される。
(ハ)ゲート電極6をマスクとして、活性層イオン注入工程(第1の工程)が実施される。半導体基板1が露出した表面にイオン注入法により、p型不純物となるIII族元素、例えばBが注入される。Bのイオン注入の条件は、例えば、加速エネルギが0.2keVで、ドーズ量が1×1015cm-2である。その結果、ゲート絶縁膜5の両端及び素子分離領域4の間に、図9に示すように、半導体基板1の表面から約15nmの深さの不純物注入層7が形成される。
(ニ)半導体基板1を、図1に示した熱処理装置の基板ステージ31に載置する。活性化熱処理では、基板ステージ31の加熱源41により半導体基板1が裏面側から、例えば450℃で予備加熱される。半導体基板1を450℃の予備加熱温度で維持しながら、光源40のフラッシュランプ光がマスク10を介して半導体基板1の表面側から、例えばパルス幅が1ms及び照射エネルギ密度が30J/cm2の条件で照射される。活性化熱処理により、不純物注入層7に注入されたBが格子位置に置換して取り込まれ、活性化する。その結果、図10に示すように、ゲート絶縁膜5の両端及び素子分離領域4の間にp型の活性層8が形成される。
(ホ)引き続き、層間絶縁膜形成工程(第2の工程)で、半導体基板1の表面に、例えばSiO2膜等の層間絶縁膜を堆積する。そして、ゲート電極6、及びソース/ドレイン領域に対応するp型の活性層8の上の層間絶縁膜に、コンタクトホールがそれぞれ開口される。それぞれのコンタクトホールを介してゲート電極6、及びp型の活性層8に配線が接続される。このようにして、半導体装置が製造される。
第1の実施の形態に係る熱処理方法では、イオン注入の過程で形成された不純物注入層7に注入された不純物は、所望の活性化率を達成するのに十分な照射エネルギ密度で活性化熱処理される。また、活性化熱処理では、マスク10を用いることにより半導体基板1の外縁から外縁領域幅Woの領域においてフラッシュランプ光が遮断されて直接加熱されない。その結果、半導体基板1に発生する結晶欠陥を抑制して、浅いpn接合を形成することが可能となる。このように、第1の実施の形態によれば、半導体基板1の割れ耐性を向上させ、半導体装置の製造を高歩留りで行うことが可能となる。
上記の説明では、半導体基板1の外縁から4mmの外縁領域幅Woの外縁領域をマスク10により選択的に遮光するように開口部12が設けられている。しかし、マスク10の外縁領域幅Woは、4mmに限定されない。外縁領域幅Woとしては、半導体基板1の外縁から約2mmから10mmの範囲であればよい。外縁領域幅Woが2mm未満では、ノッチ2の切り込み幅Wnと同程度になり、ノッチ2近傍でダメージの発生が大きくなり易い。また、外縁領域幅Woを10mmより広くすると、半導体基板1の割れ耐性は向上するが、照射領域が狭く限定されてしまう。その結果、半導体基板1の面内に配置可能な半導体装置のチップ数が限定され、歩留りに影響する。
また、第1の実施の形態に係る熱処理装置において、マスク10は、図1に示したように、透明窓38及び半導体基板1の間に配置されている。しかし、マスク10の位置は、光源40及び半導体基板1の間であればよいことは勿論である。例えば、図11に示すように、光源40及び透明窓38の間にマスク10を配置してもよい。
また、上記の説明では、マスク10に遮光膜を用いている。しかし、マスク10の材質は、遮光膜に限定されない。例えば、マスク10として、光源40の出射光のピーク波長を含む成分、例えば波長が1μm以下の光を吸収、反射、及び散乱等により20%以上減光する材質であれば、同様の効果を与えることが確認されている。減光材質としては、例えば減光(ND)フィルタ等が使用可能である。また、クロム(Cr)等の金属や酸化クロム(CrO)等の金属化合物等の遮光膜は、500nm以下の厚さで堆積すると光透過率を調整することが可能となる。減光材質として、合成石英等の透明基板上に形成した遮光膜をパターニングすればよい。また、減光材質として、poly−Si等の光吸収膜を用いてもよい。更に、減光材質に代えて、透明基板の表面を擦りガラス状にして光透過率を調整してもよい。例えば、図1に示した透明窓38の一部表面領域を擦りガラス加工して、波長が1μm以下の光を20%以上散乱させるようにすればよい。この場合、図12に示すように、透明窓38aの表面に、半導体基板1の直径よりも約4mmから20mm小さい直径の透光部138及び透光部138の周囲に擦りガラス状のマスク100が設けられる。
(第2の実施の形態)
本発明の第2の実施の形態に係る熱処理装置では、図13に示すように、マスク110が半導体基板1表面上の外縁領域に設けられている。図1に示したマスク10の代わりに、光源40からのフラッシュランプ光は、マスク110が形成された半導体基板1の全面に照射される。マスク110が形成される外縁領域の幅Woは、図14に示すように、ノッチ2の切り込み幅Wnよりも広く設けられている。マスク110としては、Al、銀(Ag)、ロジウム(Rh)、ニッケル(Ni)、白金(Pt)、及びアンチモン(Sb)等の反射率の高い金属膜や、減光材質等の光透過率が80%以下の材料が使用できる。マスク110により、半導体基板1の外縁領域では、フラッシュランプ光が選択的に遮断、あるいは20%以上減光される。したがって、半導体基板1に発生するダメージを抑制することができ、半導体基板1の割れ耐性を向上させることが可能となる。第2の実施の形態では、半導体基板1の表面上に形成されたマスク110により、光源40からのフラッシュランプ光を選択的に減光あるいは遮断している点が第1の実施の形態と異なる。他の構成は、第1の実施の形態と同様であるので、重複した説明は省略する。
マスク110として、図15に示すように、半導体基板1上のSiO2等の絶縁膜113を緩衝材として、poly−Si等のような光吸収膜114が堆積された多層膜を用いて説明する。膜厚がそれぞれ約300nmのSiO2膜及びpoly−Si膜を有する多層膜では、下地の半導体基板1への熱エネルギ到達量を半分に削減できる。例えば、絶縁膜113及び光吸収膜114の膜厚を、それぞれ300nmとして堆積した多層膜のマスク110を、半導体基板1の外縁から約3mmの外縁領域幅Woで形成する。ノッチ2での外縁領域幅Wonは、例えば、約1mmである。
半導体基板1の外縁領域に形成されたマスク110では、図16に示すように、照射エネルギ密度の熱処理条件領域が与えられる。第2の実施の形態に係る熱処理条件領域の下限は、図6に示した比較例の熱処理条件領域の下限とほぼ同様である。しかし、熱処理条件領域の上限は、半導体基板1の600℃から300℃の予備加熱温度に対し、約24J/cm2から34J/cm2と、比較例より高い。このように、第2の実施の形態に係る熱処理方法によれば、半導体基板1の割れ耐性を向上させることが可能となる。
また、半導体基板1の熱処理温度の面内均一性は、半導体基板1の照射領域が半導体装置が形成されるチップ領域より広いほど向上する。第2の実施の形態では、複数の半導体基板1に製造される異なる半導体装置毎に照射領域を規定する外縁領域にマスク110を形成することができる。したがって、第2の実施の形態によれば、熱処理温度の面内均一性を劣化させずに熱処理することが可能となる。
(第3の実施の形態)
本発明の第3の実施の形態に係る熱処理装置では、図17に示すように、マスク10aがマスクステージ33に載置されている。マスク10aには、図18に示すように、開口幅WAの矩形状の開口部12aが設けられている。マスク10aとしては、Al等の金属やSiC等のように、波長が1μm以下の範囲の光を遮断する材料が用いられる。マスク10aは、開口部12aに対応する照射領域が半導体基板1の外縁の内部に位置するように配置される。半導体基板1の外縁領域はフラッシュランプ光が照射されない。その結果、半導体基板1のダメージの発生を抑制することができ、半導体基板1の割れ耐性の向上が可能となる。第3の実施の形態に係る熱処理装置では、矩形状の開口部12aを有するマスク10aを用いる点が、第1の実施の形態と異なる。他の構成は、第1の実施の形態と同様であるので、重複した説明は省略する。
例えば、直径が200mmのSi等の半導体基板1にイオン注入した不純物が、図17の熱処理装置を用いて活性化熱処理される。半導体基板1のダメージ発生に対するマスク10aの開口部12aの開口幅WAと熱処理条件との関係を図19及び図20に示す。図19及び図20より、開口幅WAが小さくなるほど、照射エネルギ密度及び予備加熱温度に関する半導体基板1のダメージ耐性が向上する。
フラッシュランプ光では、半導体基板1表面から数10μmの深さの表面層のみが局所的に加熱される。そのため、半導体基板1の表面側と裏面側とで300℃から1000℃にも及ぶ急峻な温度差が発生する。例えば、直径が200mmのSi半導体基板1を全面照射して、表面層を1300℃に加熱する。Si結晶の熱膨張率は約3×10-6-1であるため、加熱された表面層のSi結晶は表面に平行な方向に約1mm膨張する。半導体基板1表面での照射領域を限定しない全面照射方法では、加熱される表面層及び非加熱の裏面層間のSi結晶の熱膨張の差が大きくなる。その結果、熱応力が増加し、Si結晶の脆性破壊臨界点を超えて半導体基板1が破損してしまう。
一方、第3の実施の形態に係るマスク10aを用いると、半導体基板1の表面での照射領域は、開口部12aの開口幅WAとほぼ同様になる。例えば、開口部12aの開口幅WAを20mmとしてSi半導体基板1表面での照射領域を限定すれば、加熱された表面層のSi結晶の熱膨張は約0.1mmまで抑制できる。このようにして、半導体基板1へ与える熱応力は減少する。その結果、ダメージ耐性の向上に繋がり、半導体基板1の破損が防止できる。このように、第3の実施の形態によれば、スリップや転位等の結晶欠陥の発生を抑制して、半導体装置の製造が実現できる。
第3の実施の形態では、マスク10aの開口部12aにより半導体基板1の表面の照射領域が限定されている。半導体基板1の全照射領域を走査するため、図17に示した制御システム20により基板ステージ移動機構32が制御されて、基板ステージ31が逐次移動させられる。逐次移動の毎に、光源40のフラッシュランプ光を照射する。このように、半導体基板1の全照射領域で熱処理が行われる。なお、半導体基板1の全照射領域の走査には、基板ステージ31を逐次移動している。しかし、制御システム20によりマスクステージ移動機構34を制御してマスクステージ33に載置されたマスク10aを逐次移動してもよいことは勿論である。
例えば、半導体基板1上に、図21に示すように、半導体装置の複数のチップ領域51a、51b、51c、・・・、51dが設けられる。チップ領域51a〜51dは、例えば20mm×20mmである。複数のチップ領域51a〜51dのそれぞれに、例えばp型不純物のBが、0.5keVの加速エネルギ、及び 1×1015cm-2のドーズ量でイオン注入される。その後、半導体基板1は図17に示した熱処理装置の基板ステージ31に載置される。マスク10aの開口部12aの開口幅WAは、チップ領域51a〜51dと同様に20mm×20mmである。
活性化熱処理工程は、制御システム20により制御される。まず、加熱源41により半導体基板1が450℃に予備加熱される。基板ステージ移動機構32により基板ステージが逐次移動され、開口部12aを介して各チップ領域51a〜51dが光源40のフラッシュランプ光で加熱される。光源40のフラッシュランプ光の照射エネルギ密度は24J/cm2で、パルス幅は1m秒である。活性化熱処理後、チップ領域51a〜51dのそれぞれで、電気的特性の測定が行われる。例えば、シート抵抗の半導体基板1の面内均一性が評価される。第3の実施の形態に係る熱処理方法では、シート抵抗の半導体基板1の面内分布の標準偏差σは、約1%である。
比較例として、第3の実施の形態と同一注入条件でイオン注入された半導体基板の複数のチップ領域に対し、マスク10a無しの状態で光源40のフラッシュランプ光の一括全面照射により活性化熱処理が実施されている。活性化熱処理条件も、第3の実施の形態と同一にしてある。比較例のシート抵抗の面内分布の標準偏差σは約5%である。
光源40は、図22に示すように、基板ステージ31と対向する平面内に配列された管状の複数のランプエレメント141a、141b、141c、・・・、141d及び複数のランプエレメント141a〜141dを収納したランプハウジング140を有している。なお、図22では、光源40及び基板ステージ31以外の熱処理装置の構成部材は図示を省略している。直径が200mm、あるいは300mm等の大面積を有する半導体基板1に対して、フラッシュランプ光の一括照射で熱処理を行う場合、半導体基板1の照射領域は、直上及び周辺に配置された複数のランプエレメント141a〜141dから入射するフラッシュランプ光で加熱される。半導体基板1の中央側の方が半導体基板1の外縁側に比べ、実質的な照射エネルギ密度が高くなる。即ち、一括照射の場合、光源40のランプエレメント141a〜141dの形状及び配置等の幾何学的要因により、照射エネルギ密度が変動を受けやすい。
また、マスク10a無しの一括照射において、照射エネルギ密度を27J/cm2まで上げると、シート抵抗の面内分布の標準偏差σが約2%まで向上する。照射エネルギ密度を上げることで、半導体基板1の外縁側のBの活性化率が上昇することに加え、半導体基板1の中央側ではBの活性化率が飽和し始めることに起因している。更に、面内均一性を向上させるため、照射エネルギ密度を30J/cm2近くまで上げると、半導体基板1にスリップが発生する。また、照射エネルギ密度が30J/cm2以上では、半導体基板1が破損してしまう。このように、フラッシュランプ光の一括照射方法では、照射エネルギ密度の熱処理条件領域が狭いため、熱処理条件の調整では、面内均一性の改善は不十分となる。
第3の実施の形態では、マスク10aの開口部12aを介して照射エネルギ密度が供給されている。したがって、光源40の幾何学的要因による照射エネルギ密度のばらつきを緩和することができる。このように、光源40からの照射エネルギ密度のばらつきを抑制することができ、熱処理工程の安定性や工程歩留りの向上が可能となる。
例えば、図21に示したチップ領域51a〜51dは、製造する半導体装置によって異なる。照射領域を半導体基板1上に設けられたチップ領域に合わせるため、図23に示すようなマスク10bを用いてもよい。マスク10bでは、遮光材質のL字型の可動部11a及び11bを組み合わせて開口部12bが設けられる。開口部12bの開口幅WAvは可動部11a、11bを調整することにより可変となる。このように、マスク10bにより、任意のチップ領域に合わせて照射領域を設定することにより、熱処理工程の高効率化が実現できる。
また、マスク10cでは、図24に示すように、遮光材質の矩形状の可動部11c及び11dが離間して開口部12cを設けている。開口幅WAvは可動部11c、11dを調整することにより可変である。マスク10cでは、照射領域は、例えば一方向に配列されたチップ領域となる。マスク10cでは、半導体基板1の外縁が照射領域に含まれるため、例えば第1及び第2の実施の形態で例示したマスク10、110等を併用することが望ましい。
また、図25に示すように、遮光膜のマスク10dに複数の開口部112a、112b、112c、・・・、112dを設けてもよい。複数の開口部112a〜112dは、例えば図21に示した複数のチップ領域51a〜51dに対応させておく。開口部112a〜112dの間の遮光膜は、チップ領域51a〜51dの間のダイシングラインに対応させてある。複数の開口部112a〜112dを介して、半導体基板1上の複数のチップ領域51a〜51dを一度にフラッシュランプ光で照射することができる。
また、マスクを用いずに、図22に示した光源40の複数のランプエレメント141a〜141dを図17の制御システム20で制御して順次照射することにより、照射領域を走査してもよい。各ランプエレメント141a〜141dの照射領域には、半導体基板1の外縁が含まれるため、例えば第1及び第2の実施の形態で例示したマスク10、110等を併用することが望ましい。
更に、図26に示すように、マスクを用いずに、必要な照射領域をカバーするだけの小型の光源40aを用いることができる。なお、図26では、光源40a及び基板ステージ以外の熱処理装置の構成部材は図示を省略している。光源40aでは、ランプエレメント及び放電用コンデンサを含む電源39の小型軽量化が可能となる。小型の光源40aを用いる場合には、光源40aを図示省略した光源移動機構により移動し、照射領域を走査すればよい。
(第3の実施の形態の変形例)
本発明の第3の実施の形態の変形例では、図17に示した熱処理装置により熱処理を行う際に、照射領域毎に熱処理条件が調整される。例えば、図21に示したチップ領域51a〜51dのそれぞれに対応して照射領域が限定されるマスク10aが用いられる。予め測定されたシート抵抗の面内分布の傾向に基づいて、熱処理条件が調整される。したがって、シート抵抗の面内分布を抑制することができ、均一性のよい電気的特性を有する半導体装置の製造が可能となる。第3の実施の形態の変形例は、照射領域毎に熱処理条件を調整する点が第3の実施の形態と異なる。他の構成は同様であるので、重複した説明は省略する。
例えば、図21に示した半導体基板1の複数のチップ領域51a〜51dのそれぞれに、p型不純物のBが、0.5keVの加速エネルギ、及び 1×1015cm-2のドーズ量でイオン注入される。その後、半導体基板1は図17に示した熱処理装置の基板ステージ31に載置される。チップ領域51a〜51d及びマスク10aの開口部12aの開口幅WAは、20mm×20mmである。
加熱源41により半導体基板1が450℃に予備加熱される。基板ステージ移動機構32により基板ステージが逐次移動され、開口部12aを介して各チップ領域51a〜51dが照射領域とされて、光源40のフラッシュランプ光で加熱される。光源40のフラッシュランプ光のパルス幅は1m秒である。半導体基板1の中央側の照射領域に対して、フラッシュランプ光の照射エネルギ密度は24J/cm2である。一方、半導体基板1の外縁側の照射領域に対しては、フラッシュランプ光の照射エネルギ密度は26J/cm2である。活性化熱処理後、チップ領域51a〜51dのそれぞれで、電気的特性の測定が行われ、シート抵抗の半導体基板1の面内均一性が評価される。第3の実施の形態の変形例に係る熱処理方法では、シート抵抗の半導体基板1の面内分布の標準偏差σは、約0.6%と減少している。
一般に、半導体基板1の外縁近傍では熱が逃げやすく、加熱効率が低下してしまう。しかし、第3の実施の形態の変形例では、必要に応じて照射領域毎に照射エネルギ密度を補正することができるため、熱処理温度の面内均一性の向上が可能となる。したがって、半導体装置の電気的特性のばらつきを抑制して、熱処理工程の歩留りを向上させることができる。
(その他の実施の形態)
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
本発明の第1〜第3の実施の形態においては、図1の光源40としてXeフラッシュランプをもちいている。しかし、光源40はXeフラッシュランプに限定されるものではなく、例えば、他の希ガス、水銀、及び水素等を用いたフラッシュランプ、エキシマレーザ、YAGレーザ、一酸化炭素ガス(CO)レーザ、及び二酸化炭素(CO2)レーザ等のレーザ、あるいはXeアーク放電ランプ等のような高輝度発光が可能な光源であってもよいことは勿論である。また、フラッシュランプとして、複数のランプエレメントを有する構造で説明している。しかし、フラッシュランプの構造は限定されない。例えば、シングルエンド型のフラッシュランプであってもよいことは勿論である。
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
本発明の第1の実施の形態に係る熱処理装置の一例を示す概略図である。 本発明の第1の実施の形態に係る熱処理装置の光源の加熱特性の一例を示す図である。 本発明の第1の実施の形態に係る熱処理装置の光源の発光スペクトルの一例を示す図である。 本発明の第1の実施の形態に係る熱処理装置のマスクの一例を示す図である。 本発明の第1の実施の形態に係る熱処理装置の照射エネルギ密度の熱処理条件領域の一例を示す図である。 比較例による照射エネルギ密度の熱処理条件領域の一例を示す図である。 本発明の第1の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図(その1)である。 本発明の第1の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図(その2)である。 本発明の第1の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図(その3)である。 本発明の第1の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図(その4)である。 本発明の第1の実施の形態に係る熱処理装置におけるマスクの配置の他の例を示す概略図である。 本発明の第1の実施の形態に係る熱処理装置におけるマスクの他の例を示す図である。 本発明の第2の実施の形態に係る熱処理装置の一例を示す概略図である。 本発明の第2の実施の形態に係るマスクの一例を示す図である。 図14に示したマスクのA−A断面図の一例を示す図である。 本発明の第2の実施の形態に係る熱処理装置の照射エネルギ密度の熱処理条件領域の一例を示す図である。 本発明の第3の実施の形態に係る熱処理装置の一例を示す概略図である。 本発明の第3の実施の形態に係るマスクの一例を示す図である。 本発明の第3の実施の形態に係る熱処理装置によるダメージ発生に対する照射領域と照射エネルギ密度の関係の一例を示す図である。 本発明の第3の実施の形態に係る熱処理装置によるダメージ発生に対する照射領域と予備加熱温度の関係の一例を示す図である。 本発明の第3の実施の形態に係る熱処理方法の説明に用いる半導体基板の一例を示す図である。 本発明の第3の実施の形態に係る熱処理装置の光源の一例を示す図である。 本発明の第3の実施の形態に係るマスクの他の例を示す図である。 本発明の第3の実施の形態に係るマスクの更に他の例を示す図である。 本発明の第3の実施の形態に係るマスクの更に他の例を示す図である。 本発明の第3の実施の形態に係る熱処理装置の光源の他の例を示す図である。
符号の説明
1 半導体基板
10、10a〜10d、100、110 マスク
12、12a〜12c、112a〜112d 開口部
20 制御システム
30 処理室
31 基板ステージ
32 基板ステージ移動機構
33 マスクステージ
34 マスクステージ移動機構
38、38a 透明窓
39 電源
40、40a 光源
41 加熱源
113 絶縁膜
114 光吸収膜

Claims (7)

  1. 半導体基板を載置する基板ステージと、
    前記基板ステージに対向して配置され、前記半導体基板の表面に0.1m秒〜100m秒のパルス幅で光を照射する光源と、
    前記半導体基板の外縁より内部に照射領域が設けられるように、前記外縁に沿った領域に照射される前記光を選択的に減光するマスク
    とを備えることを特徴とする熱処理装置。
  2. 前記マスクが、前記光のピーク波長を含む成分に対して0.2以上の減光率を有することを特徴とする請求項1に記載の熱処理装置。
  3. 処理室の基板ステージに搭載された半導体基板を300℃以上、且つ600℃以下の温度に加熱し、
    前記半導体基板の外縁に沿った領域に照射される光を選択的に減光することにより前記外縁より前記領域分内部に照射領域を設け、前記半導体基板の表面を0.1m秒〜100m秒のパルス幅の前記光で照射する
    ことを含むことを特徴とする熱処理方法。
  4. 前記領域が、前記光のピーク波長を含む成分に対して0.2以上の比率で減光されることを特徴とする請求項3に記載の熱処理方法。
  5. 前記領域が、前記基板ステージ及び前記光を照射する光源の間に設けられたマスクにより減光されることを特徴とする請求項3又は4に記載の熱処理方法。
  6. 前記領域の表面に、前記光を減光するマスクが形成されていることを特徴とする請求項3又は4に記載の熱処理方法。
  7. 半導体基板を第1の工程で処理し、
    前記半導体基板を処理室の基板ステージに搭載して、前記半導体基板を300℃以上、且つ600℃以下の温度に加熱し、
    前記半導体基板の外縁に沿った領域に照射される光を選択的に減光することにより前記外縁より前記領域分内部に照射領域を設け、前記半導体基板の表面を0.1m秒〜100m秒のパルス幅の前記光で照射し、
    前記半導体基板を第2の工程で処理する
    ことを含むことを特徴とする半導体装置の製造方法。
JP2004168893A 2004-06-07 2004-06-07 熱処理装置、熱処理方法及び半導体装置の製造方法 Expired - Fee Related JP3910603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004168893A JP3910603B2 (ja) 2004-06-07 2004-06-07 熱処理装置、熱処理方法及び半導体装置の製造方法
US10/926,306 US7122448B2 (en) 2004-06-07 2004-08-26 Annealing apparatus, annealing method, and manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004168893A JP3910603B2 (ja) 2004-06-07 2004-06-07 熱処理装置、熱処理方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005347704A true JP2005347704A (ja) 2005-12-15
JP3910603B2 JP3910603B2 (ja) 2007-04-25

Family

ID=35449528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168893A Expired - Fee Related JP3910603B2 (ja) 2004-06-07 2004-06-07 熱処理装置、熱処理方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7122448B2 (ja)
JP (1) JP3910603B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266471A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2008130693A (ja) * 2006-11-17 2008-06-05 Toyota Motor Corp 熱処理用マスク、熱処理用マスク製造方法、及び熱処理用マスクを用いたウェハの熱処理装置
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2008277696A (ja) * 2007-05-07 2008-11-13 Toshiba Corp 半導体装置の製造方法
JP2011512674A (ja) * 2008-02-15 2011-04-21 アプライド マテリアルズ インコーポレイテッド ミリ秒アニーリング(dsa)の縁部保護
JP2011119419A (ja) * 2009-12-03 2011-06-16 Sumitomo Heavy Ind Ltd レーザ処理装置及びレーザ処理方法
JP2012244025A (ja) * 2011-05-23 2012-12-10 Ushio Inc 光照射装置および光照射方法
JPWO2011096326A1 (ja) * 2010-02-04 2013-06-10 富士電機株式会社 半導体素子の製造方法および半導体素子の製造装置
JP2013149712A (ja) * 2012-01-18 2013-08-01 Toshiba Corp 半導体装置の製造方法
JP2014135507A (ja) * 2014-03-17 2014-07-24 Dainippon Screen Mfg Co Ltd 熱処理装置
WO2015129155A1 (ja) * 2014-02-26 2015-09-03 信越半導体株式会社 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法
WO2015141135A1 (ja) * 2014-03-17 2015-09-24 信越半導体株式会社 半導体基板の評価方法
KR20160072785A (ko) * 2014-12-15 2016-06-23 도쿄엘렉트론가부시키가이샤 광조사 장치
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Screenホールディングス ドーパント導入方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080132045A1 (en) * 2004-11-05 2008-06-05 Woo Sik Yoo Laser-based photo-enhanced treatment of dielectric, semiconductor and conductive films
US20060099827A1 (en) * 2004-11-05 2006-05-11 Yoo Woo S Photo-enhanced UV treatment of dielectric films
US20070026690A1 (en) * 2004-11-05 2007-02-01 Yoo Woo S Selective frequency UV heating of films
JP2006145602A (ja) * 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 液晶表示パネル及び液晶表示装置
JP2006278532A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 熱処理方法及び半導体装置の製造方法
JP2007311442A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd 有機薄膜トランジスタおよびその製造装置と製造方法
US7730516B2 (en) 2007-02-27 2010-06-01 Sony Corporation TV-centric system
DE102007058002B4 (de) * 2007-12-03 2016-03-17 Mattson Thermal Products Gmbh Vorrichtung zum thermischen Behandeln von scheibenförmigen Halbleitersubstraten
US8434937B2 (en) 2008-05-30 2013-05-07 Applied Materials, Inc. Method and apparatus for detecting the substrate temperature in a laser anneal system
US7883988B2 (en) * 2008-06-04 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8460959B2 (en) * 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
US8658451B2 (en) 2009-11-06 2014-02-25 Ultratech, Inc. Activating GaN LEDs by laser spike annealing and flash annealing
DE112011102406T5 (de) * 2010-07-21 2013-07-04 Xenon Corp. Reduzierung von Streulicht während des Sinterns
JP5464192B2 (ja) 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
US9085824B2 (en) * 2012-06-22 2015-07-21 Veeco Instruments, Inc. Control of stray radiation in a CVD chamber
US9236443B2 (en) 2012-09-11 2016-01-12 University Of Florida Research Foundation, Incorporated High electron mobility transistors having improved reliability
WO2014134746A1 (en) * 2013-03-04 2014-09-12 Oerlikon Advanced Technologies Ag Apparatus for improved substrate heating
JP6587955B2 (ja) 2016-02-24 2019-10-09 株式会社Screenホールディングス 熱処理装置
US10505072B2 (en) 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
CN112614780A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 一种晶圆尖峰退火监控方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPH03253027A (ja) 1990-03-01 1991-11-12 Nec Corp 半導体装置の製造方法
JPH0697100A (ja) 1992-09-17 1994-04-08 Mitsubishi Electric Corp 半導体装置の加熱装置
US6073576A (en) * 1997-11-25 2000-06-13 Cvc Products, Inc. Substrate edge seal and clamp for low-pressure processing equipment
JP2004186495A (ja) * 2002-12-04 2004-07-02 Toshiba Corp 半導体装置の製造装置、半導体装置の製造方法、および半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266471A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2008130693A (ja) * 2006-11-17 2008-06-05 Toyota Motor Corp 熱処理用マスク、熱処理用マスク製造方法、及び熱処理用マスクを用いたウェハの熱処理装置
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法
JP2008277696A (ja) * 2007-05-07 2008-11-13 Toshiba Corp 半導体装置の製造方法
KR101608865B1 (ko) * 2008-02-15 2016-04-04 어플라이드 머티어리얼스, 인코포레이티드 밀리 세컨드 어닐링 (dsa)에지 보호
JP2011512674A (ja) * 2008-02-15 2011-04-21 アプライド マテリアルズ インコーポレイテッド ミリ秒アニーリング(dsa)の縁部保護
KR101850088B1 (ko) 2008-02-15 2018-04-18 어플라이드 머티어리얼스, 인코포레이티드 밀리 세컨드 어닐링 (dsa)에지 보호
KR101749041B1 (ko) * 2008-02-15 2017-06-20 어플라이드 머티어리얼스, 인코포레이티드 밀리 세컨드 어닐링 (dsa)에지 보호
JP2011119419A (ja) * 2009-12-03 2011-06-16 Sumitomo Heavy Ind Ltd レーザ処理装置及びレーザ処理方法
JPWO2011096326A1 (ja) * 2010-02-04 2013-06-10 富士電機株式会社 半導体素子の製造方法および半導体素子の製造装置
JP2012244025A (ja) * 2011-05-23 2012-12-10 Ushio Inc 光照射装置および光照射方法
JP2013149712A (ja) * 2012-01-18 2013-08-01 Toshiba Corp 半導体装置の製造方法
WO2015129155A1 (ja) * 2014-02-26 2015-09-03 信越半導体株式会社 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法
JP2015162489A (ja) * 2014-02-26 2015-09-07 信越半導体株式会社 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法
JP2015177103A (ja) * 2014-03-17 2015-10-05 信越半導体株式会社 半導体基板の評価方法
WO2015141135A1 (ja) * 2014-03-17 2015-09-24 信越半導体株式会社 半導体基板の評価方法
KR20160132821A (ko) 2014-03-17 2016-11-21 신에쯔 한도타이 가부시키가이샤 반도체 기판의 평가 방법
US9748151B2 (en) 2014-03-17 2017-08-29 Shin-Etsu Handotai Co., Ltd. Method for evaluating semiconductor substrate
JP2014135507A (ja) * 2014-03-17 2014-07-24 Dainippon Screen Mfg Co Ltd 熱処理装置
KR20160072785A (ko) * 2014-12-15 2016-06-23 도쿄엘렉트론가부시키가이샤 광조사 장치
KR102477369B1 (ko) * 2014-12-15 2022-12-13 도쿄엘렉트론가부시키가이샤 광조사 장치
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Screenホールディングス ドーパント導入方法

Also Published As

Publication number Publication date
US7122448B2 (en) 2006-10-17
JP3910603B2 (ja) 2007-04-25
US20050272228A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP3910603B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
JP4874830B2 (ja) 半導体装置の製造方法
JP4825459B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
JP4015068B2 (ja) 半導体装置の製造方法
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
JP4342429B2 (ja) 半導体装置の製造方法
US7759259B2 (en) Method of manufacturing semiconductor device
US20110034015A1 (en) Heat treatment apparatus and method for manufacturing semiconductor device
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JP4896555B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP2006351871A (ja) 熱処理装置、熱処理方法および半導体装置の製造方法
JP2003059854A (ja) 光加熱装置、光加熱方法及び半導体装置の製造方法
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
JP2010141103A (ja) 半導体装置の製造方法および熱処理装置
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
JPH0963974A (ja) 半導体基板中へのドーピング層の形成方法
US20070022623A1 (en) Laser surface drying
TWI331772B (en) Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus
JP2012064948A (ja) 半導体装置の製造方法
JP4047322B2 (ja) 半導体装置の製造方法
JPH0963980A (ja) 半導体集積回路装置の製造方法および製造装置
JP2005079110A (ja) 半導体装置およびその製造方法
JP2010118516A (ja) 薄膜形成方法、及び薄膜形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070124

R151 Written notification of patent or utility model registration

Ref document number: 3910603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees