JP2007266471A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007266471A
JP2007266471A JP2006091812A JP2006091812A JP2007266471A JP 2007266471 A JP2007266471 A JP 2007266471A JP 2006091812 A JP2006091812 A JP 2006091812A JP 2006091812 A JP2006091812 A JP 2006091812A JP 2007266471 A JP2007266471 A JP 2007266471A
Authority
JP
Japan
Prior art keywords
substrate
processed
semiconductor
light
lamps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006091812A
Other languages
English (en)
Other versions
JP4896555B2 (ja
Inventor
Koji Itani
孝治 井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006091812A priority Critical patent/JP4896555B2/ja
Priority to US11/727,519 priority patent/US7643736B2/en
Publication of JP2007266471A publication Critical patent/JP2007266471A/ja
Application granted granted Critical
Publication of JP4896555B2 publication Critical patent/JP4896555B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

【課題】 ミリ秒単位の極短時間の加熱処理を行う場合においても、被処理基体の温度均一性を高く制御でき、良好な生産性を得ることができる半導体製造装置及び半導体製造方法を提供する。
【解決手段】 被処理基体１を配置する処理室３０と、処理室３０の上方に配置された複数のランプ３５ａ〜３５ｊと、被処理基体１の方向に対して複数のランプ３５ａ〜３５ｊの後方に位置し、複数のランプ３５ａ〜３５ｊの光に対する反射率の面内分布を空間的に制御して、複数のランプ３５ａ〜３５ｊの光を被処理基体に照射する反射手段３６とを備える。
【選択図】 図１

Description

本発明は、半導体製造装置及び半導体装置の製造方法に関する。
大規模集積回路（ＬＳＩ）を高性能化が進むにつれて、素子の集積度を高めること、即ち、ＬＳＩを構成する素子を微細化することが推進されている。素子を微細化するためには、平面パターンにおける不純物拡散領域の面積を縮小するだけでなく、深さ方向の拡散領域も浅くする必要がある。このため、例えばソース／ドレイン領域などの不純物拡散領域や、ゲート絶縁膜直下のチャネル領域などの機能領域を形成する際のイオン注入及びその後の熱処理（アニール）を最適化することが重要となってきている（例えば、特許文献１参照。）。
アニールは、例えば１０００℃、３０分等の条件で行われきた。しかし、このような高温・長時間のアニールでは、不純物の活性化と同時に不純物拡散も起こってしまう。このため、不純物の活性化を行いながら不純物拡散ができるだけ起こらないように、最小限の時間で処理する方法、例えば１０００℃、１０秒程度の条件で、タングステン（Ｗ）ハロゲンランプなどを用いたラピッドサーマルアニール（ＲＴＡ）が導入されてきている。しかし、ＲＴＡを利用してもアニール後に不純物の拡散が起こるため、所望の不純物のプロファイルを得ることが困難である。
活性化に必要なエネルギーを瞬時に供給する方法として、レーザーアニールが検討されている。しかし、レーザーは指向性の良い光であるので、多光子過程が起こったり干渉が起こったりする。また、単位時間、単位面積あたりのレーザー光のエネルギー密度が高くなりすぎる。その結果、半導体基板（ウエハ）の表面を溶かしたり、蒸発、レーザーアブレーションとも言える状況を引き起こし、活性化後の半導体基板の表面モフォロジーが劣化する。
極短時間で活性化率を向上する手段としては、ＲＴＡやレーザーアニールの他に、キセノンなどのガスを封入したフラッシュランプを使ったアニール法（ＦＬＡ）が脚光を浴びている。例えば、フラッシュランプのアニール時の条件は、通電時間が１０ｍｓｅｃ以下、照射エネルギー密度が１００Ｊ／ｃｍ2以下である。ＦＬＡによれば、不純物の拡散を抑制し同時に活性化をも行えるほか、レーザーアニールのような副次的な劣化効果もない。このため、ＦＬＡは、極めて浅い接合を形成することができる新たなアニール技術として注目されている。
しかし、ＦＬＡに代表されるミリ秒単位の全面一括照射式のアニール法では、ウエハ全面で温度を均一にアニールするのが困難である。例えば、ＦＬＡでは、棒状のランプが１個あるいは複数個並べて基板と対向して配置されている。各ランプから放射された光は、直接あるいは反射板を介して間接的に基板に到達し吸収される。ランプから発した光は、ランプを中心として全方位に放射状に広がる。このため、基板表面で均一な光強度を得るためにはランプと基板の距離や、ランプに対して基板と反対側に設置されている反射板の反射率やランプと反射板の距離などを最適な値に設計して配置する必要がある。
しかし、ランプには製造上、不可抗力的に生ずる品質バラツキがあるため、電力−光変換効率でランプ間にバラツキが生じる。そのため、ランプや基板などを設計上理想的に配置しても、現実には基板上の光強度の均一性が劣化する。あるいは、ランプを寿命により交換した場合に不均一性が生じる。基板をホットプレート上に設置するなどの方法により、光照射する前に予め基板を数百度の温度に加熱しておくことは、光学式の超短時間熱処理プロセスにおいて安定性を増す有効な方法の１つである。しかし、ホットプレートの温度均一性が悪いと、光を照射した場合の基板の到達温度の均一性が悪くなる。微細な半導体製造工程においては、ソースドレイン拡散層を形成する熱処理工程の温度が不均一であることは、結果として、製造されたトランジスタ特性が不均一となることを意味する。１枚の基板上に大量のチップを一度に製造することが生産性を保証している半導体製造工程においては、基板上で特性がバラつくということは、一枚の基板上で取得できる良品が減少することであり、この結果、半導体装置の製造コストを増大させる要因となる。
熱処理時間が数秒以上の光学式熱処理装置においては、ランプから放射される光強度のバラツキを相殺するために、加熱中に基板を回転させる方法がある。基板を回転させることにより、基板の回転方向に２次元的に光強度ムラが存在していても、基板上の各箇所に同等に光強度ムラを与えることができるため、基板の回転方向で均一性の劣化を抑制することができる。また、基板温度を複数箇所でモニタして各箇所の温度から対応する位置のランプ強度をクローズドループでフィードバック制御するという手段も採用されている。
しかし、光の照射時間がミリ秒単位であるＦＬＡの場合は、ミリ秒という極短時間に基板を１回転以上回転させることが現実的には困難であるため、基板を回転させる方法が採用できない。また、発光時間が極めて短いため温度をモニタしてもランプ強度の調節にフィードバックするだけの照射時間がなく、温度を精度良くモニタすることができない。また、回転やフィードバックによっても、ホットプレートの温度ばらつきを相殺することはできない。
特開平６−３１８５５８号公報
本発明は、ミリ秒単位の極短時間の加熱処理を行う場合においても、被処理基体の温度均一性を高く制御でき、良好な生産性を得ることができる半導体製造装置及び半導体装置の製造方法を提供する。
本願発明の態様によれば、被処理基体を配置する処理室と；処理室の上方に配置された複数のランプと；被処理基体の方向に対して複数のランプの後方に位置し、複数のランプの光に対する反射率の面内分布を空間的に制御して、複数のランプの光を被処理基体に照射する反射手段とを備える半導体製造装置が提供される。
本願発明の他の態様によれば、第１及び第２の半導体基板に不純物のイオンを注入し、第１及び第２の被処理基体をそれぞれ形成するステップと；第１の被処理基体を処理室に搬入し、処理室の上方及び内壁のいずれかに配置された反射手段の複数の開口部を複数の遮光板で覆い、第１の被処理基体を複数のランプにより光照射して、第１の半導体基板に注入されたイオンを活性化して第１の不純物拡散層を形成するステップと；第１の被処理基体に形成された第１の不純物拡散層の電気的特性を測定するステップと；処理結果に基づいて遮光板を動かして開口部の開度を調節するステップと；調節後に、第２の被処理基体をランプにより光照射して第２の半導体基板に注入されたイオンを活性化して第２の不純物拡散層を形成するステップとを含む不純物拡散層を備えた半導体装置の製造方法が提供される。
本発明によれば、ミリ秒単位の極短時間の加熱処理を行う場合においても、被処理基体の温度均一性を高く制御でき、良好な生産性を得ることができる半導体製造装置及び半導体装置の製造方法が提供できる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
−半導体製造装置−
本発明の実施の形態に係る半導体製造装置は、図１に示すように、被処理基体１を配置する処理室３０と、処理室３０の上方に配置された複数のランプ３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆ，３５ｇ，３５ｈ，３５ｉ，３５ｊと、被処理基体１の方向に対して複数のランプ３５ａ〜３５ｊの後方に位置し、複数のランプ３５ａ〜３５ｊの光に対する反射率の面内分布を空間的に制御して、複数のランプ３５ａ〜３５ｊの光を被処理基体に照射する反射手段（反射板３６）とを備える。
反射板３６は、処理室３０の上部に配置されたランプ３５ａ〜３５ｊを収納するためのランプハウジング３４の中に収納されている。図２に示すように、反射板３６には、複数の遮光板３５０ａ，３５１ａ，３５２ａ，３５３ａ，３５４ａ，３５５ａ，３５６ａ，３５７ａ，３５８ａ，３５９ａが、それぞれランプ３５ａの直上に位置するように選択的に配置されている。図２では符号を省略しているが、ランプ３５ｂ〜３５ｊの直上にもそれぞれ複数の遮光板が配置されている。複数の遮光板は、反射板３６の全面に渡ってマトリクス状に配置されている。
図２の遮光板３５０ａを拡大して示した上面図を図３に示し、図３のＡ−Ａ方向からみた断面図を図４に示す。反射板３６は、遮光板３５０ａより一回り小さいサイズの開口部３６０ａを有している。遮光板３５０ａは、反射板３６上において開口部３６０ａの長手方向、即ち、図３のＸ−Ｙ方向にスライドして動かせるようになっている。遮光板３５０ａを動かすことで、開口部３６０ａの開度（開口面積）が調整可能である。以下の実施の形態においては、遮光板３５０ａを手動で動かす例を示すが、電動で動くような仕組みを設けてもよい。
遮光板３５０ａを配置することにより、例えば、図５に示すように、開口部３６０ａが遮光板３５０ａにより塞がれている場合は、ランプ３５ａから照射される光が遮光板３５０ａで反射し、ランプ３５ａの下方に配置された被処理基体１へ照射される。一方、図６に示すように、開口部３６０ａが遮光板３５０ａにより塞がれていない場合は、ランプ３５ａから照射される光の一部が開口部３６０ａを抜けて被処理基体１へ照射されず、被処理基体１に照射する光強度が調整可能となる。
反射板３６の材料としては、表面を研磨したアルミニウム板あるいはＳＵＳ板などが利用可能である。遮光板３５０ａの材料としては、被処理基体１を加熱するために必要な波長領域における遮光板３５０ａの反射率が、反射板３６の反射率と実質的に同様な材料、例えば反射率が±５％の誤差範囲で等しい材料を選択することが好ましく、表面を研磨したアルミニウム板あるいはＳＵＳ板等が利用可能である。
図１に示すように、処理室３０にはホットプレート等の加熱源３１が配置されている。加熱源３１は、処理室３０の外部に接続された制御システム（図示省略）により温度が制御される。加熱源３１の上面には、石英製等のサセプタ３２が配置されている。サセプタ３２の上面には、被処理基体１が載置される。
被処理基体１としては、インゴットから切り出した半導体基板（シリコンウエハ）そのもの、Ｓｉ系基板上にエピタキシャル成長したいわゆるエピタキシャル成長基板、ＳＯＩ基板等のＳｉと他の材料との複合構造等を含む。
処理室３０には、図示を省略したが、処理室３０に雰囲気ガスを導入する導入配管及び処理室３０から雰囲気ガスを廃棄する排気配管が接続されている。処理室３０の上部には、透明窓３３が配置されている。
ランプ３５ａ〜３５ｊとしては、キセノンガス、アルゴンガス、クリプトンガス、セシウムガスのいずれか封入された棒状のフラッシュランプ、又は、ハロゲンガスを封入したフィラメント付の棒状のハロゲンランプ等が利用可能である。ランプ３５ａ〜３５ｊは、ランプハウジング３４の外部に接続されたパルス電源などの電源（図示省略）に接続される。電源により、ランプ３５ａ〜３５ｊの出射光のパルス幅及び照射エネルギーが制御される。
図１に示す半導体製造装置の使用方法の一例を、図７のフローチャートを参照しながら説明する。
複数の被処理基体１を準備する。被処理基体１としては、例えば、シリコンウエハを希フッ酸に浸漬処理して清浄化した後、イオン注入装置を用いてシリコンウエハのソース・ドレイン形成領域に不純物イオンを注入した基体を準備する。イオン注入条件は、ＦＬＡ照射エネルギー条件に対してアニール後のシート抵抗値が十分な感度をもつ条件を設定しておく。例えば、ホウ素イオンを加速エネルギー１０ＫｅＶ、ドーズ量５×１０13ｃｍ-2注入する。
ステップＳ１０１において、この被処理基体１（第１の被処理基体）を、図１に示す半導体製造装置の処理室３０内に搬入し、反射板３６の開口部を図２に示す遮光板３５０ａ，３５０ｂ，・・・・・により全て閉じた状態で、加熱源３１の温度４５０℃でランプ３５ａ〜３５ｊから光照射する。
ステップＳ１０３において、第１の被処理基体を処理室３０から搬出し、シート抵抗値のウエハ面内均一性をシート抵抗測定器により測定する。シート抵抗値測定結果の一例を図８に示す。図８は、第１の被処理基体１００の面内の複数箇所でシート抵抗値を測定した結果に基づいて、どの部分で抵抗値が高く、どの部分で抵抗値が低いかを二次元的に表した例を示している。
図８において、「＋」と表示された領域１０１は、シート抵抗値が平均値よりも高いことを表す。「−」と表示された領域１０２ａ，１０２ｂは、シート抵抗値が平均値よりも低いことを表す。点線部分は、シート抵抗値の平均値を示す。一点斜線で囲まれた領域１０３は、シート抵抗値の平均値から３シグマはずれた値を示す。本実施の形態において、「均一性」の定義は、例えば、ウエハ面内でのシート抵抗値の標準偏差をウエハ面内の平均値で割った値に１００を乗じたものとする。図８に示す被処理基体１００の均一性は約５％である。シート抵抗値が高い場所は、温度が低いことを表しており、シート抵抗値が低い場所は、温度が高いことを表している。
ステップＳ１０５において、図８の結果をみながら、シート抵抗値が平均値より低い領域に対応する場所の反射板３６の開口部上にある遮光板を移動させ、開口部の開度を大きくする。図８では、領域１０２ａ，１０２ｂのシート抵抗値が平均値より低いため、図９に示す遮光板３５２ｆ，３５３ｆ，３５４ｆ，３５５ｆ，３５２ｇ，３５３ｇ，３５４ｇ，３５５ｇ，３５２ｈ，３５３ｈ，３５４ｈ，３５５ｈ，３５６ｂ，３５７ｂ，３５７ｃを動かして、遮光板３５２ｆ〜３５７ｃの下にある開口部全体を露出させる。また、領域１０２ａ付近にある遮光板３５６ｇ，３５６ｈを動かして、遮光板３５６ｇ，３５６ｈの下にある開口部の開口面積を開口部の全面積の半分程度とする。その他の遮光板で覆われた開口部は閉じておく。
ステップＳ１０７において、第１の被処理基体１００と同一特性の第２の被処理基体を処理室３０に搬入し、第１の被処理基体１００と同一の照射エネルギー条件で、第２の被処理基体に光照射する。ステップＳ１０９において、第２の被処理基体を処理室３０から搬出し、シート抵抗値のウエハ面内均一性をシート抵抗測定器により測定する。
ステップＳ１１０において、シート抵抗値のウエハ面内均一性が一定の条件を満たすか否かを判定する。条件を満たさない場合は、ステップＳ１０５に進み、第２の被処理基体の測定結果に基づいて、反射板３６の開口部の開度を遮光板を用いて再び調整する。条件を満たす場合は、ステップＳ１１１に進み、第１及び第２の被処理基体と同一特性の他の被処理基体を処理していく。
図１０に、ステップＳ１１１に示す処理において得られた被処理基体１１０のウエハ面内均一性の測定結果の一例を示す。図８と比較した場合、図１０に示す例では、シート抵抗値が平均値よりも極端に低い領域が存在していないことが分かる。また、シート抵抗値が平均値よりも低い領域１１２ａ，１１２ｂの面積が、図８に示す領域１０２ａ，１０２ｂより小さくなっており、シート抵抗値が平均値よりも高い領域１１１ａの領域の面積が、図８に示す領域１０１より大きくなっている。図１０に示す被処理基体１２０のシート抵抗値の均一性は、１％である。図１に示す半導体製造装置を用いることにより、被処理基体のシート抵抗値の均一性を改善できる。
被処理基体の加熱は、ランプ３５ａ〜３５ｊから直接被処理基体に入射する光と、反射板３６で反射して基板に入射する光と、処理室３０の内壁で反射して基板に入射する光などの総合的な効果により行われる。図１に示す半導体製造装置においては、反射板３６に、複数の開口部と開口部の開度を調節可能な遮光板３５０ａ，３５０ｂ，・・・・・を備えるため、遮光板３５０ａ，３５０ｂ，・・・・・を動かして反射板３６の開口部の開度を調節することにより、ランプから被処理基体へ照射される光の強度を調節できる。例えば、開口部の開度を大きくすることにより、ランプ３５ａ〜３５ｊから反射板３６の裏側へ光が抜けるため、反射板３６で反射されて被処理基体１に入射する光の強度が減少する。即ち、反射板３６における光の反射強度を二次元的に調節することができる。これにより、被処理基板上で照射される光強度を均一化させることができ、熱処理温度を均一化できる。その結果、半導体装置の生産性を向上できる。
−半導体装置の製造方法−
本発明の実施の形態に係る半導体装置の製造方法を、半導体装置の基本素子の１つである相補型ＭＯＳ（ＣＭＯＳ）トランジスタの製造工程を例に、図１１〜図２０を参照しながら説明する。なお、半導体装置の基本素子は、ＣＭＯＳトランジスタに限定されない。例えば、ｐＭＯＳトランジスタやｎＭＯＳトランジスタ等であってもよい。また、酸化膜だけでなく、窒化膜、酸窒化膜等の金属・絶縁膜・半導体（ＭＩＳ）トランジスタであってもよいことは勿論である。
半導体基板１上に、素子分離のための酸化シリコン膜を埋め込んだ素子分離領域４を形成した後、不純物イオン注入を行う。ランプアニール装置を用いて窒素ガス雰囲気中で１０５０℃、１０秒程度の活性化アニール処理を行い、例えば、ｐ型Ｓｉ等の半導体基板１のｎＭＯＳ領域内にｐウェル２を形成し、ｐＭＯＳ領域内にｎウェル３を形成する。その後、図１１に示すように、半導体基板１の表面に、例えば熱酸化膜等の絶縁膜５５を形成する。
絶縁膜５５上に、例えば、化学気相蒸着（ＣＶＤ）法、低圧気相成長（ＬＰＣＶＤ）法等によりポリシリコン膜を厚さ１００ｎｍ〜２００ｎｍ程度に堆積する。フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）法により、ポリシリコン膜及び絶縁膜５５を選択的に除去し、図１２に示すように、ｎＭＯＳ領域及びｐＭＯＳ領域のそれぞれの半導体基板１の表面に、ゲート絶縁膜５ａ、５ｂ及びゲート電極６ａ、６ｂを形成する。
フォトリソグラフィにより、半導体基板１のｐＭＯＳ領域にレジスト膜７ａを形成する。イオン注入法により、レジスト膜７ａとｎＭＯＳ領域のゲート電極６ａをマスクとして、ｎ型不純物となるV族元素、例えば燐（Ａｓ+）を、濃度１×１０14ｃｍ-2〜２×１０15ｃｍ-2程度で選択的に注入し、図１３に示すように、ゲート絶縁膜５ａの両端と素子分離領域４と間に不純物注入層８を形成する。その後、レジスト膜７ａを除去する。
フォトリソグラフィにより、図１４に示すように、半導体基板１のｎＭＯＳ領域にレジスト膜７ｂを形成する。イオン注入法により、ｐ型不純物となるIII族元素、例えばボロン（Ｂ+）を、レジスト膜７ｂとｎＭＯＳ領域のゲート電極６ｂをマスクとして、濃度１×１０14ｃｍ-2〜２×１０15ｃｍ-2程度で選択的に注入し、ゲート絶縁膜５ａの両端と素子分離領域４と間に不純物注入層９を形成する。その後、レジスト膜７ｂを除去する。
この後、ランプアニール装置を用いて、７００℃〜８００℃程度でアニール処理を行うことにより、結晶欠陥回復の熱処理が行われる。熱処理において、不純物注入層８，９に導入されたＡｓ+及びＢ+の活性化は未だ不十分であるもののイオン注入時に生成された結晶欠陥が修復され再結晶化し、図１５に示すように、ゲート絶縁膜５ａ，５ｂのそれぞれの両端及び素子分離領域４の間にｎ型のエクステンション領域１０及びｐ型のエクステンション領域１１が形成される。
半導体基板１上に、酸化シリコン（ＳｉＯ2）膜及び窒化シリコン（Ｓｉ3Ｎ4）膜等の絶縁膜をＣＶＤ法、ＬＰＣＶＤ法等により順次堆積する。図１６に示すように、ドライエッチング法を用いてゲート電極６ａ、６ｂ及びゲート絶縁膜５ａ、５ｂの側面に、Ｓｉ3Ｎ4膜及びＳｉＯ2膜の多層構造の側壁スペーサ１３ａ及び１３ｂをそれぞれ形成する。なお、Ｓｉ3Ｎ4膜の厚さは１０ｎｍ〜３０ｎｍ、ＳｉＯ2膜の厚さは５ｎｍ〜２０ｎｍ程度とすることができる。
フォトリソグラフィにより、ｐＭＯＳ領域にレジスト膜１２ａを形成する。ゲート電極６ａ及び側壁スペーサ１３ａをマスクとして、ｎＭＯＳ領域にｎ型のソース・ドレイン不純物となるV族元素、例えばＰイオンを濃度５×１０14ｃｍ-2〜５×１０15ｃｍ-2程度注入する。その結果、図１７に示すように、側壁スペーサ１３ａの端部及び素子分離領域４の間に、エクステンション領域１０より深くＰイオンが注入された不純物注入層１４が、半導体基板１のｎＭＯＳ領域内に形成される。その後、レジスト膜１２ａを除去する。
フォトリソグラフィにより、ｎＭＯＳ領域にレジスト膜１２ｂを形成する。ゲート電極６ｂ及び側壁スペーサ１３ｂをマスクとして、ｐＭＯＳ領域にｐ型のソース・ドレイン不純物となるIII族元素、例えばＢイオンを濃度５×１０14ｃｍ-2〜５×１０15ｃｍ-2程度で選択的に注入する。その結果、図１８に示すように、側壁スペーサ１３ｂの端部及び素子分離領域４の間に、エクステンション領域１１より深くＢイオンが注入された不純物注入層１５が、ｐＭＯＳ領域内に形成される。その後、レジスト膜１２ｂを除去する。
次にフラッシュランプ処理を行なうが、ここで均一性調整を行なうため調整用基板を用意する。加工前のパターンのないシリコン単結晶基板に、図１８に示す半導体基板１のｐＭＯＳあるいはｎＭＯＳのエクステンションあるいはソース・ドレインと同様のイオン注入を行なったウエハを複数枚用意する。
用意した半導体基板のうち、第１の半導体基板を、図１に示す処理室３０のサセプタ３２に載置する。活性化熱処理では、サセプタ３２の加熱源３１により第１の半導体基板が裏面側から４００℃〜６００℃程度に予備加熱される。
図１の反射板３６が備える開口部を全て図２に示す遮光板３５０ａ，３５０ｂ，・・・・・により閉じた状態で、第１の半導体基板を４５０℃の予備加熱温度で維持しながら、ランプ３５ａ〜３５ｊのフラッシュランプ光を、例えばパルス幅が１ｍｓ、照射エネルギーが２０〜３０Ｊ／ｃｍ2の条件で照射する。
第１の半導体基板を処理室３０から搬出し、シート抵抗値のウエハ面内均一性をシート抵抗測定器により測定する。シート測定器による測定結果を参照しながら、シート抵抗値が平均値より低い領域に対応する場所の反射板３６の開口部の遮光板を移動させ、開口部の開度を調節する。次に、第２の半導体基板を処理室３０に搬入し、第１の半導体基板と同一の照射エネルギー条件で、ランプ３５ａ〜３５ｊのフラッシュランプ光を照射する。第２の半導体基板を処理室３０から搬出し、シート抵抗値のウエハ面内均一性をシート抵抗測定器により測定する。その後、第２の半導体基板のシート抵抗値のウエハ面内均一性が、一定の条件を満たすか否かを判定する。条件を満たさない場合は、反射板３６の開口部の開度を遮光板により再調整する。条件を満たす場合は、レジスト膜１２ｂを除去した後の図１８に示す半導体基板１をサセプタ３２に載置する。
サセプタ３２に載置された半導体基板１を、第１及び第２の半導体基板と同一の照射エネルギー条件で、ランプ３５ａ〜３５ｊのフラッシュランプ光を照射し、図１９に示すように、側壁スペーサ１３ａの端部及び素子分離領域４の間に、エクステンション領域１０に接するｎ+型のソース／ドレイン領域１６を形成する。また、側壁スペーサ１３ｂの端部及び素子分離領域４の間に、エクステンション領域１１に接するｐ+型のソース／ドレイン領域１７を形成する。なお、不純物注入層１４，１５の形成後、図１に示す半導体製造装置でＦＬＡを行う前に、結晶欠陥の回復を目的としてランプアニール装置により６００〜８００℃程度でアニールを行ってもよい。
図２０に示すように、ＳｉＯ2膜等の層間絶縁膜１８を半導体基板１の全面に堆積する。図２１に示すように、コンタクト形成工程において、ゲート電極６ａ，６ｂ及びソース／ドレイン領域１６，１７に通じるコンタクト電極を引き出して、半導体装置を製造する。
実施の形態に係る半導体装置によれば、半導体基板１上に照射される光強度が均一化されるため、熱処理温度を均一化でき、生産性を向上させることができる。
（変形例）
実施の形態の変形例に係る半導体製造装置は、図２２に示すように、複数のランプ３５ａ〜３５ｊの光に対する反射率の面内分布を空間的に制御して、複数のランプ３５ａ〜３５ｊの光を被処理基体１に照射する反射手段として、処理室３０の内壁に配置され、複数の開口部４６０ａ，４６０ｘを有する反射部材４６と、開口部４６０ａ，４６０ｃのそれぞれに埋め込まれた複数の反射抑止部材３８ａ，３８ｘと、反射抑止部材３８ａ，３８ｘのそれぞれを覆う可動式の複数の遮光板３７ａ，３７ｘとを備える点が、図１に示す半導体製造装置と異なる。
反射部材４６は、図２３に示すように、処理室３０の内壁全面に配置されている。遮光板３７ａ，３７ｂ，３７ｃ，・・・・・は、被処理基体１が載置されるサセプタ３２の外周を取り囲むように、処理室３０の内壁の内周に沿ってそれぞれ離間して配置されている。図２２に示すように、開口部４６０ａ，４６０ｘは、遮光板３７ａ，３７ｘより一回り小さいサイズに形成されている。反射部材４６が形成された内壁の外側は、冷却水４０が注入され、処理室３０の内壁を水冷可能になっている。他は、図１に示す半導体製造装置と実質的に同様であるので、詳細な説明を省略する。
図２４及び図２５に、ランプ３５ｉ，３５ｋから照射されるフラッシュランプ光の反射の様子を説明する。ここでは、図２２に示す透明窓３３の記載を省略している。図２４に示すように、反射抑止部材３８ａを遮光板３７ａにより覆っている場合は、ランプ３５ｉ，３５ｊからの光が反射して被処理基体１に入射する。一方、図２５に示すように、遮光板３７ａを少しずらして、反射抑止部材３８ａを表面に露出させた場合は、ランプ３５ｉ，３５ｊから放射された光が反射抑止部材３８ａで吸収されるため、被処理基体１に入射する光の強度は小さくなる。このように、処理室３０の内壁に反射抑止部材３８ａと遮光板３７ａを配置することにより、被処理基体の外周部分の光強度が均一となるように調整することができる。
図２２に示す半導体製造装置の反射抑止部材３８ａ，３８ｘを遮光板３７ａ，３７ｘで全て閉じた状態で、ランプ３５ａ〜３５ｊからフラッシュランプ光を照射した場合の被処理基体１２０のウエハ面内均一性の測定結果を図２６に示す。図２６に示す例では、シート抵抗値の均一性は７％である。また、図２６に示す被処理基体１２０では、シート抵抗値が平均値よりも高い領域１２１がウエハ中心部に存在し、平均値よりも低い領域１２１ａ，１２１ｂ、領域１２１ａ，１２１ｂより更に低い領域１２２がウエハ周辺部に存在している。
一方、図２２に示す半導体装置の遮光板３７ａ，３７ｘを動かしてランプ３５ａ〜３５ｊから照射されるフラッシュランプ光の反射を調整した後に処理した被処理基体１３０のウエハ面内均一性の測定結果を図２７に示す。均一性の計算結果が平均値より高い領域１３１の面積が図２３に示す被処理基体１２０に比べて多くなり、平均値より低い領域１３２の面積が、図２３に示す被処理基体１２０に比べて少なくなっている。図２７のウエハ面内均一性は２％である。図２２に示す半導体製造装置を用いることにより、被処理基体の抵抗値の均一性が改善できる。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、図１に示す半導体製造装置の内壁に、図２２に示す反射部材４６が配置されていてもよいし、図２２に示す半導体製造装置の内壁に、図１に示す反射板３６が配置されていてもよい。本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体製造装置の断面図の一例である。 本発明の実施の形態に係る反射板の平面図の一例である。 本発明の実施の形態に係る反射板の詳細を示す平面図の一例である。 図３に示す反射板のＡ−Ａ方向からみた場合の断面図である。 本発明の実施の形態に係る半導体製造装置のランプから照射される光の反射の様子を示す説明図である。 本発明の実施の形態に係る半導体製造装置のランプから照射される光の反射の様子を示す説明図である。 本発明の実施の形態に係る半導体製造装置の使用方法の一例を示すフローチャートである。 本発明の実施の形態に係る半導体製造装置の反射板に配置された遮光板を全て閉じて光を照射した場合の被処理基体のウエハ面内均一性の測定結果の一例を示す平面図である。 本発明の実施の形態に係る半導体製造装置の反射板を示す平面図である。 本発明の実施の形態に係る半導体製造装置を用いて処理を行った場合の、被処理基体のウエハ面内均一性の測定結果の一例を示す平面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態の変形例に係る半導体製造装置の一例を示す断面図である。 本発明の実施の形態の変形例に係る半導体製造装置の一例を示す斜視図である。 本発明の実施の形態の変形例に係る半導体製造装置のランプから照射される光の反射の様子を示す説明図である。 本発明の実施の形態の変形例に係る半導体製造装置のランプから照射される光の反射の様子を示す説明図である。 本発明の実施の形態の変形例に係る半導体製造装置の反射板に配置された遮光板を全て閉じて光を照射した場合の被処理基体のウエハ面内均一性の測定結果の一例を示す平面図である。 本発明の実施の形態の変形例に係る半導体製造装置を用いて処理を行った場合の、被処理基体のウエハ面内均一性の測定結果の一例を示す平面図である。
符号の説明
１…被処理基体
３０…処理室
３１…加熱源
３２…サセプタ
３３…透明窓
３４…ランプハウジング
３５ａ〜３５ｊ…ランプ
３６…反射板
３７ａ，３７ｂ，３７ｃ，…遮光板
３８ａ，３８ｘ…反射抑止部材
４０…冷却水
４６…反射部材
５５…絶縁膜

Claims (5)

  1. 被処理基体を配置する処理室と、
    前記処理室の上方に配置された複数のランプと、
    前記被処理基体の方向に対して前記複数のランプの後方に位置し、前記複数のランプの光に対する反射率の面内分布を空間的に制御して、前記複数のランプの光を前記被処理基体に照射する反射手段
    とを備えることを特徴とする半導体製造装置。
  2. 前記反射手段が、
    複数の開口部を有する反射板と、
    前記開口部のそれぞれを覆う可動式の複数の遮光板
    とを備えることを特徴とする請求項１に記載の半導体製造装置。
  3. 前記反射手段が、
    前記処理室の内壁に配置され、複数の開口部を有する反射部材と、
    前記開口部のそれぞれに埋め込まれた複数の反射抑止部材と、
    前記反射抑止部材のそれぞれを覆う可動式の複数の遮光板
    とを備えることを特徴とする請求項１に記載の半導体製造装置。
  4. 第１及び第２の半導体基板に不純物のイオンを注入し、第１及び第２の被処理基体をそれぞれ形成するステップと、
    前記第１の被処理基体を処理室に搬入し、前記処理室の上方及び内壁のいずれかに配置された反射手段の複数の開口部を複数の遮光板で覆い、前記第１の被処理基体を複数のランプにより光照射して、前記第１の半導体基板に注入されたイオンを活性化して第１の不純物拡散層を形成するステップと、
    前記第１の被処理基体に形成された前記第１の不純物拡散層の電気的特性を測定するステップと、
    前記処理結果に基づいて前記遮光板を動かして前記開口部の開度を調節するステップと、
    前記調節後に、前記第２の被処理基体を前記ランプにより光照射して前記第２の半導体基板に注入されたイオンを活性化して第２の不純物拡散層を形成するステップ
    とを含むことを特徴とする不純物拡散層を備えた半導体装置の製造方法。
  5. 前記開口部の開度を調節するステップが、前記反射板の全面にマトリクス状に形成された前記開口部を覆う前記遮光板を選択的に動かすことを特徴とする請求項４に記載の不純物拡散層を備えた半導体装置の製造方法。
JP2006091812A 2006-03-29 2006-03-29 半導体製造装置及び半導体装置の製造方法 Expired - Fee Related JP4896555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006091812A JP4896555B2 (ja) 2006-03-29 2006-03-29 半導体製造装置及び半導体装置の製造方法
US11/727,519 US7643736B2 (en) 2006-03-29 2007-03-27 Apparatus and method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091812A JP4896555B2 (ja) 2006-03-29 2006-03-29 半導体製造装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266471A true JP2007266471A (ja) 2007-10-11
JP4896555B2 JP4896555B2 (ja) 2012-03-14

Family

ID=38559741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091812A Expired - Fee Related JP4896555B2 (ja) 2006-03-29 2006-03-29 半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7643736B2 (ja)
JP (1) JP4896555B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272399A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2016181656A (ja) * 2015-03-25 2016-10-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置、および熱処理装置の調整方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164525A (ja) * 2008-01-10 2009-07-23 Dainippon Screen Mfg Co Ltd 熱処理装置
US20100096569A1 (en) * 2008-10-21 2010-04-22 Applied Materials, Inc. Ultraviolet-transmitting microwave reflector comprising a micromesh screen
US7964858B2 (en) 2008-10-21 2011-06-21 Applied Materials, Inc. Ultraviolet reflector with coolant gas holes and method
JP2010199419A (ja) * 2009-02-26 2010-09-09 Toshiba Corp 半導体処理装置
US9337059B2 (en) 2011-08-23 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for annealing wafers
KR102416569B1 (ko) * 2015-08-27 2022-07-04 삼성디스플레이 주식회사 레이저 결정화 장치
JP6849368B2 (ja) * 2016-09-30 2021-03-24 芝浦メカトロニクス株式会社 基板処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632318A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd ランプ加熱装置
JPH02285338A (ja) * 1989-04-27 1990-11-22 Asahi Optical Co Ltd 照明装置
JPH06318558A (ja) * 1991-02-26 1994-11-15 Hitachi Vlsi Eng Corp ランプアニール装置
JP2000505961A (ja) * 1996-12-20 2000-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 急速熱処理用炉
JP2000216095A (ja) * 1999-01-20 2000-08-04 Tokyo Electron Ltd 枚葉式熱処理装置
JP2000269155A (ja) * 1999-03-19 2000-09-29 Tokyo Electron Ltd 熱処理装置及びその方法
JP2005108967A (ja) * 2003-09-29 2005-04-21 Hitachi Kokusai Electric Inc 基板処理装置
JP2005347704A (ja) * 2004-06-07 2005-12-15 Toshiba Corp 熱処理装置、熱処理方法及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077852A (ja) 2001-09-03 2003-03-14 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US6885815B2 (en) * 2002-07-17 2005-04-26 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus performing irradiating a substrate with light
JP4419377B2 (ja) 2002-09-30 2010-02-24 ウシオ電機株式会社 フラッシュランプ光照射装置
JP2004186495A (ja) 2002-12-04 2004-07-02 Toshiba Corp 半導体装置の製造装置、半導体装置の製造方法、および半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632318A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd ランプ加熱装置
JPH02285338A (ja) * 1989-04-27 1990-11-22 Asahi Optical Co Ltd 照明装置
JPH06318558A (ja) * 1991-02-26 1994-11-15 Hitachi Vlsi Eng Corp ランプアニール装置
JP2000505961A (ja) * 1996-12-20 2000-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 急速熱処理用炉
JP2000216095A (ja) * 1999-01-20 2000-08-04 Tokyo Electron Ltd 枚葉式熱処理装置
JP2000269155A (ja) * 1999-03-19 2000-09-29 Tokyo Electron Ltd 熱処理装置及びその方法
JP2005108967A (ja) * 2003-09-29 2005-04-21 Hitachi Kokusai Electric Inc 基板処理装置
JP2005347704A (ja) * 2004-06-07 2005-12-15 Toshiba Corp 熱処理装置、熱処理方法及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272399A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2016181656A (ja) * 2015-03-25 2016-10-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置、および熱処理装置の調整方法

Also Published As

Publication number Publication date
US7643736B2 (en) 2010-01-05
US20070232083A1 (en) 2007-10-04
JP4896555B2 (ja) 2012-03-14

Similar Documents

Publication Publication Date Title
JP4896555B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP3910603B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
US20110034015A1 (en) Heat treatment apparatus and method for manufacturing semiconductor device
US8558291B2 (en) Apparatus for annealing, method for annealing, and method for manufacturing a semiconductor device
US7501332B2 (en) Doping method and manufacturing method for a semiconductor device
US7759259B2 (en) Method of manufacturing semiconductor device
US20060216875A1 (en) Method for annealing and method for manufacturing a semiconductor device
JP2006351871A (ja) 熱処理装置、熱処理方法および半導体装置の製造方法
JP2004186495A (ja) 半導体装置の製造装置、半導体装置の製造方法、および半導体装置
US20020179589A1 (en) Lamp annealing device and substrate for a display element
US20090137107A1 (en) Method of manufacturing semiconductor device
JP2001319887A (ja) ランプアニール装置および表示素子用基板
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
KR101323222B1 (ko) 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
US20070022623A1 (en) Laser surface drying
US20150311079A1 (en) Semiconductor integrated circuit manufacturing method
US20050124129A1 (en) Method of fabrication of silicon-gate MIS transistor
JP2005136382A (ja) 半導体装置の製造方法
JP2003007635A (ja) 半導体製造装置及び半導体装置の製造方法
US20050048779A1 (en) Semiconductor device and method of manufacturing the same
JPH11195613A (ja) 紫外線アニール装置およびアニール方法
CN112385028A (zh) 低热量预算退火

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees