JP4391537B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4391537B2 JP4391537B2 JP2007048342A JP2007048342A JP4391537B2 JP 4391537 B2 JP4391537 B2 JP 4391537B2 JP 2007048342 A JP2007048342 A JP 2007048342A JP 2007048342 A JP2007048342 A JP 2007048342A JP 4391537 B2 JP4391537 B2 JP 4391537B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- semiconductor
- region
- impurity region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
を浅く形成することが求められているが、0.1μm以下の深さの拡散領域を再現性良く形成することはイオン注入法では困難であった。以上の点については、図2を用いて説明する。
このような重なりはゲート電極とソース、ドレインの寄生容量のもととなり、動作速度の低下をもたらす。
(2)イオン注入(あるいはイオンドーピング)
(3)再結晶化という、3工程が必要であった。しかしながら、本発明では、(1)ドーピングパターンの形成(レジスト塗布、露光、現像)
(2)レーザー照射という2工程で完了する。
面上に、いわゆるLOCOS法によって、フィールド絶縁物702を形成し、さらに、フィールド絶縁物に覆われていない領域の一部にボロンを熱拡散させてP型ウェル703を形成した。この状態で、P型ウェル以外の領域をマスク材704で覆って、ジボラン(B2 H6 )を2体積%含有する雰囲気中で、レーザー 照射し、P型ウェルの表面から50nmまでの領域に、ボロンを拡散させ、P+ の領域705を形成した。(図8(A))
(図8(B))
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 350度 圧力 0.02〜1.00Torr レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2 パルス数 10ショット
好ましくは、この絶縁膜764はコントロールゲート、フローティングゲートの酸化物によって構成される。これらを酸化するには陽極酸化法もしくは熱酸化法を用いればよい。ゲート電極部の幅は0.5μmとした。陽極酸化法を採用する場合には、湿式あるいは乾式の2つの方法が用いられるが、それらについては、特願平3−278705(平成3年9月30日出願)また、熱酸化による場合に関しては、特願平3−278706(平成3年9月30日出願)に記載されて方式を用いればよい。
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 室温 圧力 0.02〜1.00Torr レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2 パルス数 10ショット
(図10(A))
、特願平3−238712(平成3年8月26日出願)等の方法を使用してもよい。
102、103 拡散領域(ソース、ドレイン)
104 ゲート絶縁膜
105 ゲート電極
201 基板
202、203 拡散領域(ソース、ドレイン)
204 ゲート絶縁膜
205 ゲート電極
Claims (1)
- 第1の不純物領域と、第2の不純物領域と、第3の不純物領域と、前記第1の不純物領域と前記第2の不純物領域との間に形成された第1のチャネル形成領域と、前記第1の不純物領域と前記第3の不純物領域との間に形成された第2のチャネル形成領域と、を含む半導体と、
前記第1のチャネル形成領域の上に形成された、第1のフローティングゲートと、第1のコントロールゲートと、前記第1のフローティングゲートと前記第1のコントロールゲートとを覆う第1の絶縁膜と、
前記第2のチャネル形成領域の上に形成された、第2のフローティングゲートと、第2のコントロールゲートと、前記第2のフローティングゲートと前記第2のコントロールゲートとを覆う第2の絶縁膜と、
を有し、
前記第1の不純物領域は、前記第1のフローティングゲート及び前記第2のフローティングゲートとオーバーラップしており、
前記第2の不純物領域は、前記第1のフローティングゲートとオーバーラップがなく、
前記第3の不純物領域は、前記第2のフローティングゲートとオーバーラップがなく、
前記第2の不純物領域は、前記第1の絶縁膜の下部への回り込みが50nm以下で、深さが前記第1の不純物領域よりも浅く0.1μm以下であり、
前記第3の不純物領域は、前記第2の絶縁膜の下部への回り込みが50nm以下で、深さが前記第1の不純物領域よりも浅く0.1μm以下であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048342A JP4391537B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048342A JP4391537B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003170581A Division JP3992650B2 (ja) | 2003-06-16 | 2003-06-16 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009207723A Division JP4585027B2 (ja) | 2009-09-09 | 2009-09-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194653A JP2007194653A (ja) | 2007-08-02 |
JP4391537B2 true JP4391537B2 (ja) | 2009-12-24 |
Family
ID=38450037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007048342A Expired - Fee Related JP4391537B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4391537B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795816B2 (en) * | 2007-10-08 | 2010-09-14 | Applied Materials, Inc. | High speed phase scrambling of a coherent beam using plasma |
-
2007
- 2007-02-28 JP JP2007048342A patent/JP4391537B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007194653A (ja) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3431647B2 (ja) | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 | |
KR100230485B1 (ko) | 반도체 처리장치 | |
US5804471A (en) | Method of fabricating thin film transistor | |
US10020204B2 (en) | Bottom processing | |
US6897100B2 (en) | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device | |
US7097712B1 (en) | Apparatus for processing a semiconductor | |
JPH07283151A (ja) | 半導体装置の作製方法及び半導体装置の作製装置 | |
KR960008499B1 (ko) | 레이저 처리방법 및 레이저 처리장치 | |
JP4391537B2 (ja) | 半導体装置 | |
JP3949122B2 (ja) | 半導体装置の作製方法 | |
JP3992650B2 (ja) | 半導体装置 | |
JP4585027B2 (ja) | 半導体装置 | |
JP3908905B2 (ja) | 半導体装置の作製方法 | |
JP3663352B2 (ja) | レーザー処理方法、およびメモリ装置の作製方法、並びに絶縁ゲート型半導体装置の作製方法 | |
KR100699290B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
JP3535825B2 (ja) | 半導体装置の作製方法 | |
JP4036278B2 (ja) | イオンドーピング装置 | |
JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
JP2001203355A (ja) | 半導体装置 | |
JP2001203354A (ja) | 半導体装置およびメモリ装置 | |
JP3612009B2 (ja) | 半導体装置の作製方法 | |
JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP3612018B2 (ja) | 半導体装置の作製方法 | |
JP2860894B2 (ja) | 半導体装置作製方法 | |
JP3612017B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |