JP4391537B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4391537B2
JP4391537B2 JP2007048342A JP2007048342A JP4391537B2 JP 4391537 B2 JP4391537 B2 JP 4391537B2 JP 2007048342 A JP2007048342 A JP 2007048342A JP 2007048342 A JP2007048342 A JP 2007048342A JP 4391537 B2 JP4391537 B2 JP 4391537B2
Authority
JP
Japan
Prior art keywords
laser
semiconductor
region
impurity region
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007048342A
Other languages
English (en)
Other versions
JP2007194653A (ja
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007048342A priority Critical patent/JP4391537B2/ja
Publication of JP2007194653A publication Critical patent/JP2007194653A/ja
Application granted granted Critical
Publication of JP4391537B2 publication Critical patent/JP4391537B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体集積回路等の半導体装置を作製する工程においてドーピング処理を行う技術および上記技術によって作製された半導体装置(素子)に関するものである。
従来、ドーピングを行う技術として、熱拡散法やイオン打ち込み法が知られている。熱拡散法は500度〜1200度という高温雰囲気中で不純物を半導体中に拡散させる方法であり、イオン打ち込み法はイオン化した不純物を電界で加速し所定の場所に打ち込む方法である。もっとも、イオン打ち込み法では、高エネルギーイオンによって結晶構造が著しく破壊され、アモルファスもしくはそれに近い状態になり、電気特性が著しく劣化するので、前記熱拡散法を同程度の熱処理を必要とした。イオン打ち込み法は熱拡散法に比べて不純物濃度を制御することが容易であるので、VLSIやULSIを製造するには必要不可欠な技術となった。
しかし、イオン打ち込み法においても問題がなかったわけではない。最大の問題は、注入されたイオンの拡散を制御することが困難なことであった。これは、特にデザインルールが0.5μm以下のいわゆるクウォーターミクロンデバイスでは大きな問題となった。また、近年では不純物の拡散された領域(拡散領域)
を浅く形成することが求められているが、0.1μm以下の深さの拡散領域を再現性良く形成することはイオン注入法では困難であった。以上の点については、図2を用いて説明する。
第1の問題点に関しては、イオン打ち込みによって、半導体中に打ち込まれたイオンが2次散乱によって、横方向に拡散してしまうことと、熱処理工程によって熱的に周囲に拡がってしまうことのためである。このような効果は、デザインルール(典型的にはMOSFETのゲート電極の幅)が1.0μm以上の場合にはほとんど問題ではなかったが、それ以下では、上記の効果による拡散部分が、図2(A)に示すように、ゲート電極の幅に比して大きくなり、ゲート電極205と拡散領域(ソース、ドレイン)202、203の幾何学的重なりが生じる。
このような重なりはゲート電極とソース、ドレインの寄生容量のもととなり、動作速度の低下をもたらす。
第2の問題点に関しては、大きく分けて2つの効果が原因である。1つは第1の問題点で指摘したような熱的な要因による拡散の効果である。このため、拡散領域の厚さを0.1μm以下にすることは難しい。もう1つの効果は、半導体が結晶性の場合に顕著であるが、イオン打ち込みにおけるチャネリングの効果である。これは、結晶面に垂直に入射した場合には、イオンが全く散乱を受けないために基板の深部にまで到達するという効果である。
従来は、このチャネリング効果を避けるために、結晶面に対して数°の傾きを持たせてイオン打ち込みをおこなう。しかしながら、このような工夫をおこなっても、半導体内部で軌道の曲げられたイオンがチャネリング条件に合致することがある。したがって、図2(B)に示すように、深い位置までイオンが入り込んでしまう。また、多結晶半導体にイオンを注入する場合には、結晶面はランダムであるので、イオンの深さは全くバラバラとなってしまう。
多結晶半導体を使用する場合には別な問題もある。すなわち、多結晶半導体では、ドーピングされた不純物の熱的な拡散は結晶の粒界を通して進行する傾向があるため、図2(C)に示すように、均等にドーピングをおこなうことができない。これらの問題は、イオン打ち込みと熱処理による再結晶化という従来の方法によっては解決が困難であった。もちろん、熱拡散法によっては到底解決できなかった。
本発明の解決すべき課題は以下のようにまとめられる。すわなち、第1に不純物の横方向の拡散を防止することであり、第2にその拡散の深さを制御して、0.1μm以下、好ましくは50nm以下とすることである。本発明は、この2点の問題点において、単結晶もしくは多結晶あるいはそれらに準ずる半導体材料の一部あるいは全部において、少なくとも1つを解決する方法を提供することを目的とする。以上の条件を満たすことによって、チャネル長1.0μm以下、典型的には0.1〜0.3μmのMOSデバイスを安定して作製することができる。
本発明は、上記の課題を解決するために、半導体に導電型を付与する不純物を含む高純度の反応性気体(不純物ガス)やそれを水素、フッ素、ヘリウム、アルゴン等の比較的安定なガスに希釈した雰囲気中で、試料半導体表面に対してパルスレーザー光を照射することによって、不純物を前記試料半導体中にドーピングする。この方法では、レーザー照射によって、瞬間的に加熱された半導体表面において、付近の不純物ガスが分解、あるいは半導体表面と反応し、半導体表面のごく薄い部分にのみ不純物がドーピングされる。その厚さは半導体表面の保持されている温度にも依存するが、0.1μm以下とすることが可能である。
また、このような反応では、熱的な拡散は、レーザー光のパルス幅を1μsec以下、好ましくは100nsec以下とすることによって、実質的になくすことができる。また、本発明では、イオン打ち込みにおいて問題となったチャネリングや2次散乱はなく、したがって、図1(A)に示すように、極めて理想的な拡散領域が形成され、その深さ方向の不純物濃度分布は、図1(B)に示すように必要とする深さにのみ集中的に分布し、半導体に形成された不純物領域における深さ方向の不純物の分布は、分布曲線106で示される。厳密には横方向の拡散も存在するが、その大きさは典型的には50nm以下で、現実のデバイスにおいては無視できるものである。
さらに、粒界を有する半導体材料においても、熱的な影響が無いので、図1(C)に示すように拡散領域が粒界に影響されることはない。付け加えて言えば、本発明では、パルスレーザーによる加熱という非熱平衡状態を利用するため、従来では不可能であったような高濃度の不純物拡散が可能である。
本発明においては、不純物濃度は、レーザーのエネルギーや、雰囲気中の不純物ガスの濃度、半導体表面温度等を加減することによって目的とする値を得ることができる。本発明においては、不純物が拡散されるべき半導体表面は露出されていても、他の被膜で覆われていてもよい。他の被膜で覆われている場合には、被膜の化学的、物理的性質によって、不純物がブロッキングされ、その結果、半導体中への拡散濃度、拡散深さが制御される。
本発明における不純物とは、半導体として珪素半導体(シリコン)を用いた場合において、P型を付与するのであれば、3価の不純物、代表的にはであるB(ボロン)等を用いることができ、N型を付与するのであれば、5価の不純物、代表的にはP(リン)やAs(砒素)等を用いることができる。そしてこれらの不純物を含む反応性気体としてAsH3 ,PH3 ,BF3 ,BCl3 ,B(CH3 3 等を用いることができる。
半導体としては、従来のウェファー状の単結晶のシリコン半導体に加えて、TFTを作製するのであれば、気相成長法やスパッタ法等によって成膜した非晶質シリコン半導体薄膜が一般的には用いられる。また、液相成長によって絶縁基板上に作製した多結晶または単結晶のシリコン半導体でも本発明が適用できる。さらに、シリコン半導体に限定されず、他の半導体であってもよいことはいうまでもない。
レーザー光としては、パルス発振型のエキシマレーザー装置を用いることが有用である。これは、パルス発振レーザーでは、試料の加熱が瞬間的で、しかも表面だけに限定され、基板に影響を与えないからである。連続発振レーザーによる加熱は、上記のような非熱平衡状態を実現することが不可能な上、局所的な加熱であるがゆえ、加熱部分と基板との熱膨張の著しい違いなどによって、加熱部分が剥離してしまうことがある。この点、パルスレーザーでは、熱緩和時間は、熱膨張のような機械的応力の反応時間に比べて圧倒的に小さく、機械的なダメージを与えない。
特に、エキシマーレーザー光は、紫外光であり、シリコンを初めとする多くの半導体に効率良く吸収される上、パルスの持続時間は10nsecと短い。また、エキシマーレーザーは既に、アモルファスシリコン薄膜をレーザー照射によって結晶化させて、結晶性の高い多結晶シリコン薄膜を得るという実験に使用された実績がある。具体的なレーザーの種類としては、ArFエキシマレーザー(波長193nm)、XeClエキシマレーザー(波長308nm)、XeFエキシマレーザー(波長351nm)、KrFエキシマレーザー(248nm)等を用いることが適当である。
本発明においては、半導体表面を加熱あるいは冷却しても構わない。半導体表面の温度を制御することによって、不純物の拡散を促進あるいは抑制することが可能となるので、本発明を実施する者は、目的とする不純物濃度や拡散深さを得るために温度制御をおこなうことが勧められる。
本発明において、不純物ガスの分解を促進するために、直流や交流の電気エネルギーを用いて、不純物ガスをプラズマ化することも有効である。この目的のために加えられる電磁エネルギーとしては、13.56MHzの高周波エネルギーが一般的である。この電磁エネルギーによるドーピングガスの分解によって、ドーピングガスを直接分解できないレーザー光を用いた場合でも効率よくドーピングを行うことができる。電磁エネルギーの種類としては、13.56MHzの周波数に限定されるものではなく、例えば2.45GHzのマイクロ波を用いるとさらに高い活性化率を得ることができる。さらに2.45GHzのマイクロ波と875ガウスの磁場との相互作用で生じるECR条件を用いてもよい。また、ドーピングガスを直接分解できる光エネルギーを用いることも有効である。
本発明の装置の概念図を図3および図4に示す。図3は基板加熱装置を具備したもの、図4は、それに加えてプラズマを発生させる為の電磁装置をも具備したものを示している。これらの図面は概念的なものであるので、当然のことながら、実際の装置においては、必要に応じてその他の部品を具備することがある。以下、その使用方法について概説する。
図3において、試料304は試料ホルダー305上に設置される。最初に、チャンバー301は排気装置に接続した排気系307によって真空排気される。この場合には、できるだけ高真空に排気することが望まれる。すなわち、大気成分である炭素や窒素、酸素は半導体にとっては一般に好ましくないからである。このような元素は、半導体中に取り込まれるが、同時に添加された不純物の活性度を低下させることがある。また、半導体の結晶性を損ない、粒界における不対結合手の原因となる。したがって、10-6torr以下、好ましくは10-8torr以下にまでチャンバー内を真空引きすることが望まれる。
また、排気と前後してヒーター306を作動させ、チャンバー内部に吸着した大気成分を追い出すことも望ましい。現在の真空装置において使用されているように、チャンバー以外に予備室を設け、チャンバーが直接、大気に触れないような構造とすることも望ましい。当然のことながら、ロータリーポンプや油拡散ポンプに比べて、炭素等の汚染の少ないターボ分子ポンプやクライオポンプを用いることが望ましい。
十分に排気されたら、反応性ガスをガス系308によって、チャンバー内に導入する。反応性ガスは、単独のガスからなっていても、あるいは水素やアルゴン、ヘリウム、ネオン等で希釈されていてもよい。また、その圧力は大気圧でも、それ以下でもよい。これらは、目的とする半導体の種類と、不純物濃度、不純物領域の深さ、基板温度等を考慮して選択される。
次に窓302を通して、レーザー光303が試料に照射される。このとき、試料はヒーターによって、一定の温度に加熱されている。レーザー光は、1か所に付き通常1〜50パルス程度照射される。レーザーパルスのエネルギーのばらつきが極めて大きな状態で、あまりパルス数がすくない場合には不良発生の確率が大きい。一方、あまりにも多くのパルスを1か所に照射することは量産性(スループット)の面から望ましくない。本発明人の知見では、上記のパルス数が量産性からも、歩留りの点からも妥当であった。
この場合、例えばレーザーのパルスが10mm(x方向)×30mm(y方向)の特定の長方形の形状をしていた場合に、同じ領域にレーザーパルスを10パルスを照射し、終了後は、次の部分に移動するという方法でもよいが、レーザーを1パルスにつき、x方向に1mmづつ移動させていってもよい。
レーザー照射が終了したら、チャンバー内を真空排気し、試料を室温まで冷却して、試料を取り出す。このように、本発明では、ドーピングの工程は極めて簡単であり、かつ、高速である。すなわち、従来のイオン注入プロセスであれば、(1)ドーピングパターンの形成(レジスト塗布、露光、現像)
(2)イオン注入(あるいはイオンドーピング)
(3)再結晶化という、3工程が必要であった。しかしながら、本発明では、(1)ドーピングパターンの形成(レジスト塗布、露光、現像)
(2)レーザー照射という2工程で完了する。
図4の装置においても、図3の場合とほぼ同じである。最初にチャンバー401内を排気系407によって真空排気し、ガス系408より反応性ガスを導入する。そして、試料ホルダー405上の試料404に対して、窓402を通して、レーザー光403を照射する。そのときには高周波もしくは交流(あるいは直流)電源410から、電極409に電力を投入し、チャンバー内部にプラズマ等を発生させて、反応性ガスを活性な状態とする。図では電極は容量結合型に示されているが、誘導(インダクタンス)結合型であってもよい。さらに、容量結合型であっても、試料ホルダーを一方の電極として用いてもよい。また、レーザー照射時には、ヒーター406によって試料を加熱してもよい。
図5には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー501には、無水石英ガラス製のスリット状の窓502が設けられている。レーザー光は、この窓に合わせて細長い形状に成形される。レーザーのビームは、例えば10mm×300mmの長方形とした。なおレーザー光の位置は固定されている。チャンバーには、排気系507、および反応性ガスを導入するためのガス系508が接続されている。また、チャンバー内には試料ホルダー505が設けられ、その上には試料504が乗せられ、試料ホルダーの下には赤外線ランプ(ヒーターとして機能する)506が設けられている。試料ホルダーは可動であり、試料をレーザーのショットに合わせて移動することができる。
このように、試料の移動のための機構がチャンバー内に組み込まれている際には、ヒーターによる試料ホルダーの熱膨張によって狂いが生じるので、温度制御には細心の注意が必要である。また、試料移送機構によってホコリが生じるので、チャンバー内のメンテナンスは面倒である。
図6(A)には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー601には、無水石英ガラス製の窓602が設けられている。この窓は実施例3の場合と異なり、試料604全面を覆うだけの広いものである。チャンバーには、排気系607、および反応性ガスを導入するためのガス系608が接続されている。また、チャンバー内には試料ホルダー605が設けられ、その上には試料604が乗せられ、試料ホルダーはヒーターが内蔵されている。試料ホルダーはチャンバーに固定されている。チャンバーの下部にはチャンバーの台601aが設けられており、レーザーのパルスに合わせて、チャンバー全体を移動させることによって、逐次、レーザー照射をおこなう。レーザーのビームは、図5の場合と同じく、細長い形状である。例えば、5mm×100mmの長方形とした。図5と同様、レーザー光の位置は固定されている。図6では、図5と異なり、チャンバー全体が移動する機構を採用する。したがって、チャンバー内には機械部分が存在せず、ホコリ等が生じないのでメンテナンスが容易である。また、移送機構が、ヒーターの熱の影響を受けることは少ない。
図6の例では、図5の例に比べて上記のような点で優れているだけでなく、以下のような点でも優れている。すなわち、図5の方式では、試料をチャンバーに入れてから、十分な真空度まで真空排気できるまでレーザー放射をおこなえなかった。すなわちデッドタイムが多かった。しかし、図6の例では、図6(A)のようなチャンバーを多数用意し、それぞれ、順次、試料装填、真空排気、レーザー照射、試料取り出し、というように回転させてゆけば、上記のようなデッドタイムは生じない。そのようなシステムを図6(B)に示した。
すなわち、未処理の試料を内蔵したチャンバー617、616は、排気工程の間に連続的な搬送機構618によって、精密な移動がおこなえるステージを有する架台619に向かう。ステージ上のチャンバー615には、レーザー装置611から放射され、適当な光学装置612、613で加工されたレーザー光が窓を通して中の試料に照射される。ステージを動かすことによって、必要なレーザー照射がおこなわれたチャンバー614は、再び、連続的な搬送機構620によって次の段階に送られ、その間にチャンバー内のヒーターは消灯し、排気され、十分温度が下がってから、試料が取り出される。
このように、本実施例では連続的な処理がおこなえることによって、排気待ちの時間を削減することができ、スループットを向上させられる。もちろん、図6の場合には、スループットは向上するけれども、その分、図5の場合よりチャンバーを多く必要とするので、量産規模や投資規模を考慮して実施すべきである。
以上、図5、図6の例では、レーザービームの形状は細長い線状の長方形であったが、もちろん、長方形や正方形であってもよい。この場合には図7に示すように、半導体ウェファー等の基板を適当な数の領域(図7では32)に分割し、これに順次、レーザーを照射してゆくという方式を採用してもよい。例えば、レーザーの繰り返し周波数が200Hzであれば、ウェファー上の一箇所を処理する時間が0.1秒であり、ウェファーが上下左右(図7の矢印)に移動する時間を考慮しても、1枚のウェファーを処理する時間は10秒弱である。ウェファーの自動搬送をおこなえば、1時間に200枚以上のウェファーを処理できる。この生産性は従来の方式に優るとも劣らない。
なお、同様なレーザードーピング処理装置に関しては、特願平3−283981(平成3年10月4日出願)、同3−290719(平成3年10月8日出願)、同4−100479(平成3年3月26日出願)に記述されている。本発明によって、例えば、チャネル長が0.5μm以下のデバイスを再現性良く作製することができ、また、深さ0.1μm以下の拡散領域(不純物領域)を形成することができる。逆に本発明は、このような条件のデバイスを形成する上で特長を示す。以下に実施例を示し、より詳細に本発明を説明する。
本発明によって、チャネル長1.0μm以下、典型的には0.1〜0.3μmのMOSデバイスを安定して作製すること、および深さ0.1μm以下の浅い不純物領域を作製できた。上記の実施例においては単結晶シリコン上の半導体素子についてのものであったが、多結晶シリコン等を利用した素子に関しても同様に実施してもよいことは言うまでもない。このように本発明は工業上有益なものである。
本発明を用いて、単結晶シリコン基板上にCMOS回路を形成した。その作製手順を図8に示す。まず、単結晶シリコン基板701の(100)
面上に、いわゆるLOCOS法によって、フィールド絶縁物702を形成し、さらに、フィールド絶縁物に覆われていない領域の一部にボロンを熱拡散させてP型ウェル703を形成した。この状態で、P型ウェル以外の領域をマスク材704で覆って、ジボラン(B2 6 )を2体積%含有する雰囲気中で、レーザー 照射し、P型ウェルの表面から50nmまでの領域に、ボロンを拡散させ、P+ の領域705を形成した。(図8(A))
この際には、マスク材704としては、耐レーザー性のよいものが好ましいが、必ずしもレーザー光に対して不透明である必要はない。例えば、窒化珪素や酸化珪素は上記の条件を満たす。また、炭素膜でもよい。
レーザードーピングは図5に示す装置を用いておこなった。図5に示す装置において、B2 6 /Ar雰囲気下で、試料を加熱せずに、レーザー光を照射してボロン(B)のドーピングを行った。レーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を使用し、150〜350mJ/cm2 のエネルギー密度で、一か所につき2〜20ショットの照射をおこなった。このとき、試料の温度を室温以下、好ましくは−50℃まで下げると、不純物の拡散が抑制され、不純物のドーピングされたP+ 領域705の深さをより浅くできる。しかしながら、ジボランの凝結点、あるいは沸点を下回る温度にまで下げることは好ましくない。
その後、シリコン基板表面にも同様の操作をおこない、フォスフィンを用いてリンのドーピングをおこなうことによってN+ 領域706を形成した。その後、従来と同様にゲート酸化膜707とゲート電極708および709を形成した。
(図8(B))
その後、PチャネルTFTの領域(図の右側)をマスク材710を被覆し、再び、図5に示すレーザードーピング装置を用いて、ドーピングをおこなった。この際には不純物ガスとしてフォスヒオンを使用し、さらに、基板温度を200〜450℃に加熱した。レーザーのエネルギーやショット数は先の条件の範囲内とした。この時、試料は加熱されているため先のドーピングのときに比較して拡散が大きく、ソース、ドレイン領域711にはリンが深くドーピングされ、N型化する。これに対してゲート電極の下部の領域は、ゲート絶縁膜とゲート電極がマスクとなりレーザーが照射されず、ドーピングが行われず、N+ 型のままである。典型的なドーピング条件は以下の通り。(図8(C))
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 350度 圧力 0.02〜1.00Torr レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2 パルス数 10ショット
同様に、Pチャネル型TFT(図の右側)に対しても、ジボラン雰囲気でレーザードーピングをおこなうことによって、P型領域を形成し、Pチャネル型TFTを形成することができた。
その後、従来と同様に層間絶縁物712を形成し、コンタクトホールを設けて、電極・配線713を形成した。この電極・配線の材料としては、単層の金属もしくは半導体膜であっても、例えば、窒化チタンとアルミニウムのような多層膜であっても構わないことはいうまでもない。
本実施例のトランジスタはチャネル形成領域の表面はゲートに信号を印加しても反転せず、より深い領域がチャネルとなる、いわゆるベリッド・チャネル型のものである。このため、ホットエレクトロン等によってゲート絶縁膜が破壊されることが少なく、信頼性が向上した。
本実施例では、このベリッド・チャネルを形成する際に、レーザードーピング法を使用したわけであるが、その他にも、例えば、しきい値電圧制御の目的で本発明を使用できることは本実施例の記述から明らかであろう。
本発明を用いて、フローティングゲートを有するMOS素子、例えば、EPROM、EEPROM、フラッシュメモリーを作製した例を図9に示す。まず、単結晶シリコン基板の(100)面にフィールド絶縁物751を選択的に形成し、さらにゲート電極部752、753を形成する。ゲート電極部の詳細な構成は、図9(E)に示される。ここで、761はゲート酸化膜、762はリンをドープしたポリシリコンのフローティングゲート、763はリンをドープしたポリシリコンのコントロールゲート、764はそれらを覆う絶縁膜である。
好ましくは、この絶縁膜764はコントロールゲート、フローティングゲートの酸化物によって構成される。これらを酸化するには陽極酸化法もしくは熱酸化法を用いればよい。ゲート電極部の幅は0.5μmとした。陽極酸化法を採用する場合には、湿式あるいは乾式の2つの方法が用いられるが、それらについては、特願平3−278705(平成3年9月30日出願)また、熱酸化による場合に関しては、特願平3−278706(平成3年9月30日出願)に記載されて方式を用いればよい。
その後、マスク材754を選択的に形成し、このマスク材およびゲート電極部をマスクとして、イオン注入法によって、シリコン基板中にリンを注入し、加熱して拡散せしめ、N型領域755を形成した。このN型領域は0.2μm程度の深さになるようにした。また、図9(A)に示すように、このとき形成された不純物領域755は、ゲート電極部の下部に回り込んで拡がっている。
次に図9(B)のように、リンをドープしたポリシリコンの配線756を形成し、これをワード線とした。しかしながら、不純物領域755の抵抗が十分に小さかい場合には、このようなポリシリコンをわざわざ設けなくとも、不純物領域755をワード線とすることができる。
さらに、本発明によって、リンのレーザードーピング処理をおこない、浅い(深さ〜50nm)不純物領域757、758を形成した。本実施例では、図6に示す装置を用いて不純物のドーピングを行った。図6(B)に示すように、1枚のウェファーを内蔵した多数のチャンバー(614〜615)を流し、これにレーザー光を照射した。典型的なドーピング条件は以下のとおり。
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 室温 圧力 0.02〜1.00Torr レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2 パルス数 10ショット
以上の工程によって、浅い不純物領域が形成された。さらに、従来の方法によって、層間絶縁物759を堆積し、コンタクトホールと金属電極・配線760、761を形成して、素子を形成した。図9(D)には、2つのEEPROM素子が記述されており、配線760、761がそれぞれのビット線となる。
本実施例では、ゲート電極部の左右において、不純物領域の形状が異なる。すなわち、一方はゲート電極の下部にまで回り込んだ深い不純物領域755であり、他の一方はオーバーラップが全く無く、むしろゲート電極部の酸化物のためにオフセット領域が形成された浅い不純物領域757である。実際に生じる回り込みは50nm以下である。この結果、フローティングゲートにキャリヤーを注入する際には、図9(E)に矢印で示すように深い不純物領域から注入される。
本発明を用いて、低濃度ドレイン(LDD)構造を用いたMOSFETを作製した例を図10に示す。まず、従来の方法によって、単結晶シリコン基板801上にフィールド絶縁物802を形成し、ゲート絶縁膜803、ゲート電極804を堆積する。そして、本発明のレーザードーピング法を用いて、燐をドープし、浅い(深さ50nm)低濃度N- 型不純物領域805を形成した。
(図10(A))
その後、酸化珪素膜806を堆積し(図10(B))、これを異方性エッチングによって、ゲート電極の側壁部分807を残して除去した。そして、この状態でイオン注入法によって、高濃度の燐イオンを注入し、N+ 領域808を形成した。この際には、先のN- 領域805は側壁の下部のみが残り、LDD領域809が形成された。(図10(C))
最後に、層間絶縁物810と金属電極・配線811を形成して素子を完成させた。本実施例では、従来の方式と本発明のドーピング方法を組み合わせてLDDを形成したが、例えば、本発明人等の出願である、特願平3−238710(平成3年8月26日出願)、特願平3−238711(平成3年8月26日出願)
、特願平3−238712(平成3年8月26日出願)等の方法を使用してもよい。
本発明の効果を概念的に説明する。 従来技術の問題点を説明する。 本発明の半導体処理(不純物ドーピング)装置の概念図を示す。 本発明の半導体処理(不純物ドーピング)装置の概念図を示す。 本発明の半導体処理(不純物ドーピング)装置の例を示す。 本発明の半導体処理(不純物ドーピング)装置の例を示す。 本発明のレーザー照射方法の例を示す。 本発明を利用した半導体素子の作製方法の例を示す。 本発明を利用した半導体素子の作製方法の例を示す。 本発明を利用した半導体素子の作製方法の例を示す。
符号の説明
101 基板
102、103 拡散領域(ソース、ドレイン)
104 ゲート絶縁膜
105 ゲート電極
201 基板
202、203 拡散領域(ソース、ドレイン)
204 ゲート絶縁膜
205 ゲート電極

Claims (1)

  1. 第1の不純物領域と、第2の不純物領域と、第3の不純物領域と、前記第1の不純物領域と前記第2の不純物領域との間に形成された第1のチャネル形成領域と、前記第1の不純物領域と前記第3の不純物領域との間に形成された第2のチャネル形成領域と、を含む半導体と、
    前記第1のチャネル形成領域の上に形成された、第1のフローティングゲートと、第1のコントロールゲートと、前記第1のフローティングゲートと前記第1のコントロールゲートとを覆う第1の絶縁膜と、
    前記第2のチャネル形成領域の上に形成された、第2のフローティングゲートと、第2のコントロールゲートと、前記第2のフローティングゲートと前記第2のコントロールゲートとを覆う第2の絶縁膜と、
    を有し、
    前記第1の不純物領域は、前記第1のフローティングゲート及び前記第2のフローティングゲートとオーバーラップしており、
    前記第2の不純物領域は、前記第1のフローティングゲートとオーバーラップがなく、
    前記第3の不純物領域は、前記第2のフローティングゲートとオーバーラップがなく、
    前記第2の不純物領域は、前記第1の絶縁膜の下部への回り込みが50nm以下で、深さが前記第1の不純物領域よりも浅く0.1μm以下であり、
    前記第3の不純物領域は、前記第2の絶縁膜の下部への回り込みが50nm以下で、深さが前記第1の不純物領域よりも浅く0.1μm以下であることを特徴とする半導体装置。
JP2007048342A 2007-02-28 2007-02-28 半導体装置 Expired - Fee Related JP4391537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007048342A JP4391537B2 (ja) 2007-02-28 2007-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007048342A JP4391537B2 (ja) 2007-02-28 2007-02-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003170581A Division JP3992650B2 (ja) 2003-06-16 2003-06-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009207723A Division JP4585027B2 (ja) 2009-09-09 2009-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2007194653A JP2007194653A (ja) 2007-08-02
JP4391537B2 true JP4391537B2 (ja) 2009-12-24

Family

ID=38450037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007048342A Expired - Fee Related JP4391537B2 (ja) 2007-02-28 2007-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4391537B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795816B2 (en) * 2007-10-08 2010-09-14 Applied Materials, Inc. High speed phase scrambling of a coherent beam using plasma

Also Published As

Publication number Publication date
JP2007194653A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
JP3431647B2 (ja) 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
KR100230485B1 (ko) 반도체 처리장치
US5804471A (en) Method of fabricating thin film transistor
US10020204B2 (en) Bottom processing
US6897100B2 (en) Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US7097712B1 (en) Apparatus for processing a semiconductor
JPH07283151A (ja) 半導体装置の作製方法及び半導体装置の作製装置
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JP4391537B2 (ja) 半導体装置
JP3949122B2 (ja) 半導体装置の作製方法
JP3992650B2 (ja) 半導体装置
JP4585027B2 (ja) 半導体装置
JP3908905B2 (ja) 半導体装置の作製方法
JP3663352B2 (ja) レーザー処理方法、およびメモリ装置の作製方法、並びに絶縁ゲート型半導体装置の作製方法
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP3535825B2 (ja) 半導体装置の作製方法
JP4036278B2 (ja) イオンドーピング装置
JPH08204208A (ja) 結晶性シリコン半導体装置の製造方法
JP2001203355A (ja) 半導体装置
JP2001203354A (ja) 半導体装置およびメモリ装置
JP3612009B2 (ja) 半導体装置の作製方法
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
JP3612018B2 (ja) 半導体装置の作製方法
JP2860894B2 (ja) 半導体装置作製方法
JP3612017B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees