CN110010448B - 热处理方法 - Google Patents

热处理方法 Download PDF

Info

Publication number
CN110010448B
CN110010448B CN201811542249.XA CN201811542249A CN110010448B CN 110010448 B CN110010448 B CN 110010448B CN 201811542249 A CN201811542249 A CN 201811542249A CN 110010448 B CN110010448 B CN 110010448B
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
light
flash
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811542249.XA
Other languages
English (en)
Other versions
CN110010448A (zh
Inventor
青山敬幸
加藤慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to CN201811542249.XA priority Critical patent/CN110010448B/zh
Publication of CN110010448A publication Critical patent/CN110010448A/zh
Application granted granted Critical
Publication of CN110010448B publication Critical patent/CN110010448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明提供能够得到低的金半接触电阻而不会使器件特性劣化的半导体制造方法以及半导体制造装置。通过从闪光灯(FL)对形成了金属层的半导体基板(W)的表面以1秒以下的照射时间照射闪光，将包含金属层以及杂质区域的半导体基板(W)的表面瞬间地升温至1000℃以上的处理温度。另外，在包含氢的混合气体的环境中，对半导体基板(W)的表面照射闪光进行加热处理。通过在混合气体的环境中将半导体基板(W)的表面在极短时间加热至高温，能够使金半接触电阻降低，而不会使在栅极氧化膜的界面附近为了氢封端而取入的氢解吸。

Description

热处理方法
本申请是申请日为2015年09月11日、申请号为201510578248.0、发明名称为“半导体制造方法以及半导体制造装置”的申请的分案申请。
技术领域
本发明涉及形成将在半导体基板上形成的n型区域或p型区域与金属层电连接的金半接触的半导体制造方法以及半导体制造装置。
背景技术
在半导体器件的制造中，确立半导体和金属的欧姆接触(contact，金半接触)是重要的技术。作为向SiC(碳化硅)等半导体基板的金半接触形成法，众所周知如下方法：将金属材料蒸镀在高浓度地掺杂(doping)的杂质区域后，进行被称为PDA(Post-DepositionAnneal，淀积后退火)的热处理，形成反应层。另外，在半导体器件的制造工序中，除了形成金半接触以外，还在例如注入了的杂质的活化等各种目的下进行热处理(参照专利文献1)。
专利文献1：日本特开2011-44688号公报
以往进行的典型的热处理，是专利文献1等所公开那样的采用加热炉的几分钟左右的加热。另外，通过卤素灯等对半导体基板迅速地加热的几秒钟左右的热处理也被广泛进行。
但是，根据热处理的种类的不同，当处理时间变长时，有时即使是几秒钟左右，半导体器件的其他的特性也会劣化。例如，在用于向SiC半导体基板的金半接触形成的热处理中，由于加热温度越高，金半接触电阻越低，因此优选。但是，在SiC半导体中，为了改善栅极氧化膜的界面特性进行氢封端处理，当为了形成金半接触在高温下进行几秒钟以上的热处理时，产生取入该界面附近的氢解吸，使界面特性劣化这样的问题。另外，在p型金半接触中作为金属层所采用的铝为低融点金属，本来就在高温下难以进行热处理。
另外，典型地是在进行了杂质注入后且形成金属层之前，进行用于杂质活化的热处理，但是若将该热处理在高温下进行几秒钟以上，则注入的杂质因向外扩散而消失，在杂质区域的表面附近，还产生杂质浓度变低，难以得到低金半接触电阻这样的问题。
发明内容
本发明鉴于上述课题而完成，其目的在于，提供不会使器件特性劣化而能够得到低的金半接触电阻的半导体制造方法以及半导体制造装置。
为了解决上述课题，技术方案1的发明，是用于形成半导体基板的金半接触的半导体制造方法，其特征在于，包括：离子注入工序，对半导体基板的一部分区域注入离子，形成杂质区域；金属层形成工序，在所述杂质区域上形成金属层；以及热处理工序，对形成了所述金属层的所述半导体基板以1秒以下的照射时间照射光进行加热，所述热处理工序在包含氢的混合气体(forming gas)中执行。
另外，技术方案2的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述热处理工序中被照射光的所述半导体基板的表面的达到温度为1000℃以上。
另外，技术方案3的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述热处理工序中，形成金半接触，并且还进行对所述杂质区域所注入的杂质的活化。
另外，技术方案4的发明，在技术方案3的发明有关的半导体制造方法中，其特征在于，在所述热处理工序，还促进所述杂质区域的再结晶化。
另外，技术方案5的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述离子注入工序和所述金属层形成工序之间，还包括：对半导体基板以1秒以下的照射时间照射光，进行对所述杂质区域所注入的杂质的活化的工序。
另外，技术方案6的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述热处理工序中，将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到所述半导体基板。
另外，技术方案7的发明，技术方案1的发明有关的半导体制造方法中，其特征在于，在所述热处理工序之前，还包括在所述金属层上形成光吸收膜的工序。
另外，技术方案8的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述离子注入工序中，在所述半导体基板的一个面形成n型杂质区域和p型杂质区域，在所述金属层形成工序中，在所述n型杂质区域上形成镍层，并且在所述p型杂质区域上形成铝层，在所述热处理工序中，通过对所述半导体基板的所述一个面的光照射，同时形成n型金半接触和p型金半接触。
另外，技术方案9的发明，在技术方案1的发明有关的半导体制造方法中，其特征在于，在所述热处理工序中，从闪光灯对所述半导体基板照射闪光。
另外，技术方案10的发明，在技术方案1至技术方案9中的任意一项的发明有关的半导体制造方法中，其特征在于，所述半导体基板由碳化硅形成。
另外，技术方案11的发明，是用于形成半导体基板的金半接触的半导体制造装置，其特征在于，包括：腔室，其容纳在被注入了离子的杂质区域上形成有金属层的半导体基板；基座(Susceptor)，其设置在所述腔室内，载置并支撑所述半导体基板；混合气体供给部，其在所述腔室内形成包含氢的混合气体的环境；以及光照射部，对由所述基座支撑的所述半导体基板以1秒以下的照射时间照射光进行加热，所述光照射部在所述混合气体中对所述半导体基板照射光。
另外，技术方案12的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部通过光照射使所述半导体基板的表面达到1000℃以上。
另外，技术方案13的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部对所述半导体基板照射光，形成金半接触，并且还进行对所述杂质区域所注入的杂质的活化。
另外，技术方案14的发明，在技术方案13的发明有关的半导体制造装置中，其特征在于，所述光照射部对所述半导体基板照射光，还促进所述杂质区域的再结晶化。
另外，技术方案15的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部对被注入了离子后、且形成金属层之前的半导体基板照射光，进行对所述杂质区域所注入的杂质的活化。
另外，技术方案16的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到所述半导体基板。
另外，技术方案17的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部对在所述金属层上形成了光吸收膜的所述半导体基板照射光。
另外，技术方案18的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，在所述半导体基板的一个面形成n型杂质区域和p型杂质区域，并且在所述n型杂质区域上以及所述p型杂质区域上分别形成镍层以及铝层，所述光照射部，通过对所述半导体基板的所述一个面的光照射，同时形成n型金半接触和p型金半接触。
另外，技术方案19的发明，在技术方案11的发明有关的半导体制造装置中，其特征在于，所述光照射部包含照射闪光的闪光灯。
另外，技术方案20的发明，在技术方案11至技术方案19中的任意一项的发明有关的半导体制造装置中，其特征在于，所述半导体基板由碳化硅形成。
另外，一种热处理方法，用于通过对半导体基板照射光来加热该半导体基板以形成金半接触，其特征在于，具有：搬入工序，将在被注入了离子的杂质区域上形成有金属层的半导体基板搬入到腔室内，环境形成工序，在所述腔室内形成包含氢的混合气体的环境，以及加热工序，通过在所述混合气体中对所述半导体基板以1秒以下的照射时间照射光，由此对所述半导体基板加热，而不会使氢从所述半导体基板的进行了氢封端处理的栅极氧化膜的界面附近解吸。
另外，所述热处理方法，在所述加热工序中被照射光的所述半导体基板的表面的达到温度为1000℃以上。
另外，所述热处理方法，在所述加热工序中，形成金半接触，并且还进行对所述杂质区域所注入的杂质的活化。
另外，所述热处理方法，在所述加热工序中，还促进所述杂质区域的再结晶化。
另外，所述热处理方法，在所述加热工序中，将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到所述半导体基板。
另外，所述热处理方法，在所述加热工序中，从闪光灯对所述半导体基板照射闪光。
另外，所述热处理方法，所述半导体基板由碳化硅形成。
【发明的效果】
根据技术方案1至技术方案10的发明，由于对在杂质区域上形成了金属层的半导体基板，在包含氢的混合气体中以1秒以下的照射时间照射光进行加热，因此，能够使半导体基板的表面升温，而不会使为了氢封端而取入的氢解吸，并能够得到低的金半接触电阻，而不会使器件特性劣化。
特别地，根据技术方案6的发明，由于将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到半导体基板，因此，即使是带隙宽的半导体基板也能够吸收照射光。
特别地，根据技术方案7的发明，由于在热处理工序之前在金属层上形成光吸收膜，因此能够提高照射光的吸收率。
根据技术方案11至技术方案20的发明，由于对在杂质区域上形成了金属层的半导体基板，在包含氢的混合气体中，以1秒以下的照射时间照射光进行加热，因此，能够使半导体基板的表面升温，而不会使为了氢封端而取入的氢解吸，并能够得到低的金半接触电阻，而不会使器件特性劣化。
特别地，根据技术方案16的发明，由于将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到半导体基板，即使带隙宽的半导体基板，也能够吸收照射光。
特别地，根据技术方案17的发明，由于对在金属层上形成了光吸收膜的半导体基板照射光，因此能够提高照射光的吸收率。
附图说明
图1是表示本发明的半导体制造装置的结构的纵剖视图。
图2是表示保持部的整体外观的立体图。
图3是从上面观察保持部的俯视图。
图4是从侧方观察保持部的侧视图。
图5是移载机构的俯视图。
图6是移载机构的侧视图。
图7是表示多个卤素灯的配置的俯视图。
图8是表示闪光灯的驱动电路的图。
图9是表示形成半导体基板的金半接触的处理顺序的流程图。
图10是表示形成了金属层的半导体基板的表面构造的图。
图11是表示离子注入后的杂质区域中的杂质浓度的图。
图12是表示第2实施方式的形成金半接触的处理顺序的流程图。
图13是表示第3实施方式的形成金半接触的处理顺序的流程图。
图14是表示在金属层上形成了光吸收膜的半导体基板的表面构造的图。
其中，附图标记说明如下：
1 半导体制造装置
2 快门机构
3 控制部
4 卤素加热部
5 闪光加热部
6 腔室
7 保持部
10 移载机构
61 腔室侧部
62 凹部
63 上侧腔室窗
64 下侧腔室窗
65 热处理空间
74 基座
91 触发电极
92 玻璃管
93 电容器
94 线圈
96 IGBT
97 触发电路
111 基体
112 杂质区域
113 层间绝缘膜
114 金属层
115 光吸收膜
180 混合气体供给机构
FL 闪光灯
HL 卤素灯
W 半导体基板
具体实施方式
以下，参照附图详细地说明本发明的实施方式。
<第1实施方式>
图1是表示本发明的半导体制造装置1的结构的纵剖视图。本实施方式的半导体制造装置1，是通过对SiC(碳化硅)的半导体基板W照射闪光，进行用于金半接触形成的PDA(Post-Deposition Anneal，淀积后退火)的闪光灯退火装置。细节后面叙述，在搬入到半导体制造装置1之前的半导体基板W中，在杂质区域上形成了金属层，通过半导体制造装置1的加热处理，形成金属层和杂质区域的金半接触。
半导体制造装置1具备：容纳半导体基板W的腔室6、内置多个闪光灯FL的闪光加热部5、内置多个卤素灯HL的卤素加热部4、以及快门机构2。在腔室6的上侧设置闪光加热部5，并且在下侧设置卤素加热部4。半导体制造装置1在腔室6的内部具备：将半导体基板W保持为水平姿势的保持部7、在保持部7和装置外部之间进行半导体基板W的交接的移载机构10。另外，半导体制造装置1在腔室6的内部具备：形成混合气体(氢-氮混合气体)的环境的混合气体供给机构180。半导体制造装置1还具备：控制部3，其控制快门机构2、混合气体供给机构180、卤素加热部4、闪光加热部5以及设置在腔室6的各动作机构，执行半导体基板W的热处理。
腔室6在筒状的腔室侧部61的上下安装石英制造的腔室窗而构成。腔室侧部61具有上下开口的大致筒形状，在上侧开口安装上侧腔室窗63而闭塞，在下侧开口安装下侧腔室窗64而闭塞。构成腔室6的顶部的上侧腔室窗63，是由石英形成的圆板形状构件，作为使从闪光加热部5射出的闪光透射到腔室6内的石英窗而起作用。另外，构成腔室6的底面部的下侧腔室窗64也是由石英形成的圆板形状构件，作为将来自卤素加热部4的光透射到腔室6内的石英窗而起作用。特别地，将闪光透射到腔室6内的上侧腔室窗63由在波长300nm以下的紫外区域中也具有高的透射率的合成石英形成。
另外，在腔室侧部61的内侧的壁面的上部安装反射环68，在下部安装反射环69。反射环68、69都形成为圆环状。上侧的反射环68通过从腔室侧部61的上侧嵌入而安装。另一方面，下侧的反射环69通过从腔室侧部61的下侧嵌入，利用省略图示的螺丝钉住而安装。即，反射环68、69都是自由装卸地安装在腔室侧部61。腔室6的内侧空间、即由上侧腔室窗63、下侧腔室窗64、腔室侧部61以及反射环68、69所包围的空间，被规定作为热处理空间65。
通过在腔室侧部61安装反射环68、69，在腔室6的内壁面形成凹部62。即，形成由在腔室侧部61的内壁面中未安装反射环68、69的中央部分、反射环68的下端面、和反射环69的上端面包围的凹部62。凹部62在腔室6的内壁面沿水平方向形成为圆环状，围绕保持半导体基板W的保持部7。
腔室侧部61以及反射环68、69由强度和耐热性优良的金属材料(例如，不锈钢)形成。另外，反射环68、69的内周面通过电解镀镍而被作为镜面。
另外，在腔室侧部61形成设置有用于对腔室6进行半导体基板W的搬入以及搬出的搬送开口部(炉口)66。搬送开口部66通过闸阀(gate bulb)85可开闭。搬送开口部66与凹部62的外周面连通连接。因此，在闸阀85将搬送开口部66打开时，能够从搬送开口部66通过凹部62向热处理空间65搬入半导体基板W以及从热处理空间65搬出半导体基板W。另外，闸阀85将搬送开口部66关闭时，腔室6内的热处理空间65被设为密闭空间。
另外，在腔室6的内壁上部形成设置有对热处理空间65供给规定的气体的气体供给孔81。气体供给孔81比凹部62形成设置在更上侧位置，也可以设置在反射环68上。气体供给孔81经由在腔室6的侧壁内部形成为圆环状的缓冲空间82，与气体供给管83连通连接。气体供给管83分支为两个分岔，其一方连接到氮气供给源185，另一方连接到氢气供给源189。在气体供给管83的分支为两个分岔的路径中的连接到氮气供给源185的配管上，安装有阀183以及流量调整阀181，在连接到氢气供给源189的配管上安装有阀187以及流量调整阀186。
在阀183打开时，从氮气供给源185通过气体供给管83对缓冲空间82输送氮气(N2)。流过气体供给管83的氮气的流量通过流量调整阀181调整。另外，在阀187打开时，从氢气供给源189通过气体供给管83对缓冲空间82输送氢气(H2)。流过气体供给管83的氢气的流量通过流量调整阀186调整。流入到缓冲空间82的气体，以在流阻比气体供给孔81更小的缓冲空间82内扩展的方式流动，从气体供给孔81供给到热处理空间65内。
由这些氮气供给源185、阀183、流量调整阀181、氢气供给源189、阀187、流量调整阀186、气体供给管83、缓冲空间82以及气体供给孔81构成混合气体供给机构180。通过将阀183以及阀187两者打开，对腔室6供给氢气和氮气的混合气体(混合气体)，能够形成混合气体的环境。混合气体供给机构180对腔室6供给的混合气体中所包含的氢约为3vol.％。
另一方面，在腔室6的内壁下部形成设置有将热处理空间65内的气体排出的气体排气孔86。气体排气孔86形成设置在比凹部62更下侧位置，也可以设置在反射环69上。气体排气孔86经由在腔室6的侧壁内部形成为圆环状的缓冲空间87，与气体排气管88连通连接。气体排气管88连接在排气部190。另外，在气体排气管88的路径途中安装有阀89。在阀89打开时，热处理空间65的气体从气体排气孔86经由缓冲空间87而向气体排气管88排出。再有，气体供给孔81以及气体排气孔86既可以沿腔室6的周向设置多个，也可以为狭缝状的孔。
另外，在搬送开口部66的顶端还连接有将热处理空间65内的气体排出的气体排气管191。气体排气管191经由阀192连接到排气部190。通过将阀192打开，腔室6内的气体经由搬送开口部66被排出。
图2是表示保持部7的整体外观的立体图。另外，图3是从上面观察保持部7的俯视图，图4是从侧方观察保持部7的侧视图。保持部7具备底座环71、连结部72以及基座74而构成。底座环71、连结部72以及基座74均由石英形成。即，保持部7的整体由石英形成。
底座环71是圆环形状的石英构件。通过底座环71载置在凹部62的底面，而被腔室6的壁面支撑(参照图1)。在具有圆环形状的底座环71的上表面，沿其周向竖立设置多个连结部72(在本实施方式为4个)。连结部72也是石英的构件，通过焊接粘连在底座环71。再有，底座环71的形状也可以为从圆环形状切去一部分的圆弧状。
平板状的基座74被设置在底座环71上的4个连结部72支撑。基座74为由石英形成的大致圆形的平板状构件。基座74的直径比半导体基板W的直径大。即，基座74具有比半导体基板W大的平面尺寸。在基座74的上表面竖立设置多个(在本实施方式为5个)引导销(guide pin)76。5个引导销76沿与基座74的外周圆为同心的圆周设置。配置了5个引导销76的圆的直径比半导体基板W的直径大一些。各引导销76也由石英形成。再有，引导销76既可以与基座74一体地由石英锭加工，也可以将分开加工后的构件通过焊接等装在基座74上。
在底座环71竖立设置的4个连结部72与基座74的周边部的下表面通过焊接而粘连。即，基座74和底座环71通过连结部72而固定地连结，保持部7为石英一体成形构件。通过这样的保持部7的底座环71被腔室6的壁面支撑，保持部7安装在腔室6。在保持部7安装在腔室6的状态下，大致圆板形状的基座74成为水平姿势(法线与铅垂方向一致的姿势)。搬入到腔室6的半导体基板W以水平姿势载置在安装在腔室6的保持部7的基座74之上保持。半导体基板W通过载置在由5个引导销76形成的圆的内侧，防止水平方向的位置偏移。再有，引导销76的个数不限于5个，只要为能够防止半导体基板W的位置偏移的数量即可。
另外，如图2以及图3所示，在基座74上下贯通地形成有开口部78以及切口部77。切口部77为了使使用了热电偶的接触式温度计130的探头顶端部通过而设置。另一方面，开口部78为了辐射温度计120接收从在基座74保持的半导体基板W的下表面辐射的辐射光(红外光)而设置。进而，在基座74中，穿孔设置了4个贯通孔79，用于后述的移载机构10的升降销12为了半导体基板W的交接而进行贯通。
图5是移载机构10的俯视图。另外，图6是移载机构10的侧视图。移载机构10具备2根移载臂11。移载臂11被设为大致沿着圆环状的凹部62这样的圆弧形状。在各个移载臂11竖立设置了2根升降销12。各移载臂11被设为能够通过水平移动机构13转动。水平移动机构13使一对移载臂11在对保持部7进行半导体基板W的移载的移载动作位置(图5的实线位置)、和与在保持部7保持的半导体基板W在俯视下不重叠的退避位置(图5的双点划线位置)之间水平移动。作为水平移动机构13，既可以通过不同的电机分别使各移载臂11转动，也可以采用链接机构而通过1个电机使一对移载臂11连动而转动。
另外，一对移载臂11通过升降机构14与水平移动机构13一起升降移动。升降机构14使一对移载臂11在移载动作位置上升时，共4根升降销12通过在基座74穿孔设置的贯通孔79(参照图2、3)，升降销12的上端从基座74的上表面突出。另一方面，升降机构14使一对移载臂11在移载动作位置下降，使升降销12从贯通孔79抽出，水平移动机构13以打开一对移载臂11的方式使其移动时，各移载臂11移动到退避位置。一对移载臂11的退避位置在保持部7的底座环71的正上方。由于底座环71载置在凹部62的底面，因此移载臂11的退避位置成为凹部62的内侧。再有，在设置有移载机构10的驱动部(水平移动机构13以及升降机构14)的部位的附近还设置省略图示的排气机构，移载机构10的驱动部周边的环境气体排出到腔室6的外部。
返回到图1，就在腔室6的上方设置的闪光加热部5而言，在筐体51的内侧具备：由多个(在本实施方式中为30个)氙闪光灯FL构成的光源、以及以覆盖该光源的上方的方式设置的反射体52。另外，在闪光加热部5的筐体51的底面部安装有灯光辐射窗53。构成闪光加热部5的底面部的灯光辐射窗53是由石英形成的板状的石英窗。灯光辐射窗53也由与上侧腔室窗63相同的合成石英形成。通过闪光加热部5设置在腔室6的上方，灯光辐射窗53与上侧腔室窗63相对置。闪光灯FL从腔室6的上方经由灯光辐射窗53以及上侧腔室窗63对热处理空间65照射闪光。
多个闪光灯FL是分别具有长条的圆筒形状的棒状灯，以各自的长边方向沿着在保持部7保持的半导体基板W的主面(即沿着水平方向)相互平行的方式排列为平面状。由此，闪光灯FL的排列形成的平面也为水平面。
图8是表示闪光灯FL的驱动电路的图。如该图所示，电容器93、线圈94、闪光灯FL、IGBT(绝缘栅双极晶体管)96串联连接。另外，如图8所示，控制部3具有脉冲产生器31以及波形设定部32，并且连接到输入部33。作为输入部33，能够采用键盘、鼠标、触摸面板等各种公知的输入设备。基于来自输入部33的输入内容，波形设定部32设定脉冲信号的波形，脉冲产生器31按照该波形产生脉冲信号。
闪光灯FL具备：在其内部封入了氙气且在其两端部配设了阳极以及阴极的棒状的玻璃管(放电管)92、附设在该玻璃管92的外周面上的触发电极91。通过电源组件95对电容器93施加规定的电压，电容器93被充电了与该施加电压(充电电压)对应的电荷。另外，能够对触发电极91从触发电路97施加高电压。触发电路97对触发电极91施加电压的时机由控制部3控制。
IGBT96是对栅极部组装了MOSFET(Metal Oxide Semiconductor Field effecttransistor，金属氧化物半导体场效应晶体管)的双极晶体管，是适合处理大功率的开关元件。对IGBT96的栅极，从控制部3的脉冲产生器31施加脉冲信号。对IGBT96的栅极施加规定值以上的电压(High的电压)时，IGBT96为导通(on)状态，在施加小于规定值的电压(Low的电压)时，IGBT96为截止(off)状态。这样，包含闪光灯FL的驱动电路通过IGBT96导通/截止。通过IGBT96导通/截止，闪光灯FL和对应的电容器93之间被连接/断开。
在电容器93被充电了的状态下，IGBT96变为导通状态，即使对玻璃管92的两端电极施加高电压，由于氙气其电性为绝缘体，因此在通常的状态下，在玻璃管92内也不流过电。但是，在触发电路97对触发电极91施加高电压而破坏了绝缘的情况下，通过两端电极间的放电，在玻璃管92内瞬时地流过电流，通过此时的氙原子或者分子的激发而放出光。
氙气闪光灯FL的辐射光谱分布从紫外区域到近红外区域。在本实施方式中透射来自闪光灯FL的闪光的灯光辐射窗53以及上侧腔室窗63由合成石英形成。合成石英对于波长300nm以下的紫外线也具有高的透射率。其结果，就从闪光灯FL射出而照射到腔室6内的半导体基板W的闪光的光谱分布而言，波长300nm相对于波长500nm的相对强度为20％以上。
另外，图1的反射体52在多个闪光灯FL的上方以覆盖它们整体的方式设置。反射体52的基本功能，是用于将从多个闪光灯FL射出的光发射到保持部7一侧。反射体52由铝合金板形成，其表面(临近闪光灯FL的侧的面)通过喷砂(blast)处理而实施粗面化加工。
在腔室6的下方设置的卤素加热部4的内部，内置了多个(本实施方式中为40个)卤素灯HL。多个卤素灯HL接受来自电力供给电路45的电力供给而发光，从腔室6的下方经由下侧腔室窗64进行向热处理空间65的卤素光的照射。来自电力供给电路45的电力供给由控制部3控制。图7是表示多个卤素灯HL的配置的俯视图。在本实施方式中，在上下2层各配设20个卤素灯HL。各卤素灯HL是具有长条的圆筒形状的棒状灯。在上层、下层中，20个卤素灯HL都以各自长边方向沿着保持部7所保持的半导体基板W的主面(即，沿着水平方向)互相平行的方式排列。由此，上层、下层中，由卤素灯HL的排列形成的平面都为水平面。
另外，如图7所示，上层、下层中，与保持部7所保持的半导体基板W的周边部对置的区域中的卤素灯HL的配设密度，比与中央部对置的区域中的卤素灯HL的配设密度高。即，在上下层中，灯排列的周边部的卤素灯HL的配设间距比中央部的卤素灯HL的配设间距短。因此，能够对在利用来自卤素加热部4的光照射进行加热时容易产生温度降低的半导体基板W的周边部，进行更多的光量的照射。
另外，由上层的卤素灯HL构成的灯组和由下层的卤素灯HL构成的灯组以交叉的方式排列为格子状。即，以上层的各卤素灯HL的长边方向和下层的各卤素灯HL的长边方向正交的方式，配设共40个卤素灯HL。
卤素灯HL，是通过对在玻璃管内部配设的灯丝通电，使灯丝白炽化而发光的灯丝方式的光源。在玻璃管的内部，封入在氮或氩等非活性气体中微量导入了卤族元素(碘、溴等)后的气体。通过导入卤族元素，能够抑制灯丝的破损，并且能够将灯丝的温度设定为高温。因此，卤素灯HL与通常的白炽电灯相比，具有寿命长且能够连续地照射强光这样的特性。另外，由于卤素灯HL为棒状灯，因此寿命长，通过使卤素灯HL沿着水平方向配置，向上方的半导体基板W的辐射效率变得优良。
另外，如图1所示，半导体制造装置1在卤素加热部4以及腔室6的侧方具备快门机构2。快门机构2具备快门板21以及滑动驱动机构22。快门板21是对卤素光不透明的板，例如由钛(Ti)形成。滑动驱动机构22使快门板21沿水平方向滑动移动，对卤素加热部4和保持部7之间的遮光位置插拔快门板21。在滑动驱动机构22使快门板21前进时，在腔室6和卤素加热部4之间的遮光位置(图1的双点划线位置)插入快门板21，下侧腔室窗64和多个卤素灯HL之间被遮断。由此，从多个卤素灯HL向热处理空间65的保持部7照射的光被遮住。相反，在滑动驱动机构22使快门板21后退时，快门板21从腔室6和卤素加热部4之间的遮光位置退出，下侧腔室窗64的下方被开放。
另外，控制部3控制在半导体制造装置1设置的上述各种动作机构。作为控制部3的硬件的结构，与一般的计算机同样。即，控制部3具备进行各种运算处理的CPU、作为存储基本程序的读出专用的存储器的ROM、作为存储各种信息的自由读写的存储器的RAM以及预先存储控制用软件或数据等的磁盘而构成。通过控制部3的CPU执行规定的处理程序，进行半导体制造装置1中的处理。另外，如图8所示，控制部3具备脉冲产生器31以及波形设定部32。如上述那样，基于来自输入部33的输入内容，波形设定部32设定脉冲信号的波形，脉冲产生器31据此对IGBT96的栅极输出脉冲信号。进而，控制部3通过控制混合气体供给机构180的各阀的开闭进行腔室6内的环境气体调整，并且通过控制电力供给电路45，控制卤素灯HL的发光。
除了上述的结构以外，半导体制造装置1还具备：各种冷却用的构造，其用于防止在半导体基板W的热处理时从卤素灯HL以及闪光灯FL产生的热能引起的卤素加热部4、闪光加热部5以及腔室6的过度的温度上升。例如，在腔室6的壁体设置水冷管(省略图示)。另外，卤素加热部4以及闪光加热部5为在内部形成气流进行排热的空气冷却构造。另外，对上侧腔室窗63和灯光辐射窗53的间隙也供给空气，冷却闪光加热部5以及上侧腔室窗63。
接着，说明在半导体基板W形成金半接触的处理顺序。图9是表示形成半导体基板W的金半接触的处理顺序的流程图。该图的步骤S13以后是由半导体制造装置1执行的处理。
在本实施方式中，成为形成金半接触的对象的半导体基板W是SiC基板。作为SiC，已知立方晶系和六方晶系等各种结晶构造的SiC，但是作为功率器件用途，优选六方晶的4H-SiC。SiC具有宽的带隙(如果为4H-SiC则为约3.2eV)和硅的约10倍的绝缘击穿电场强度，期待被作为高频功率器件材料。SiC的半导体基板W，是例如Φ150mm(6英寸)、厚度约0.4mm的圆形的基板。
首先，在半导体制造装置1进行热处理之前，对半导体基板W的一部分区域注入离子(步骤S11)。离子注入是为了对半导体基板W注入掺杂剂(杂质)形成杂质区域而进行的，通过与半导体制造装置1不同的离子注入(implantation)装置执行。在离子注入时，例如在半导体基板W的表面形成硅氧化膜之后，通过光刻以及蚀刻的方法，预先仅除去硅氧化膜的一部分区域。然后，在步骤S11的离子注入工序中，仅对未形成硅氧化膜的半导体基板W的一部分区域注入离子。
在半导体基板W的离子注入区域(杂质区域)为p型区域的情况下，例如注入铝离子(Al+)。另一方面，在半导体基板W的离子注入区域为n型区域的情况下，例如注入磷离子(P+)。离子注入既可以是常温下的注入，也可以是高温(例如500℃)下的注入。在进行了高温下的离子注入的情况下，对该半导体基板W的注入区域的结晶性不会带来损伤，但是在进行了常温下的离子注入的情况下，有时破坏半导体基板W的注入区域的结晶性。
接着，在第1实施方式中，在半导体基板W的表面形成金属层而不进行注入的离子的活化(步骤S12)。在步骤S11的离子注入工序和步骤S12的金属层形成工序之间，也可以进行采用了氢氟酸等药液的半导体基板W的表面处理。
图10是表示形成了金属层的半导体基板W的表面构造的图。在半导体基板W的SiC的基体111的一部分中通过离子注入而形成杂质区域112。并且，在该杂质区域112上形成金属层114。在除了杂质区域之外的基体111和金属层114之间形成层间绝缘膜113。层间绝缘膜113例如为硅氧化膜(SiO2)。
金属层114的形成例如通过溅射进行即可，但是不限于此，也可以采用蒸镀等方法。在半导体基板W的杂质区域112为p型杂质区域的情况下，例如形成铝(Al)的金属层114。在半导体基板W的杂质区域112为n型杂质区域的情况下，例如形成镍(Ni)的金属层114。
接着，用于使金属层114和杂质区域112的金半接触电阻降低的热处理(PDA)，通过半导体制造装置1进行。以下，说明半导体制造装置1中的动作顺序。在半导体制造装置1中的动作顺序，通过控制部3控制半导体制造装置1的各动作机构来进行。
首先，通过离子注入形成杂质区域112，在该杂质区域112上形成了金属层114的半导体基板W搬入到半导体制造装置1的腔室6(步骤S13)。在半导体基板W的搬入时，闸阀85打开，搬送开口部66打开，通过装置外部的搬送机械手，经由搬送开口部66，形成了金属层114的半导体基板W被搬入到腔室6内的热处理空间65。此时，通过打开阀183，对腔室6内持续供给氮气，并使氮气流从搬送开口部66流出，可以将装置外部的环境气体流入到腔室6内的量抑制到最小限度。通过搬送机械手搬入的半导体基板W进入到保持部7的正上方位置而停止。然后，移载机构10的一对移载臂11从退避位置水平移动到移载动作位置而上升，升降销12通过贯通孔79而从基座74的上表面突出，接收半导体基板W。
在半导体基板W载置升降销12之后，搬送机械手从热处理空间65退出，搬送开口部66通过闸阀85关闭。然后，通过一对移载臂11下降，半导体基板W从移载机构10交给保持部7的基座74，保持为水平姿势。将半导体基板W的形成了金属层114的表面作为上表面来将半导体基板W保持在基座74。另外，半导体基板W在基座74的上表面被保持在5个引导销76的内侧。下降到基座74的下方的一对移载臂11，通过水平移动机构13而退避到退避位置、即凹部62的内侧。
通过离子注入而形成杂质区域112并在该杂质区域112上形成了金属层114的半导体基板W，被容纳在腔室6后，在腔室6内形成混合气体的环境(步骤S14)。具体而言，通过将阀183以及阀187打开，从气体供给孔81对热处理空间65供给氢气和氮气的混合气体(混合气体)。其结果，在腔室6内保持在保持部7的半导体基板W的周边形成混合气体的环境。在混合气体的环境中的氢气的浓度(即氢气和氮气的混合比)，通过流量调整阀181以及流量调整阀186规定。在本实施方式中，通过流量调整阀186以及流量调整阀181调整氢气以及氮气的流量，使得混合气体的环境中的氢气的浓度约为3vol.％。
另外，在腔室6内形成混合气体的环境，并且，卤素加热部4的40个卤素灯HL一齐点亮，开始半导体基板W的预热(辅助加热)(步骤S15)。从卤素灯HL射出的卤素光，透过由石英形成的下侧腔室窗64以及基座74，从半导体基板W的背面照射。半导体基板W的背面，是指与形成了金属层114的表面相反侧的主面。通过接受来自卤素灯HL的光照射，半导体基板W的温度上升。再有，由于移载机构10的移载臂11退避到凹部62的内侧退避，因此不会成为卤素灯HL加热的障碍。
在通过卤素灯HL进行预热时，半导体基板W的温度通过接触式温度计130测定。即，内置热电偶的接触式温度计130，经由切口部77接触到在基座74保持的半导体基板W的下表面，测定升温中的基板温度。测定出的半导体基板W的温度传递到控制部3。控制部3监视通过来自卤素灯HL的光照射而升温的半导体基板W的温度是否达到了规定的预热温度T1的同时，控制卤素灯HL的输出。即，控制部3基于接触式温度计130的测定值，对电力供给电路45进行反馈控制，调整卤素灯HL的强度，以使半导体基板W的温度成为预热温度T1。第1实施方式的预热温度T1例如为600℃。再有，在通过来自卤素灯HL的光照射而将半导体基板W升温时，不进行辐射温度计120的温度测定。这是因为，从卤素灯HL照射的卤素光作为干扰光向辐射温度计120入射，不能进行准确的温度测定。
在半导体基板W的温度达到预热温度T1后，控制部3将半导体基板W暂时维持在该预热温度T1。具体而言，在通过接触式温度计130测定的半导体基板W的温度达到预热温度T1的时刻，控制部3控制电力供给电路45，调整卤素灯HL的强度，使半导体基板W的温度大致维持在预热温度T1。
通过利用这样的卤素灯HL进行预热，使半导体基板W的整体均匀地升温至预热温度T1。在利用卤素灯HL进行预热的阶段，处于更容易产生放热的半导体基板W的周边部的温度比中央部降低的倾向，但是，就卤素加热部4中的卤素灯HL的配设密度而言，与半导体基板W的周边部对置的区域比与中央部对置的区域高。因此，对容易产生放热的半导体基板W的周边部照射的光量变多，能够使预热阶段的半导体基板W的面内温度分布均匀。进而，在腔室侧部61安装的反射环69的内周面设为镜面，因此通过该反射环69的内周面向半导体基板W的周边部反射的光量变多，能够使预热阶段的半导体基板W的面内温度分布更均匀。
接着，在从半导体基板W的温度达到预热温度T1起经过了规定时间的时刻，执行从闪光灯FL照射闪光的闪光加热处理(步骤S16)。在闪光灯FL进行闪光照射时，预先通过电源组件95在电容器93中蓄积电荷。并且，在电容器93中蓄积了电荷的状态下，从控制部3的脉冲产生器31对IGBT96输出脉冲信号，对IGBT96进行导通/截止驱动。
脉冲信号的波形能够通过从输入部33输入将脉冲宽度的时间(导通时间)和脉冲间隔的时间(截止时间)作为参数依次设定的方案(recipe)来规定。在操作者将这样的方案从输入部33输入到控制部3时，控制部3的波形设定部32据此来设定将导通截止反复的脉冲波形。然后，按照由波形设定部32设定的脉冲波形，脉冲产生器31输出脉冲信号。其结果，在IGBT96的栅极施加所设定的波形的脉冲信号，来控制IGBT96的导通截止驱动。具体而言，在输入到IGBT96的栅极的脉冲信号导通时，IGBT96为导通状态，在脉冲信号截止时，IGBT96为截止状态。
另外，与从脉冲产生器31输出的脉冲信号变为导通的时机同步，控制部3控制触发电路97，对触发电极91施加高电压(触发电压)。在电容器93中蓄积了电荷的状态下，对IGBT96的栅极输入脉冲信号，并且与该脉冲信号变为导通的时机同步，对触发电极91施加高电压，由此，在脉冲信号导通时，在玻璃管92内的两端电极间必定流过电流，通过此时的氙原子或分子的激发，放出光。
这样，闪光灯FL发光，对在保持部7保持的半导体基板W的表面照射闪光。由于透射来自闪光灯FL的闪光的灯光辐射窗53以及上侧腔室窗63由合成石英形成，因此，就对在保持部7保持的半导体基板W的表面照射的闪光的光谱分布而言，波长300nm相对于波长500nm的相对强度为20％以上。在不使用IGBT96而使闪光灯FL发光的情况下，在电容器93中蓄积的电荷在1次发光中被消耗，来自闪光灯FL的输出波形成为宽度为0.1毫秒至10毫秒左右的单脉冲。相对于此，在本实施方式中，通过在电路中连接作为开关元件的IGBT96，并对其栅极输出脉冲信号，通过IGBT96从电容器93向闪光灯FL供给电荷或断开供给，控制在闪光灯FL中流过的电流。其结果，可以说成为闪光灯FL的发光被斩波控制，在电容器93中蓄积的电荷被分割进行消耗，在极短的时间的期间，闪光灯FL反复闪烁。再有，在流过电路的电流值完全变为“0”之前，下一脉冲施加到IGBT96的栅极，电流值再次增加，因此，在闪光灯FL反复闪烁的期间，发光输出也不会完全地变为“0”。因此，通过IGBT96向闪光灯FL供给电荷或断开供给，能够自由地规定闪光灯FL的发光模式，并能够自由地调整发光时间以及发光强度。闪光灯FL的发光时间最长也是1秒以下。
通过从闪光灯FL对形成了金属层114的半导体基板W的表面照射闪光，包含金属层114以及杂质区域112的半导体基板W的表面瞬间地升温至处理温度T2。通过闪光照射，半导体基板W的表面达到的最高温度即处理温度T2，为1000℃以上，在第1实施方式中，例如为1200℃。在混合气体的环境中，通过半导体基板W的表面升温至处理温度T2，在金属层114和杂质区域112的界面形成反应层而完成金半接触形成。由于从闪光灯FL的照射时间为1秒以下的短时间，因此，半导体基板W的表面温度从预热温度T1升温至处理温度T2需要的时间也是小于1秒的极短时间。
在闪光灯FL的闪光照射结束时，IGBT96成为截止状态，闪光灯FL的发光停止，半导体基板W的表面温度从目标温度T2开始迅速降温。另外，卤素灯HL也熄灭，由此，半导体基板W也从预热温度T1开始降温。半导体基板W的加热处理结束后，仅将阀187关闭，将腔室6内置换为氮气的环境。另外，与卤素灯HL熄灭的同时，快门机构2将快门板21插入到卤素加热部4和腔室6之间的遮光位置。即使卤素灯HL熄灭，灯丝或管壁的温度也不马上降低，从高温的灯丝以及管壁暂时继续辐射出辐射热，这会防止半导体基板W的降温。通过插入快门板21，遮断从刚刚熄灭后的卤素灯HL向热处理空间65辐射的辐射热，能够提高半导体基板W的降温速度。
另外，在快门板21插入到遮光位置的时刻，开始辐射温度计120的温度测定。即，辐射温度计120测定从在保持部7保持的半导体基板W的下表面，经由基座74的开口部78辐射的红外光的强度，测定降温中的半导体基板W的温度。测定的半导体基板W的温度传递到控制部3。
虽然从刚刚熄灭后的高温的卤素灯HL会继续辐射多少的辐射光，但是，由于辐射温度计120在快门板21插入遮光位置时进行半导体基板W的温度测定，因此从卤素灯HL向腔室6内的热处理空间65的辐射光被遮光。因此，辐射温度计120不会受到干扰光的影响，能够准确地测定在基座74保持的半导体基板W的温度。
控制部3监视由辐射温度计120测定的半导体基板W的温度是否降温至规定温度。并且，在半导体基板W的温度降温至规定以下后，移载机构10的一对移载臂11再次从退避位置水平移动至移载动作位置上升，从而升降销12从基座74的上表面突出，从基座74接收热处理后的半导体基板W。接着，由闸阀85关闭的搬送开口部66被打开，在升降销12上载置的半导体基板W通过装置外部的搬送机械手搬出(步骤S17)，半导体制造装置1中的半导体基板W的加热处理完成。
在第1实施方式中，通过从闪光灯FL对形成了金属层114的半导体基板W的表面以1秒以下的照射时间照射闪光，将包含金属层114以及杂质区域112的半导体基板W的表面瞬间地升温至1000℃以上的处理温度T2。即，通过闪光照射，将半导体基板W的表面以1秒以下的极短的时间加热到高温。
如已经叙述那样，在SiC的半导体基板W中，为了改善栅极氧化膜的界面特性而进行氢封端处理。具体而言，将在栅极氧化膜的界面附近存在的缺陷通过氢封端使其消失，从而提高界面特性。再有，栅极是在与图9所示的金半接触形成的处理不同的工序中，在与图10的杂质区域112不同的半导体基板W的表面区域形成的。
如以往那样，为了半导体基板W的金半接触形成，在几秒钟以上的热处理时间将半导体基板W升温到高温时，有取入到上述栅极氧化膜的界面附近的氢解吸，使界面特性劣化的顾虑。如本实施方式那样，如果从闪光灯FL对半导体基板W以1秒以下的照射时间照射闪光，将半导体基板W的表面在极短的时间加热至1000℃以上，则能够抑制氢的解吸，并且能够加热金属层114以及杂质区域112，形成金半接触。
另外，在本实施方式中，在包含氢的混合气体的环境中对半导体基板W的表面照射闪光进行加热处理。因此，能够更可靠地防止在闪光加热时，氢从栅极氧化膜的界面附近解吸，能够防止界面特性的劣化。
另外，在闪光加热中虽然加热处理时间为短时间，但是将包含金属层114以及杂质区域112的半导体基板W的表面升温到1000℃以上的高温。一般地，已知用于金半接触形成的PDA的处理温度越是高温，金半接触电阻越下降，如本实施方式那样，如果通过闪光照射将半导体基板W的表面加热到1000℃以上的高温，则能够得到1.0×10-6Ωcm2以下的低金半接触电阻。
这样，在本实施方式中，通过在包含氢的混合气体的环境中，从闪光灯FL对半导体基板W的表面在1秒以下的照射时间照射闪光，能够防止氢解吸，得到低的金半接触电阻，而不会使器件特性。
另外，在形成p型金半接触的情况下，即使金属层114是低融点的铝，如果照射时间为1秒以下的闪光照射，则也能够形成金半接触，而不会使金属层114溶融。
另外，在第1实施方式中，不进行在步骤S11中注入的杂质的活化，就进行步骤S12中的金属层形成，并通过步骤S16的闪光照射的加热，形成金半接触，并且还进行注入到杂质区域112的杂质的活化。因此，不需要以往进行的用于金属层形成工序前的杂质活化的热处理，能够将制造过程简化。另外，如果通过闪光照射将半导体基板W的表面在极短的时间加热到1000℃以上，则抑制在杂质区域112注入的杂质的不必要的扩散，并且还能够防止起因于1000℃左右下长时间加热的杂质的非活化。
另外，如第1实施方式那样，通过不进行注入的杂质的活化热处理，而是在形成金属层114之后进行用于形成金半接触的闪光加热，从而在杂质浓度一直被维持为高浓度的杂质区域112表面和金属层114接触的状态下进行热处理。图11是表示离子注入后的杂质区域112中的杂质浓度的图。该图的横轴，表示距杂质区域112的表面的深度，纵轴表示杂质浓度。在图11中，深度“0”的位置表示杂质区域112的表面，在该表面形成金属层114而进行接触。
如以往那样，在金属层形成工序前将用于杂质活化的热处理花费几秒钟左右以上来进行的情况下，因注入的杂质的向外扩散等，如图11虚线所示那样，在杂质区域112的表面附近的杂质浓度降低。在杂质区域112的表面附近的杂质浓度越低，越容易出现肖特基势垒，良好的金半接触形成受到阻碍。因此，在以往，需要在金属层形成工序中比杂质区域112的表面更深地导入金属。
在本实施方式中，由于不进行注入的杂质的活化热处理，而在形成金属层114之后利用闪光照射进行加热，因此如图11的实线所示，通过在金属层114与杂质浓度维持注入后的高浓度的杂质区域112的表面接触的状态下进行加热处理，从而能够实现不出现肖特基势垒的良好的金半接触形成。
另外，在步骤S11的离子注入工序中进行常温下的离子注入的情况下，通过步骤S16的闪光照射的加热，还促进杂质区域112的再结晶化。即，在进行了常温下的离子注入的情况下，有时杂质区域112的结晶性被破坏，但是通过用于形成金半接触的闪光加热，该被破坏的杂质区域112的结晶进行再结晶。再有，此时的再结晶也可以不是完全地返回到原来的结晶。
另外，在本实施方式中，灯光辐射窗53以及上侧腔室窗63由合成石英形成，就从闪光灯FL射出而照射到腔室6内的半导体基板W的闪光的光谱分布而言，波长300nm相对于波长500nm的相对强度为20％以上。形成本实施方式的半导体基板W的4H-SiC的带隙约为3.2eV，即使与硅(带隙约为1.1eV)相比较也相当宽。因此，半导体基板W，虽然吸收短波长的光(具体而言为紫外光)，但是可见光透射。通过使闪光的光谱分布成为波长300nm相对于波长500nm的相对强度为20％以上，将包含较多紫外区域的光的闪光照射到SiC的半导体基板W，从而闪光也会被宽的带隙的半导体基板W吸收，能够将包含金属层114以及杂质区域112的半导体基板W的表面升温至必要的处理温度T2。
<第2实施方式>
接着，说明本发明的第2实施方式。第2实施方式的半导体制造装置的结构与第1实施方式完全相同。另外，关于第2实施方式中的处理顺序也大致与第1实施方式相同。图12是表示第2实施方式的形成金半接触的处理顺序的流程图。
第2实施方式的金半接触形成处理顺序与第1实施方式不同点在于，在离子注入后且在金属层形成前进行对杂质区域112所注入的杂质的活化。首先，步骤S21的离子注入工序与第1实施方式完全相同(图9的步骤S11)。
接着，在第2实施方式中，在步骤S21中执行对杂质区域112所注入的杂质的活化热处理(步骤S22)。这里，用于杂质活化的半导体基板W的热处理通过照射时间为1秒以下的闪光照射进行。用于杂质活化的闪光照射的方法与在第1实施方式中说明的闪光照射的方法相同。即，从闪光灯FL对通过来自卤素灯HL的光照射而预热至预热温度T1的半导体基板W的表面以照射时间1秒以下照射闪光，从而将表面温度瞬间地升温至处理温度T2。另外，通过闪光照射对半导体基板W进行的加热处理在包含氢的混合气体的环境中进行。其中，在用于杂质活化的闪光加热处理中，卤素灯HL的预热温度T1为800℃，闪光照射的处理温度T2为1500℃。
通过该步骤S22的闪光加热处理，对杂质区域112所注入的杂质被活化。从此后的步骤S23至步骤S28的处理，与在第1实施方式中说明的图9的步骤S12至步骤S17为止的处理相同。即，对在杂质区域112上形成了金属层114的半导体基板W，在照射时间1秒以下照射闪光，形成金半接触。
在第2实施方式中，在步骤S21的离子注入工序和步骤S23的金属层形成工序之间，对半导体基板W在1秒以下的照射时间照射闪光，进行对杂质区域112所注入的杂质的活化。即使这样也会与第1实施方式同样，能够防止氢解吸，不会使器件特性劣化，能够得到低的金半接触电阻。
另外，在第2实施方式中，通过照射时间1秒以下的闪光照射进行用于杂质活化的热处理，因此杂质区域112中的杂质的向外扩散机几乎不发生。由此，与第1实施方式同样，在金属层114与杂质浓度为高浓度的杂质区域112的表面接触的状态下进行金半接触形成热处理，能够实现不出现肖特基势垒的良好的金半接触形成。
再有，金属层形成前的杂质活化处理也可以不依赖于闪光照射，而是通过与以往同样的几秒钟以上的热处理来进行。但是，在进行了几秒钟以上的热处理的情况下，产生杂质的向外扩散，在金半接触形成时容易出现肖特基势垒，因此，优选如第2实施方式那样，杂质的活化热处理也通过闪光照射来进行。
<第3实施方式>
接着说明本发明的第3实施方式。第3实施方式的半导体制造装置的结构与第1实施方式完全相同。另外，关于第3实施方式中的处理顺序也大致与第1实施方式相同。图13是表示第3实施方式的形成金半接触的处理顺序的流程图。
第3实施方式的金半接触形成处理顺序与第1实施方式不同点在于，在形成了金属层114之后，在该金属层114上进一步形成光吸收膜。首先，步骤S31的离子注入工序以及步骤S32的金属层形成工序与第1实施方式完全相同(图9的步骤S11以及步骤S12)。
在第3实施方式中，在形成金属层114后且在进行用于金半接触形成的热处理之前，在金属层114上形成光吸收膜(步骤S33)。图14是表示在金属层上形成了光吸收膜的半导体基板W的表面构造的图。在该图中，对于与图10相同的要素，赋予同一附图标记。
在第3实施方式中，在杂质区域112上形成金属层114，进而，在该金属层114上形成光吸收膜115。作为光吸收膜115，例如能够采用碳(C)或氮化钛(TiN)的膜。光吸收膜115例如通过蒸镀形成在金属层114上即可。
光吸收膜形成后的步骤S34至步骤S38的处理，与第1实施方式说明的图9的步骤S13至步骤S17的处理相同。即，在包含氢的混合气体的环境中，对半导体基板W在照射时间1秒以下照射闪光进行金半接触形成。
在第3实施方式中，在用于金半接触形成的热处理之前，在金属层114上形成光吸收膜115。光吸收膜115的闪光的吸收率比金属层114更高。由此，在从闪光灯FL照射出闪光时，能够将金属层114以及杂质区域112加热到高温，并能够使金半接触电阻进一步降低。另外，除了光吸收膜115带来的效果以外，还能够得到与第1实施方式同样的效果。
再有，在第3实施方式中，在闪光加热后还可以进行用于从金属层114除去光吸收膜115的清洗处理。
<第4实施方式>
接着，说明本发明的第4实施方式。第4实施方式的半导体制造装置的结构与第1实施方式完全相同。另外，关于第4实施方式中的处理顺序也大致与第1实施方式相同。第4实施方式与第1实施方式不同点在于，在半导体基板W的一个面同时形成p型金半接触和n型金半接触。
在第4实施方式的离子注入工序(图9的步骤S11)中，在半导体基板W的一个面形成n型杂质区域和p型杂质区域。具体而言，在半导体基板W的一个面的一部分区域注入铝离子形成p型杂质区域，并且在上述一个面的与该一部分区域不同的区域，注入磷离子，形成n型杂质区域。
接着，在第4实施方式的金属层形成工序(图9的步骤S12)中，在上述半导体基板W的一个面形成的p型杂质区域上，形成铝的金属层，在n型杂质区域上形成镍的金属层。然后，上述的半导体基板W被搬入到半导体制造装置1，进行来自闪光灯FL的闪光照射的加热处理。该闪光加热处理的顺序与从图9的步骤S13至步骤S17为止的处理顺序相同。
在第4实施方式中，通过从闪光灯FL对上述半导体基板W的一个面在1秒以下的照射时间照射闪光，统一地同时形成p型金半接触和n型金半接触。即，通过闪光照射，与加热铝层和p型杂质区域而形成p型金半接触的同时，加热镍层和n型杂质区域而形成n型金半接触。
这样，如果能够同时地形成p型金半接触和n型金半接触，就能够将制造过程简化。与n型金半接触的镍相比较，p型金半接触的铝为低融点的金属，但是只要是照射时间为1秒以下的闪光照射，则不会使铝的金属层溶融，或者不会因短时间的溶融而使其消失，能够与n型金半接触同样地形成p型金半接触。
<变形例>
以上说明了本发明的实施方式，但是本发明只要不脱离其宗旨，除了上述实施方式以外能够进行各种变更。例如，在上述第1实施方式中，通过由合成石英形成将来自闪光灯FL的闪光进行透射的灯光辐射窗53以及上侧腔室窗63，使在对带隙宽的SiC的半导体基板W照射的闪光较多地包含紫外区域的光，但是使紫外区域成分变多的方法并不限于此。例如，也可以通过调整闪光灯FL自身的构造(例如，封入的气体的组分或压力)或者发光时间，使射出的闪光中包含的紫外区域的成分增加。无论哪种方法，就半导体基板W照射的闪光的光谱分布而言，波长300nm相对于波长500nm的相对强度为20％以上即可。
另外，在上述各实施方式中，通过IGBT96向闪光灯FL供给电荷或断开供给，能够自由地规定闪光灯FL的发光模式，因此，也可以根据构成金属层的金属的组成等，以适当的发光模式使闪光灯FL发光。
另外，在上述各实施方式中，从闪光灯FL对半导体基板W的表面在1秒以下的照射时间照射闪光，但是如果是能够进行1秒以下的极短的照射时间的光照射的光源，就不限定于闪光灯FL，也可以代替闪光灯FL而例如采用激光光源。一般地，激光光源能够进行比闪光灯FL更短时间的照射，也可以从激光光源对半导体基板W的表面在1秒以下的照射时间照射激光进行热处理。
另外，在上述各实施方式中，在闪光加热部5具备30个闪光灯FL，但是不限于此，闪光灯FL的个数能够设为任意的数量。另外，闪光灯FL不限于氙闪光灯，也可以为氪闪光灯。另外，在卤素加热部4具备的卤素灯HL的个数也不限于40个，而能够设为任意的数量。
另外，本发明有关的技术并不限于对SiC的半导体基板W的金半接触形成，也能够应用于对Si的半导体基板的金半接触形成。
【工业上的可利用性】
本发明能够应用于对半导体基板的金半接触形成，特别地适合对SiC的半导体制造装置的金半接触形成。

Claims (6)

1.一种热处理方法，用于通过对半导体基板照射光来加热该半导体基板以形成金半接触，其特征在于，具有：
搬入工序，将在被注入了离子的杂质区域上形成有金属层的半导体基板搬入到腔室内，
环境形成工序，在所述腔室内形成包含氢的混合气体的环境，以及
加热工序，通过在所述混合气体中对所述半导体基板以1秒以下的照射时间照射光，由此对所述半导体基板加热，而不会使氢从所述半导体基板的进行了氢封端处理的栅极氧化膜的界面附近解吸，
在所述加热工序中，将在光谱分布中波长300nm相对于波长500nm的相对强度为20％以上的光照射到所述半导体基板。
2.如权利要求1所述的热处理方法，其特征在于，
在所述加热工序中被照射光的所述半导体基板的表面的达到温度为1000℃以上。
3.如权利要求1所述的热处理方法，其特征在于，
在所述加热工序中，形成金半接触，并且还进行对所述杂质区域所注入的杂质的活化。
4.如权利要求3所述的热处理方法，其特征在于，
在所述加热工序中，还促进所述杂质区域的再结晶化。
5.如权利要求1所述的热处理方法，其特征在于，
在所述加热工序中，从闪光灯对所述半导体基板照射闪光。
6.如权利要求1至5中任一项所述的热处理方法，其特征在于，
所述半导体基板由碳化硅形成。
CN201811542249.XA 2014-09-12 2015-09-11 热处理方法 Active CN110010448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811542249.XA CN110010448B (zh) 2014-09-12 2015-09-11 热处理方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014185838A JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置
JP2014-185838 2014-09-12
CN201811542249.XA CN110010448B (zh) 2014-09-12 2015-09-11 热处理方法
CN201510578248.0A CN105428400B (zh) 2014-09-12 2015-09-11 半导体制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510578248.0A Division CN105428400B (zh) 2014-09-12 2015-09-11 半导体制造方法

Publications (2)

Publication Number Publication Date
CN110010448A CN110010448A (zh) 2019-07-12
CN110010448B true CN110010448B (zh) 2023-04-25

Family

ID=55455439

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510578248.0A Active CN105428400B (zh) 2014-09-12 2015-09-11 半导体制造方法
CN201811542249.XA Active CN110010448B (zh) 2014-09-12 2015-09-11 热处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510578248.0A Active CN105428400B (zh) 2014-09-12 2015-09-11 半导体制造方法

Country Status (5)

Country Link
US (2) US9769880B2 (zh)
JP (1) JP6425950B2 (zh)
KR (2) KR101831488B1 (zh)
CN (2) CN105428400B (zh)
TW (1) TWI576904B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10437153B2 (en) * 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP2017183627A (ja) * 2016-03-31 2017-10-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6838992B2 (ja) 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10600662B2 (en) * 2018-07-20 2020-03-24 Varian Semiconductor Equipment Associates, Inc. Silicon carbide substrate heating
CN109119362A (zh) * 2018-07-23 2019-01-01 上海集成电路研发中心有限公司 一种用于高温离子注入的加热装置和加热方法
KR102132229B1 (ko) * 2018-09-13 2020-07-13 성균관대학교 산학협력단 원자층 식각장치
US11109452B2 (en) 2019-11-14 2021-08-31 Applied Materials, Inc. Modular LED heater
CN111893266B (zh) * 2020-07-28 2021-05-07 西安交通大学 一种耦合激光处理的金属电阻加热装置
CN112960672B (zh) * 2021-02-10 2022-08-05 北京交通大学 一种具有可见光响应的SiC颗粒及其制备方法
TW202308749A (zh) * 2021-06-15 2023-03-01 南韓商Ｌｇ化學股份有限公司 光固化產生氣體收集裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566711B1 (en) * 1991-08-23 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interlayer insulating film
CN1452223A (zh) * 2002-04-16 2003-10-29 株式会社东芝 半导体装置及半导体装置的制造方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
CN1773691A (zh) * 2004-11-09 2006-05-17 安捷伦科技公司 在集成电路中制作低泄漏互连层的方法
JP2010165733A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP4073171B2 (ja) 2001-03-13 2008-04-09 株式会社東芝 半導体装置の製造方法
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
JPWO2007060837A1 (ja) * 2005-11-22 2009-05-07 サクセスインターナショナル株式会社 半導体装置の製造方法
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
EP2631951B1 (en) * 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009272402A (ja) 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
US20110198617A1 (en) 2008-10-23 2011-08-18 Honda Motor Co., Ltd. Electrode, semiconductor device, and method for manufacturing the semiconductor device
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
TWI467660B (zh) 2011-03-14 2015-01-01 Screen Holdings Co Ltd Heat treatment method and heat treatment device
JP5955670B2 (ja) 2011-09-26 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP5995604B2 (ja) 2012-08-22 2016-09-21 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566711B1 (en) * 1991-08-23 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interlayer insulating film
CN1452223A (zh) * 2002-04-16 2003-10-29 株式会社东芝 半导体装置及半导体装置的制造方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
CN1773691A (zh) * 2004-11-09 2006-05-17 安捷伦科技公司 在集成电路中制作低泄漏互连层的方法
JP2010165733A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置

Also Published As

Publication number Publication date
TW201614719A (en) 2016-04-16
TWI576904B (zh) 2017-04-01
KR101883135B1 (ko) 2018-07-27
JP2016058668A (ja) 2016-04-21
CN110010448A (zh) 2019-07-12
KR101831488B1 (ko) 2018-02-26
US10028336B2 (en) 2018-07-17
JP6425950B2 (ja) 2018-11-21
KR20160031405A (ko) 2016-03-22
US20170347398A1 (en) 2017-11-30
KR20180021023A (ko) 2018-02-28
US9769880B2 (en) 2017-09-19
CN105428400A (zh) 2016-03-23
CN105428400B (zh) 2019-01-18
US20160079085A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN110010448B (zh) 热处理方法
US10978309B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
JP6539568B2 (ja) 熱処理方法および熱処理装置
TWI566300B (zh) 熱處理方法及熱處理裝置
JP6598630B2 (ja) 熱処理方法
JP6774800B2 (ja) 半導体装置の製造方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
TW201324618A (zh) 熱處理方法及熱處理裝置
JP5507227B2 (ja) 熱処理方法および熱処理装置
JP5955670B2 (ja) 熱処理方法
US10699906B2 (en) Heat treatment method for p-type semiconductor
JP6839939B2 (ja) 熱処理方法
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP7228976B2 (ja) ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP2018029128A (ja) ドーパント導入方法
JP2018098314A (ja) シリコン基板の熱処理方法
JP2013162010A (ja) 熱処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant